電子信息系統(tǒng)綜合實(shí)驗(yàn)

1、電子信息系統(tǒng)綜合實(shí)驗(yàn)報(bào)告班級：021215 學(xué)號：02121419 姓名：一、實(shí)驗(yàn)?zāi)康谋緦?shí)驗(yàn)是對本科期間所學(xué)課程的綜合應(yīng)用，對FPGA設(shè)計(jì)流程MATLAB、DSP等工具進(jìn)行充分的學(xué)習(xí)，通過實(shí)際實(shí)驗(yàn)操作，掌握FPGA、DPS電路板的使用，增強(qiáng)自我動(dòng)手能力，以及團(tuán)隊(duì)協(xié)作能力。學(xué)習(xí)如何產(chǎn)生正弦信號、噪聲信號、單頻信號、線性調(diào)頻信號等，并對其實(shí)現(xiàn)匹配濾波等操作。掌握MATLAB在其中的應(yīng)用。要求學(xué)生理解脈沖壓縮與匹配濾波的基本原理。是對所學(xué)知識(shí)的一次綜合考核。二、實(shí)驗(yàn)內(nèi)容 1. FPGA實(shí)驗(yàn)流水燈 用Quartus II 軟件編寫流水燈程序，學(xué)會(huì)使用VHDL/Verilog HDL語言，掌握

2、FPGA設(shè)計(jì)流程，完成流水燈設(shè)計(jì)。 2. MATLAB實(shí)驗(yàn)復(fù)雜噪聲產(chǎn)生實(shí)驗(yàn) 用MATLAB軟件分別產(chǎn)生高斯分布、均勻分布、指數(shù)分布、瑞利分布的熱噪聲。 3. FPGA實(shí)驗(yàn)噪聲產(chǎn)生及正弦信號產(chǎn)生 用Quartus II軟件自帶元件庫實(shí)現(xiàn)噪聲和正弦信號產(chǎn)生。 4. MATLAB實(shí)驗(yàn)數(shù)字下變頻及匹配濾波 學(xué)習(xí)FFT、濾波器設(shè)計(jì)、匹配濾波等數(shù)字信號處理流程和設(shè)計(jì)方法，利用MATLAB實(shí)現(xiàn)對模擬I、Q兩回路回波信號的匹配濾波，并對實(shí)驗(yàn)結(jié)果進(jìn)行分析。 5. DSP實(shí)驗(yàn)匹配濾波 本實(shí)驗(yàn)要求學(xué)生掌握脈沖壓縮與匹配濾波的基本原理，理解雷達(dá)系統(tǒng)的距離分辨率、作用距離、平均功率、峰值功率、多普勒頻率、信號

3、時(shí)寬帶寬積等概念。學(xué)習(xí)FFT、濾波器設(shè)計(jì)、匹配濾波等數(shù)字信號處理流程和設(shè)計(jì)方法，利用DSP實(shí)現(xiàn)對模擬I、Q兩路回波信號的匹配濾波，并對實(shí)驗(yàn)結(jié)果進(jìn)行分析。 6 DSP實(shí)驗(yàn)中端閃燈 利用波形產(chǎn)生信號板，結(jié)合FPGA編程技術(shù)和程序編程器，編寫測試ADSP21065L和FPGA之間硬件連接的應(yīng)用程序，同時(shí)完成應(yīng)用程序的加載和脫機(jī)操作，在信號指示燈HL2上產(chǎn)生可調(diào)周期的脈沖信號，點(diǎn)亮與熄燈指示燈HL2。 7. DSP實(shí)驗(yàn)單頻信號產(chǎn)生 產(chǎn)生一重頻周期為1ms，頻率為10MHz，脈沖寬度為5us的單頻正弦脈沖信號，并掌握利用AD9854實(shí)現(xiàn)單頻正弦脈沖的產(chǎn)生；掌握AD9854模式控制字和頻率控制字的設(shè)計(jì)方法

4、；利用FPGA控制電路，在DSP的IRQ2終端輸入引腳上產(chǎn)生1ms的周期中斷信號。 8. DSP實(shí)驗(yàn)二相編碼信號產(chǎn)生 本實(shí)驗(yàn)要求學(xué)生掌握用AD9854模式控制字、頻率控制字和相位寄存器的設(shè)置方法，利用信號產(chǎn)生板產(chǎn)生一個(gè)由13位巴克碼調(diào)制的二相脈沖信號，脈沖信號的重頻周期為1ms，頻率為10MHZ，碼片寬度1us，脈沖信號的寬度為13us，并用示波器對波形進(jìn)行觀察分析。 9. DSP實(shí)驗(yàn)線性調(diào)頻信號產(chǎn)生 學(xué)會(huì)利用DPS軟件產(chǎn)生線性調(diào)頻信號，掌握線性調(diào)頻原理。 10. FPGA實(shí)驗(yàn)數(shù)字下變頻實(shí)驗(yàn) 本實(shí)驗(yàn)要求學(xué)生掌握脈沖壓縮與匹配濾波的基本原理，理解雷達(dá)系統(tǒng)的距離分辨率、作用距離、平均功率、峰值功率

5、、多普勒頻率、信號時(shí)寬帶寬積等概念。學(xué)習(xí)FFT、濾波器設(shè)計(jì)、匹配濾波等數(shù)字信號處理流程和設(shè)計(jì)方法，利用FPGA實(shí)現(xiàn)對模擬I、Q兩路回波信號的匹配濾波，并對實(shí)驗(yàn)結(jié)果進(jìn)行分析。 11. DSP實(shí)驗(yàn)鏈路口測試實(shí)驗(yàn) 在DSP1的數(shù)據(jù)存儲(chǔ)區(qū)放置一些數(shù)，通過鏈路口將其傳送到DSP2。三、實(shí)驗(yàn)步驟 1. FPGA實(shí)驗(yàn)流水燈 新建工廠文件：分配引腳：根據(jù)相關(guān)原理圖，對管腳進(jìn)行分配，詳細(xì)分配如下表所示：屬性連接到FPGA上的管腳實(shí)際電路led3OutputPIN_126連接到HL5led2OutputPIN_127連接到HL4led1OutputPIN_128連接到HL3led0OutputPIN_129連接到

6、HL2rst_nInput接高電平sw1InputPIN_47連接到撥碼開關(guān)sys_clkInputPIN_16接40M時(shí)鐘按照如上所示的連接：編譯程序，連接下載器到電路板，將程序燒寫進(jìn)FPGA中。 2. MATLAB實(shí)驗(yàn)復(fù)雜噪聲產(chǎn)生實(shí)驗(yàn)1.服從高斯（Guass）分布的熱噪聲（隨機(jī)序列）Matlab7.0本身自帶了標(biāo)準(zhǔn)高斯分布的內(nèi)部函數(shù)randn，調(diào)用格式如下:Y = randn(n)Y = randn(m,n)Y = randn(m n)Y = randn(size(A)s = randn('state')randn函數(shù)產(chǎn)生的隨機(jī)序列服從均值為m=0，方差21的高斯分布。Y

7、= randn(n)產(chǎn)生的是一個(gè)n×n的隨機(jī)序列矩陣，而Y = randn(m,n) 和Y = randn(m n)產(chǎn)生的m×n的隨機(jī)序列矩陣，Y = randn(size(A)產(chǎn)生的是大小與矩陣A同樣大小的隨機(jī)序列矩陣。s = randn('state') 返回的是一個(gè)具有兩個(gè)元素的向量，該向量顯示的是當(dāng)前正態(tài)隨機(jī)數(shù)產(chǎn)生器的狀態(tài)。randn('state',s) 指令可以將產(chǎn)生器的狀態(tài)設(shè)置到s，而randn('state',0) 則可以將正態(tài)隨機(jī)數(shù)產(chǎn)生器的狀態(tài)恢復(fù)到初始狀態(tài)。2. 服從均勻分布的熱噪聲（隨機(jī)序列）可以先產(chǎn)生一

8、個(gè)服從（0-1）單位均勻分布的信號，然后再將其經(jīng)過上式的變換，就可以得到一個(gè)服從（a-b）均勻分布的信號了。同樣Matlab本身也自帶了（0-1）單位均勻分布的內(nèi)部函數(shù)rand，格式如下:Y = rand(n)Y = rand(m,n)Y = rand(m n)Y = rand(size(A)s = rand('state')rand函數(shù)產(chǎn)生的隨機(jī)序列服從（0-1）單位均勻分布。Y = rand(n)產(chǎn)生的是一個(gè)n×n的隨機(jī)序列矩陣，而Y = rand(m,n) 和Y = rand(m n)產(chǎn)生的m×n的隨機(jī)序列矩陣，Y = rand(size(A)產(chǎn)生的是

9、大小與矩陣A同樣大小的隨機(jī)序列矩陣。s = rand('state') 返回的是一個(gè)具有兩個(gè)元素的向量，該向量顯示的是當(dāng)前（0-1）單位均勻隨機(jī)數(shù)產(chǎn)生器的狀態(tài)。rand('state',s) 指令可以將產(chǎn)生器的狀態(tài)設(shè)置到s，而rand('state',0) 則可以將（0-1）單位均勻分布隨機(jī)數(shù)產(chǎn)生器的狀態(tài)恢復(fù)到初始狀態(tài)?？梢詫懗龇模╝-b）均勻分布的隨機(jī)序列的產(chǎn)生程序，如下：a=2;%（a-b）均勻分布下限b=3;%（a-b）均勻分布上限fs=1e7;%采樣率，單位：Hzt=1e-3;%隨機(jī)序列長度，單位：sn=t*fs;rand('s

10、tate',0); %把均勻分布偽隨機(jī)發(fā)生器置為0狀態(tài)u=rand(1,n); %產(chǎn)生（0-1）單位均勻信號x=(b-a)*u+a; %廣義均勻分布與單位均勻分布之間的關(guān)系subplot(2,1,1),plot(x),title('均勻分布信號'); %輸出信號圖subplot(2,1,2),hist(x,a:0.02:b),title('均勻分布信號直方圖'); %輸出信號的直方圖3. 服從指數(shù)分布的熱噪聲（隨機(jī)序列）先產(chǎn)生一個(gè)服從（0-1）單位分布的信號，然后再將其經(jīng)過指數(shù)變換，就可以得到一個(gè)服從參數(shù)為的指數(shù)分布的信號了。 4. 服從瑞利（Rayle

11、igh）分布的熱噪聲（隨機(jī)序列）先產(chǎn)生一個(gè)服從（0-1）分布的信號，然后再經(jīng)過變換，可以得到一個(gè)服從瑞利（Rayleigh）分布的信號了。產(chǎn)生瑞利分布的熱噪聲實(shí)現(xiàn)程序如下sigma=2;%瑞利分布參數(shù)sigma;t=1e-3;%雜波時(shí)間長度fs=1e7;%采樣率t1=0:1/fs:t-1/fs;n=length(t1);rand('state',0); %把均勻分布偽隨機(jī)發(fā)生器置為0狀態(tài)u=rand(1,n); x=sqrt(2*log2(1./u)*sigma; %產(chǎn)生瑞利分布信號1 subplot(2,1,1),plot(x),title('瑞利分布噪聲')

12、,xlabel('t(單位：s)');%輸出信號圖subplot(2,1,2),hist(x,0:0.1:10),title('瑞利分布信號直方圖'); %輸出信號的直方圖 3. FPGA實(shí)驗(yàn)噪聲產(chǎn)生及正弦信號產(chǎn)生管腳在FPGA上的分配FPGA上的連接管腳說明clkPIN_1640M2系統(tǒng)時(shí)鐘40Mda_clkPIN_79DACLKDA的工作時(shí)鐘一般為60Mout0PIN_69DATA0需DA轉(zhuǎn)換的10位數(shù)字信號的第0位out1PIN_70DATA1需DA轉(zhuǎn)換的10位數(shù)字信號的第1位out2PIN_71DATA2需DA轉(zhuǎn)換的10位數(shù)字信號的第2位out3PIN_

13、72DATA3需DA轉(zhuǎn)換的10位數(shù)字信號的第3位out4PIN_73DATA4需DA轉(zhuǎn)換的10位數(shù)字信號的第4位out5PIN_74DATA5需DA轉(zhuǎn)換的10位數(shù)字信號的第5位out6PIN_75DATA6需DA轉(zhuǎn)換的10位數(shù)字信號的第6位out7PIN_76DATA7需DA轉(zhuǎn)換的10位數(shù)字信號的第7位out8PIN_77DATA8需DA轉(zhuǎn)換的10位數(shù)字信號的第8位out9PIN_78DATA9需DA轉(zhuǎn)換的10位數(shù)字信號的第9位計(jì)數(shù)器模塊： Rom模塊：選中信號q，右擊鼠標(biāo)，彈出下拉列表Display Format->Analog Waveform選中后，彈出對話框：將其值改為5后即可得

14、到下圖 4. MATLAB實(shí)驗(yàn)數(shù)字下變頻及匹配濾波1. 用波形產(chǎn)生板產(chǎn)生一個(gè)重頻周期為1ms，中心頻率為10M，帶寬為200k2M，時(shí)寬為60us的線性調(diào)頻脈沖信號；2.用MATLAB語言產(chǎn)生高斯白噪聲信號；3.利用信號處理板對波形產(chǎn)生板產(chǎn)生的信號進(jìn)行實(shí)時(shí)采集，并與前面產(chǎn)生的噪聲數(shù)據(jù)進(jìn)行疊加后，用數(shù)字信號處理算法進(jìn)行處理，并將處理結(jié)果實(shí)時(shí)輸出到D/A，在示波器上查看處理結(jié)果；4.調(diào)解波形產(chǎn)生電路板所產(chǎn)生信號的幅度，連續(xù)運(yùn)行，利用示波器查看不同輸入信噪比情況下系統(tǒng)的輸出用MATLAB中產(chǎn)生適當(dāng)?shù)牡木€性調(diào)頻信號，并對其進(jìn)行數(shù)字正交解調(diào)，得到I，Q兩路數(shù)據(jù)，同時(shí)生成匹配濾波器系數(shù)、FFT和IFFT蝶

15、形運(yùn)算系數(shù)，并將這些數(shù)據(jù)和系數(shù)保存為dat數(shù)據(jù)文件。在DSP程序中加載I，Q兩路數(shù)據(jù)，并對其進(jìn)行匹配濾波，利用集成開發(fā)環(huán)境提供的畫圖功能觀察匹配濾波的結(jié)果。具體實(shí)驗(yàn)步驟如下：(1) 用MATLAB產(chǎn)生中心頻率為10MHz，帶寬為200KHz，脈沖寬度為60us的線性調(diào)頻信號，對其進(jìn)行正交解調(diào)，采樣頻率為8MHz，得到I，Q兩路數(shù)據(jù)，并將數(shù)據(jù)保存為idata.dat和qdata.dat；(2) 利用MATLAB生成FFT和IFFT的蝶形運(yùn)算系數(shù)，分別保存為twid1k.dat和itwid1k.dat；(3) 由I，Q兩路數(shù)據(jù)生成復(fù)信號，在MATLAB中對其進(jìn)行Fourier變換，再進(jìn)行共軛和數(shù)據(jù)

16、反轉(zhuǎn)，得到匹配濾波器系數(shù)并保存為LFM_para.dat；(4) 按照圖5.22所示匹配濾波器實(shí)現(xiàn)方案，在MATLAB中對上述信號進(jìn)行匹配濾波，并對結(jié)果進(jìn)行分析； 5. DSP實(shí)驗(yàn)匹配濾波 本實(shí)驗(yàn)要求學(xué)生掌握脈沖壓縮與匹配濾波的基本原理，理解雷達(dá)系統(tǒng)的距離分辨率、作用距離、平均功率、峰值功率、多普勒頻率、信號時(shí)寬帶寬積等概念。學(xué)習(xí)FFT、濾波器設(shè)計(jì)、匹配濾波等數(shù)字信號處理流程和設(shè)計(jì)方法，利用DSP實(shí)現(xiàn)對模擬I、Q兩路回波信號的匹配濾波，并對實(shí)驗(yàn)結(jié)果進(jìn)行分析。具體目標(biāo)：(1) 結(jié)合實(shí)驗(yàn)，對雷達(dá)回波的匹配濾波算法原理有進(jìn)一步的了解和認(rèn)識(shí)；(2) 掌握數(shù)字濾波器、FFT、相關(guān)處理、匹配濾波等數(shù)字信號

17、處理的DSP實(shí)現(xiàn)方法。特別是通過實(shí)驗(yàn)，掌握FFT算法是如何實(shí)時(shí)快速，加強(qiáng)對蝶形結(jié)構(gòu)的理解。并利用DSP平臺(tái)，用ADSP-TS101匯編語言實(shí)現(xiàn)這些處理算法；(3) 通過實(shí)驗(yàn)，進(jìn)一步加強(qiáng)對這些常用的數(shù)字信號處理算法的理解和認(rèn)識(shí)，并與數(shù)字信號處理理論課程的講解進(jìn)行對比，從感性上進(jìn)一步熟悉這些算法的本質(zhì)和對不同信號的處理結(jié)果；(4) 通過實(shí)驗(yàn)，進(jìn)一步熟悉DSP(TS101)的DMA數(shù)據(jù)傳輸和鏈路口通信方式，并能有效的對其外部接口進(jìn)行控制設(shè)計(jì)；(5) 進(jìn)一步熟悉TS101的指令系統(tǒng)，能對處理算法進(jìn)行修改。匹配濾波器是指濾波器的性能與信號的頻率特性相一致，使濾波器輸出端的信號瞬時(shí)功率與噪聲平均功率的比值

18、最大。即當(dāng)信號與噪聲同時(shí)進(jìn)入濾波器時(shí)，它使信號成分在某一瞬間出現(xiàn)尖峰值，而噪聲成分受到抑制。假設(shè)雷達(dá)發(fā)射信號（基帶信號）為，其頻譜為，那么匹配濾波器的頻率響應(yīng)和沖激響應(yīng)分別可表示為：可見，匹配濾波器只與發(fā)射信號本身有關(guān)，可以最大程度地提高信噪比。匹配濾波的實(shí)現(xiàn)方案如圖5.23所示。輸入信號為模擬I,Q兩路復(fù)信號，對其進(jìn)行FFT，得到頻率復(fù)信號，再與匹配濾波器系統(tǒng)相乘，最后進(jìn)行IFFT，得到匹配濾波結(jié)果。圖5.23 匹配濾波的實(shí)現(xiàn)方案用MATLAB中產(chǎn)生適當(dāng)?shù)牡木€性調(diào)頻信號，并對其進(jìn)行數(shù)字正交解調(diào)，得到I，Q兩路數(shù)據(jù)，同時(shí)生成匹配濾波器系數(shù)、FFT和IFFT蝶形運(yùn)算系數(shù)，并將這些數(shù)據(jù)和系數(shù)保存為

19、dat數(shù)據(jù)文件。在DSP程序中加載I，Q兩路數(shù)據(jù)，并對其進(jìn)行匹配濾波，利用集成開發(fā)環(huán)境提供的畫圖功能觀察匹配濾波的結(jié)果。具體實(shí)驗(yàn)步驟如下：(1) 用MATLAB產(chǎn)生中心頻率為10MHz，帶寬為200KHz，脈沖寬度為60us的線性調(diào)頻信號，對其進(jìn)行正交解調(diào)，采樣頻率為8MHz，得到I，Q兩路數(shù)據(jù)，并將數(shù)據(jù)保存為idata.dat和qdata.dat；(2) 利用MATLAB生成FFT和IFFT的蝶形運(yùn)算系數(shù)，分別保存為twid1k.dat和itwid1k.dat；(3) 由I，Q兩路數(shù)據(jù)生成復(fù)信號，在MATLAB中對其進(jìn)行Fourier變換，再進(jìn)行共軛和數(shù)據(jù)反轉(zhuǎn)，得到匹配濾波器系數(shù)并保存為LF

20、M_para.dat；(4) 按照圖5.22所示匹配濾波器實(shí)現(xiàn)方案，在MATLAB中對上述信號進(jìn)行匹配濾波，并對結(jié)果進(jìn)行分析；(5) 編寫FPGA程序，配置DSP工作所需的信號，參考5.3節(jié)圖5.18；(6) 在Visual DSP+中，新建工程TSdsp1，選擇session：ADSP-TS101 TigherSharc Cycle accurate Simulator platform，編寫DSP1程序：開辟存儲(chǔ)區(qū)加載濾波器系數(shù)和蝶形系數(shù)（例如加載蝶形系數(shù).var twidik1024=”twid1k.dat”），注意各子程序的入口及出口寄存器。主程序的流程為：先把I，Q兩路信號組成一個(gè)復(fù)

21、信號，進(jìn)行FFT變換，然后與匹配濾波系數(shù)相乘，然后進(jìn)行IFFT變換，最后對匹配濾波結(jié)果求模。(7) 編譯工程文件，在idle處設(shè)置斷點(diǎn)，運(yùn)行至斷點(diǎn)處，觀察匹配濾波的結(jié)果。在Visual DSP+中，新建工程TSdsp1，編寫DSP程序，并將上述五個(gè)dat數(shù)據(jù)文件保存在工程TSdsp1的根目錄下。 6. DSP實(shí)驗(yàn)中端閃燈利用波形產(chǎn)生信號板，結(jié)合FPGA編程技術(shù)和程序編程器，編寫測試ADSP21065L和FPGA之間硬件連接的應(yīng)用程序，同時(shí)完成應(yīng)用程序的加載和脫機(jī)操作，在信號指示燈“HL2”上產(chǎn)生可調(diào)周期的脈沖信號，“點(diǎn)亮”與“熄滅”指示燈HL2。實(shí)驗(yàn)步驟：1熟悉電路圖，清楚波形產(chǎn)生電路板ADS

22、P21065L與可編程FPGA器件之間的連接關(guān)系。2編寫FPGA程序（內(nèi)部已編好）。在FPGA內(nèi)部將ADSP21065L的標(biāo)志引腳FLAG11（引腳號26）設(shè)置為輸出，作為FPGA的輸入信號，在FPGA內(nèi)部編程將該信號直接輸出在發(fā)FPGA的37引腳號上，設(shè)置37引腳為輸出信號，驅(qū)動(dòng)板上的HL2 LED指示燈；3啟動(dòng)VisualDsp+4.5,選擇project工程選項(xiàng)菜單，創(chuàng)建一個(gè)名稱為Test.dpj的工程文件，選擇處理器的型號為ADSP-21065L；4新建一個(gè)源文件，將程序復(fù)制進(jìn)去，然后保存，文件的后綴名為.asm。5添加剛剛保存的源文件。點(diǎn)擊Add File(s) to Folder.

23、,將.asm文件添加進(jìn)去。6產(chǎn)生鏈接文件。之后會(huì)出現(xiàn)下面的窗口：7點(diǎn)擊編譯按鈕進(jìn)行編譯。發(fā)現(xiàn)編譯失敗，通過修改程序使得最后編譯成功。8編譯成功后，進(jìn)行編程器設(shè)置。點(diǎn)擊session里的new session，出來下圖的窗口：Processor類型為SHARC，處理器為ADSP-21065L。然后next選擇Emulator硬件仿真，next，下面要特別注意：如果你的編程器接口是usb類型的請選擇HPUSB-ICE如果你的編程器接口是pci類型的請選擇HPPCI-ICE選完后完成。此時(shí)Select Session會(huì)出現(xiàn)ADSP-21065L via HPUSB-ICE的選擇項(xiàng)。9將編程器與板子連

24、接，進(jìn)行加電。給板子加電，打開電源。然后將編程器選通，如果編程器是usb的，則選擇Session-Select Session- ADSP-21065L via HPUSB-ICE的選擇項(xiàng)。然后進(jìn)行編譯，編譯完成后運(yùn)行，會(huì)發(fā)現(xiàn)HL2燈的閃動(dòng)。10實(shí)驗(yàn)完成后，應(yīng)該先將仿真模式切換成軟件仿真，如圖，然后再將編程器的接口拔出板子。 7. DSP實(shí)驗(yàn)單頻信號產(chǎn)生實(shí)驗(yàn)要求：1 產(chǎn)生一重頻周期為1ms，頻率為10MHz，脈沖寬度為5us的單頻正弦脈沖信號，并掌握利用AD9854實(shí)現(xiàn)單頻正弦脈沖的產(chǎn)生；2 掌握AD9854模式控制字和頻率控制字的設(shè)置方法；3 利用FPGA控制電路，在DSP的IRQ2中斷輸入

25、引腳上產(chǎn)生1ms的周期中斷信號；實(shí)驗(yàn)步驟：1步驟如第一個(gè)實(shí)驗(yàn)（指示燈的產(chǎn)生），編譯成功后。運(yùn)行！利用示波器測量波形發(fā)生板右上角的R19測試點(diǎn)，可以觀測所產(chǎn)生的波形，如圖9.3所示。說明：利用DSP程序設(shè)置AD9854的模式控制字和頻率字，此處的模式選擇為單頻模式（000），模式字保存在寄存器r0中，所占用的外部地址為0x100001f。頻率字的計(jì)算方法為：頻率字希望輸出頻率 × 248/系統(tǒng)時(shí)鐘，得到12位十六進(jìn)制的頻率字碼，分別保存到寄存器r1r6中，分別輸出到AD9854寄存器地址0x1000004，0x1000005，0x1000006，0x1000007，0x1000008，

26、0x1000009中。本系統(tǒng)的系統(tǒng)時(shí)鐘為200MHz。 8. DSP實(shí)驗(yàn)二相編碼信號產(chǎn)生本實(shí)驗(yàn)要求學(xué)生掌握用AD9854模式控制字、頻率控制字和相位寄存器的設(shè)置方法，利用信號產(chǎn)生板產(chǎn)生一個(gè)由13位巴克碼調(diào)制的二相脈沖信號，脈沖信號的重頻周期為1ms，頻率為10MHZ，碼片寬度1us，脈沖信號的寬度為13us，并用示波器對波形進(jìn)行觀察分析。實(shí)驗(yàn)中需要編程設(shè)置AD9854的模式字、頻率字、相位調(diào)節(jié)字等。(1) 用FPGA產(chǎn)生周期為1ms的信號，控制輸出信號的脈沖重復(fù)周期；(2) 用FPGA產(chǎn)生ADSP和AD9854的復(fù)位信號，以及其他時(shí)鐘和控制信號；(3) 利用DSP程序設(shè)置AD9854的模式控制

27、字和頻率字，此處的模式選擇二相編碼模式，模式值為0x08，所占用的外部地址為0x100001F；頻率字設(shè)置方法為：頻率字（FTW）希望輸出頻率 × 248/系統(tǒng)時(shí)鐘，得到12位十六進(jìn)制的頻率字碼，分6段分別設(shè)置到AD9854寄存器偏移地址0x0000004，0x0000005，0x0000006，0x0000007，0x0000008，0x0000009中。需要注意的是，這里的頻率指的是線性調(diào)頻信號的起始頻率。AD9854系統(tǒng)時(shí)鐘設(shè)為200M。(4) 設(shè)置相位調(diào)節(jié)字：相位調(diào)節(jié)字1為0°，相位調(diào)節(jié)字2為180°，地址分別為0x0000000和0x0000002。(5

28、) 程序編譯成功后，點(diǎn)擊運(yùn)行，利用示波器觀測所產(chǎn)生的波形。 9. DSP實(shí)驗(yàn)線性調(diào)頻信號產(chǎn)生本實(shí)驗(yàn)的解決思路如下：(1) 用FPGA產(chǎn)生周期為1ms的周期信號，輸出到FPGA的11引腳上，作為ADSP的外部中斷2中斷信號，控制脈沖重復(fù)周期；(2) 設(shè)計(jì)FPGA程序，產(chǎn)生ADSP和AD9854的復(fù)位信號，以及其他信號產(chǎn)生板所需的時(shí)鐘和控制信號；注意：信號處理板上電后，由EPC2LC20加載燒寫在其中的FPGA程序，產(chǎn)生需要的各種時(shí)序和控制信號。(3) 利用DSP程序設(shè)置AD9854的模式控制字和頻率字，此處的模式選擇線性調(diào)頻脈沖模式（011），模式值為0x06，所占用的外部地址為0x100001

29、F；頻率字設(shè)置方法為：頻率字（FTW）希望輸出頻率 × 248/系統(tǒng)時(shí)鐘，得到12位十六進(jìn)制的頻率字碼，分6段分別設(shè)置到AD9854寄存器偏移地址0x0000004，0x0000005，0x0000006，0x0000007，0x0000008，0x0000009中。需要注意的是，這里的頻率指的是線性調(diào)頻信號的起始頻率。AD9854系統(tǒng)時(shí)鐘設(shè)為200M，對輸入40M信號進(jìn)行5倍增頻。(4) 設(shè)置頻率頻率增量字（DFW），其計(jì)算方法為：頻率字（FTW） 希望輸出頻率 × 248/系統(tǒng)時(shí)鐘，需要注意此處希望增長的頻率不是一般理解的（11MHz-9MHz），而是通過公式：（11M

30、Hz-9MHz）/脈沖寬度 = 希望的增長頻率/（步長*時(shí)鐘周期），此處步長的值為40。占用AD9854的寄存器地址偏移量為0x0000010，0x0000011，0x0000012，0x0000013，0x0000014，0x0000015。其中0x0000010為頻率增量字的高位地址；(5) 程序編譯成功后，點(diǎn)擊運(yùn)行，利用示波器觀測所產(chǎn)生的波形。對于AD9854產(chǎn)生線性調(diào)頻信號的ADSP程序設(shè)計(jì)，AD21065L的寄存器、中斷、初始化等設(shè)置，以及AD9854初始化等均與單頻信號產(chǎn)生均與單頻信號產(chǎn)生相同，這里僅給出AD9854產(chǎn)生線性調(diào)頻脈沖信號的頻率字、頻率增量等、脈沖寬度等參數(shù)設(shè)計(jì)程序。

31、 10. FPGA實(shí)驗(yàn)數(shù)字下變頻實(shí)驗(yàn)實(shí)驗(yàn)中，在模擬中頻信號輸入的基礎(chǔ)上，需要分別設(shè)計(jì)實(shí)現(xiàn)FPGA和DSP兩種數(shù)字正交解調(diào)方法。實(shí)驗(yàn)步驟如下：(1) 利用MATLAB仿真產(chǎn)生10MHz中頻信號，信號調(diào)制方式采用調(diào)幅或線性調(diào)頻，通過RAM輸入到FPGA內(nèi)存中。(2) 設(shè)計(jì)FPGA程序模塊，配置模擬數(shù)據(jù)讀取時(shí)鐘，即信號采樣速率；(3) 設(shè)計(jì)FGPA程序模塊，為EP1C3T144配置工作時(shí)鐘，實(shí)現(xiàn)基于4階Bessel插值的正交解調(diào)算法，將結(jié)果通過D/A輸出，由示波器觀察結(jié)果；(4) 設(shè)計(jì)FPGA程序，為DSP101配置工作時(shí)鐘、復(fù)位、讀寫信號等，將需要處理信號據(jù)通過RAM發(fā)送到DSP101；數(shù)字正交解

32、調(diào)實(shí)現(xiàn)電路組成框圖（虛線部分）首先，設(shè)計(jì)FPGA程序模塊，產(chǎn)生處理系統(tǒng)所需各種時(shí)鐘信號。輸入時(shí)鐘為40MHz，需要產(chǎn)生100MHz（D/A時(shí)鐘）、8MHz（A/D采樣時(shí)鐘）、2MHz和4MHz時(shí)鐘信號。時(shí)鐘模塊的原理圖如圖5.15所示。圖5.15 時(shí)鐘模塊設(shè)計(jì)原理圖模擬數(shù)據(jù)輸入模塊接著，按照圖所示的數(shù)字正交解調(diào)實(shí)現(xiàn)流程，設(shè)計(jì)FPGA程序模塊。該模塊包括符號修正、正交兩路分離、時(shí)間對齊、Bessel插值等功能。正交解調(diào)模塊結(jié)果鎖存及輸出模塊最后，對上述工程進(jìn)行編譯，編譯通過后進(jìn)行功能仿真與時(shí)序仿真，觀察波形輸出是否正確。仿真正確后將程序下載到FPGA中進(jìn)行測試，用示波器觀察AD9750輸出點(diǎn)的波

33、形。需要注意的是，在QUARTUS II 9.0中進(jìn)行程序設(shè)計(jì)時(shí)，需要將上述多個(gè)模塊放在一個(gè)工程下，并注意在器件與管腳選項(xiàng)中，設(shè)置Configuration scheme為Passive Serial方式。 11. DSP實(shí)驗(yàn)鏈路口測試實(shí)驗(yàn)1 了解數(shù)字信號處理電路的鏈路口連接，鏈路口2->鏈路口0，鏈路口1->鏈路口3。2 根據(jù)參考程序編寫DSP1程序，即發(fā)送程序；根據(jù)參考程序編寫DSP2程序，即接收程序，在session：ADSP-TS101 TigherSharc Cycle accurate Simulator platform下編譯通過。3. 選擇session：TS101

34、 Emulator，即選擇硬件仿真平臺(tái)。加載link_tran.dpj到DSP1中，加載link_rec.dpj到DSP2中，在兩程序的idle處分別設(shè)置斷點(diǎn)，然后同時(shí)運(yùn)行兩程序至斷點(diǎn)，觀察DSP2中數(shù)據(jù)接收區(qū)的結(jié)果。四、程序設(shè)計(jì)1. FPGA實(shí)驗(yàn)流水燈module liushuideng(sw1,sys_clk,rst_n,led); /接口定義input sys_clk,rst_n；/系統(tǒng)時(shí)鐘50MHz，復(fù)位輸入input sw1; /撥碼開關(guān)用來控制流水燈的方向；output 3:0 led; /輸出：4個(gè)led產(chǎn)生流水現(xiàn)象，輪流點(diǎn)亮reg 25:0 count; /系統(tǒng)時(shí)鐘頻率過高，需

35、要產(chǎn)生延時(shí)，使led保持狀態(tài)一段時(shí)間reg 3:0 led; /led低電平點(diǎn)亮reg 2:0 flag; /狀態(tài)轉(zhuǎn)換的入口，發(fā)生變化的時(shí)候，點(diǎn)亮另外一個(gè)ledalways (posedge sys_clk)beginif(!rst_n) /復(fù)位，給寄存器賦初值beginflag <= 3'b0;count <= 26'b0;endif( count = 26'd67108800)begin count <= 26'd0; if(flag = 3'b011)flag <= 3'b000;else flag <= fl

36、ag+3'b001; endelsecount <= count + 26'd1; /當(dāng)count沒計(jì)數(shù)到指定值是，count執(zhí)行加一操作endalways (posedge sys_clk)if(sw1=1'b1)begincase(flag) /由于flag會(huì)不斷變化，并且flag在從一個(gè)值變成另一個(gè)值的時(shí)候，會(huì)保持一段很長的時(shí)間，我們利用它來產(chǎn)生流水燈現(xiàn)象3'b000: led <= 4'b0111; /點(diǎn)亮第一個(gè)燈 低電平點(diǎn)亮3'b001: led <= 4'b1011; /點(diǎn)亮第一個(gè)燈 低電平點(diǎn)亮3'b

37、010: led <= 4'b1101; /點(diǎn)亮第一個(gè)燈 低電平點(diǎn)亮3'b011: led <= 4'b1110; /點(diǎn)亮第一個(gè)燈 低電平點(diǎn)亮default:led <= 4'b1111; /一般要設(shè)置一個(gè)缺省狀態(tài)，三個(gè)led全部滅endcaseendelsebegincase(flag) /由于flag會(huì)不斷變化，并且flag在從一個(gè)值變成另一個(gè)值的時(shí)候，會(huì)保持一段很長的時(shí)間，我們利用它來產(chǎn)生流水燈現(xiàn)象3'b000: led <= 4'b1110; /點(diǎn)亮第一個(gè)燈 低電平點(diǎn)亮3'b001: led <= 4

38、'b1101; /點(diǎn)亮第一個(gè)燈 低電平點(diǎn)亮3'b010: led <= 4'b1011; /點(diǎn)亮第一個(gè)燈 低電平點(diǎn)亮3'b011: led <= 4'b0111; /點(diǎn)亮第一個(gè)燈 低電平點(diǎn)亮default:led <= 4'b1111; /一般要設(shè)置一個(gè)缺省狀態(tài)，三個(gè)led全部滅endcaseendendmodule2. MATLAB實(shí)驗(yàn)復(fù)雜噪聲產(chǎn)生實(shí)驗(yàn)服從（a-b）均勻分布的隨機(jī)序列的產(chǎn)生程序，如下：a=2;%（a-b）均勻分布下限b=3;%（a-b）均勻分布上限fs=1e7;%采樣率，單位：Hzt=1e-3;%隨機(jī)序列長度，

39、單位：sn=t*fs;rand('state',0); %把均勻分布偽隨機(jī)發(fā)生器置為0狀態(tài)u=rand(1,n); %產(chǎn)生（0-1）單位均勻信號x=(b-a)*u+a; %廣義均勻分布與單位均勻分布之間的關(guān)系subplot(2,1,1),plot(x),title('均勻分布信號'); %輸出信號圖subplot(2,1,2),hist(x,a:0.02:b),title('均勻分布信號直方圖'); %輸出信號的直方圖服從參數(shù)為的指數(shù)分布的信號了。實(shí)現(xiàn)程序如下：lambda=2.5;%指數(shù)分布參數(shù)fs=1e7;%采樣頻率t=1e-3;%時(shí)間長度n

40、=t*fs;rand('state',0); %把均勻分布偽隨機(jī)發(fā)生器置為0狀態(tài)u=rand(1,n) %產(chǎn)生單位均勻信號x=log2(1-u)/(-lambda); %指數(shù)分布與單位均勻分布之間的關(guān)系subplot(2,1,1),plot(0:1/fs:t-1/fs,x),xlabel('t(s)'), ylabel('x(V)')title('指數(shù)分布信號');subplot(2,1,2),hist(x,0:0.05:4),title('指數(shù)分布信號直方圖');產(chǎn)生瑞利分布的熱噪聲實(shí)現(xiàn)程序如下sigma=2;%

41、瑞利分布參數(shù)sigma;t=1e-3;%雜波時(shí)間長度fs=1e7;%采樣率t1=0:1/fs:t-1/fs;n=length(t1);rand('state',0); %把均勻分布偽隨機(jī)發(fā)生器置為0狀態(tài)u=rand(1,n); x=sqrt(2*log2(1./u)*sigma; %產(chǎn)生瑞利分布信號1 subplot(2,1,1),plot(x),title('瑞利分布噪聲'),xlabel('t(單位：s)');%輸出信號圖subplot(2,1,2),hist(x,0:0.1:10),title('瑞利分布信號直方圖'); %

42、輸出信號的直方圖3. FPGA實(shí)驗(yàn)噪聲產(chǎn)生及正弦信號產(chǎn)生根據(jù)3.3的實(shí)施步驟，利用quartus ii軟件自帶元件庫完成整個(gè)結(jié)構(gòu)構(gòu)成，不需要自己編寫代碼。4. MATLAB實(shí)驗(yàn)數(shù)字下變頻及匹配濾波利用MATLAB實(shí)現(xiàn)對中頻信號的正交解調(diào)和匹配濾波器，參考程序如下：clear all;close all;fs=8000000;t0=0.00006;t2=0:1/fs:t0-1/fs;f0=9900000;f1=200000;k=3300000000;N=1024; x1=cos(2*pi*(f0*t2+k*t2.2);x=x1 zeros(1,N-length(t2);figure(1); pl

43、ot(x);for i=1:length(x)/2 y1(i)=x(2*i-1)*(-1)(i); y2(i)=x(2*i)*(-1)(i);endfor k=3:i-4 z1(k)=9*(y1(k-1)+y1(k+1)/16-(y1(k-2)+y1(k+2)/16; z2(k)=9*(y2(k-1)+y2(k+1)/16-(y2(k-2)+y2(k+2)/16;endfigure(2)x1=1:length(y1);y=1:length(z1);subplot(2,1,1),plot(x1,y1,'r-',x1,y2,'b-');subplot(2,1,2),

44、plot(y,z1,'r-',y,z2,'b-');save idata.dat z1 -ascii;save qdata.dat z2 -ascii;j=sqrt(-1);z=z1+j*z2;fz=fft(z,N);figure(3); plot(real(fz)m=z(1:480); %z為IQ兩路信號組成的復(fù)信號，48060us ×8Mh=fliplr(conj(m);H=fft(h,N);fid=fopen('LFM_para.dat','wt');for k=1:N fprintf(fid,'%en%e

45、n',real(H(k),imag(H(k);endfclose(fid);a=H.*fz;figure(4); plot(real(a);b=ifft(a,N);figure(5); plot(abs(b);上述MATLAB程序同時(shí)也生成了后續(xù)DSP實(shí)驗(yàn)需要正交兩路數(shù)據(jù)idata.dat和qdata.dat，以及匹配濾波器系數(shù)LFM_para.dat。還需要生成蝶形運(yùn)算系數(shù)twid1k.dat和itwid1k.dat，參考程序如下：clear all;close all;N=1024; /FFT點(diǎn)數(shù)for k=1:N twid(k)=complex(cos(2*pi*(k-1)/N)

46、, -sin(2*pi*(k-1)/N); end; fin = fopen('twid1k.dat', 'wt'); fh=fopen('itwid1k.dat','wt'); for k=1:N/2 fprintf(fin, '%en%en', real(twid(k), imag(twid(k); fprintf(fh, '%en%en', real(twid(k), -imag(twid(k); end; fclose(fin);fclose(fh);5. DSP實(shí)驗(yàn)匹配濾波DSP參考程序如

47、下：#include "MYts101def.h"#define BUFFER_N 1024/INPUT BUFFER#defineFFT_N 1024#define L 72 / number of fir filter coefficients/*-M1 data-*/.section data1;.align 4;.var buf_in1BUFFER_N="idata.dat"/I,Q data input buffer.var buf_in2BUFFER_N="qdata.dat".align 4;.var para2*BUF

48、FER_N="LFM_para.dat".align 4;.var twid1kBUFFER_N="twid1k.dat".align 4;.var itwid1kBUFFER_N="itwid1k.dat"/-M2 data-/.section data2;.align 4;.var fft_data2*BUFFER_N;.align 4;.var fft_result2*BUFFER_N;/fft result buffer.align 4;.var para_mult_result2*BUFFER_N;/parament mul

49、iply result.align 4;.var ifft_result2*BUFFER_N;.align 4;.var TR_data2*BUFFER_N;.align 4;.var qiumo_resultBUFFER_N;.align 4;.var reg_stack; /function stack/-M0 program-/.section program;start:IMASKH=0X80000000;IMASKL=0;xr0 = 0x21861;syscon = xr0;J30 = RESERVED_INTERPUT;ivsw = J30; ivhw = J30; ivtimer

50、1hp = J30; ivtimer0hp = J30; ivbuslk = J30; virpt = J30; ivirq3 = J30; ivirq2 = J30; ivirq1 = J30; ivirq0 = J30; ivdma13 = J30;ivdma12 = J30;ivdma11 = J30; ivdma10 = J30; ivdma9 = J30; ivdma8 = J30; ivdma7 = J30; ivdma6 = J30; ivdma5 = J30; ivdma4 = J30; ivdma3 = J30; ivdma2 = J30; ivdma1 = J30; ivd

51、ma0 = J30; ivlink3 = J30;ivlink2 = J30;ivlink1 = J30;ivlink0 = J30; ivtimer1lp = J30; ivtimer0lp = J30; /-INITIATE Ureg-/J0 = 0;J1 = 0;J2 = 0;J3 = 0;J4 = 0;J5 = 0;J6 = 0;J7 = 0;J8 = 0;J9 = 0;J10= 0;J11= 0;J12 = 0;J13 = 0;J14 = 0;J15 = 0;J16 = 0;J17 = 0;J18 = 0;J19 = 0;J20 = 0;J21 = 0;J22 = 0;J23 = 0

52、;J24 = 0;J25 = 0;J26 = 0;J27 = 0;J28 = 0;J29 = 0;K0 = 0;K1 = 0;K2 = 0;K3 = 0;K4 = 0;K5 = 0;K6 = 0;K7 = 0;K8 = 0;K9 = 0;K10 = 0;K11 = 0;K12 = 0;K13 = 0;K14 = 0;K15 = 0;K16 = 0;K17 = 0;K18 = 0;K19 = 0;K20 = 0;K21 = 0;K22 = 0;K23 = 0;K24 = 0;K25 = 0;K26 = 0;K27 = 0;K28 = 0;K29 = 0;JB0 = 0; JB1 = 0; JB2 = 0; JB3 = 0;JL0 = 0; JL1 = 0; JL2 = 0; JL3 = 0; KB0 = 0; KB1 = 0; KB2 = 0; KB3 = 0;KL0 = 0; KL1 = 0; KL2 = 0; KL2 = 0;XR0 = 0;XR1 = 0;XR2 = 0;XR3 = 0;XR4 = 0;XR5 = 0;XR6 = 0;XR7 = 0;XR8 = 0;XR9 = 0;XR10 = 0;XR11 = 0;XR12 = 0;XR13 = 0;XR14 = 0;XR15 = 0;XR16 = 0;XR17