計算機組成原理一

1、I/O章節(jié)1、 選擇題1、 計算機的外部設備是（D）D除了CPU和內存以外的其它設備A、 輸入/輸出設備B、外存儲器C、輸入/輸出設備D、以上均不正確2、 各種外部設備均通過（D）電路，才能連接到系統(tǒng)總線上。A、 外設 B、內存 C、中斷D、接口地址總線的作用是：CPU通過它對外設接口進行尋址，也可以通過它對內存進行尋址。數據總線的作用是：通過它進行數據傳輸，表示一種并行處理的能力?？刂瓶偩€的作用：CPU通過它傳輸各種控制信號，系統(tǒng)總線包括上述3種總線，具有相應的綜合性功能。3、 在統(tǒng)一編址的方式下，存儲單元和I/O設備是靠（A）來區(qū)分的。A、不同的地址碼 B、不同的地址線 C、不同的指令 D

2、、不同的數據線4、在獨立編址的方式下，存儲單元和I/O設備是靠（C）來區(qū)分的。A、不同的地址碼 B、不同的地址線 C、不同的指令 D、不同的數據線5、下來條件中，（A）不是發(fā)生中斷請求的條件。A、一條指令執(zhí)行結束 B、一個I/O操作結束 C、機器內部發(fā)生故障 D、一次DMA操作結束6、 隱指令是指（D）A、 操作數隱含在操作碼中的指令B、一個機器周期中完成全部操作的指令C、隱含地址碼的指令D、完成一些操作，但指令系統(tǒng)沒有的指令7、 在中斷周期，CPU主要完成以下工作（A）A、 關中斷，保護斷點，發(fā)出中斷響應信號并形成中斷服務程序人口地址B、開中斷，保護斷點，發(fā)出中斷響應信號并形成中斷服務程序人

3、口地址C、關中斷，執(zhí)行中斷服務程序D、開中斷，執(zhí)行中斷服務程序8、 中斷響應是在（C）A、 一條機器指令執(zhí)行開始 B、一條機器指令執(zhí)行中間C、一條機器指令執(zhí)行之末 D、一條機器指令執(zhí)行的任何時刻9、 在具有中斷向量表的計算機中，中斷向量地址是（C）A、 子程序入口地址B、中斷服務程序人口地址C、中斷服務程序人口地址的地址D、例行程序入口地址10、在單機中斷系統(tǒng)中，中斷服務程序的執(zhí)行順序是（A）保護現場 開中斷 關中斷 保護斷點 中斷事件處理 恢復現場中斷返回A、 B、C、D、11、 若有多個中斷同時發(fā)生，系統(tǒng)將根據中斷優(yōu)先級響應優(yōu)先級最高的中斷請求。若要調整中斷事件的處理次序，可以利用（D）A

4、、 中斷嵌套 B、中斷向量C、中斷響應D、中斷屏蔽按照是否可以被屏蔽，可將中斷分為兩大類：不可屏蔽中斷(又叫非屏蔽中斷)和可屏蔽中斷。不可屏蔽中斷源一旦提出請求，CPU必須無條件響應，而對可屏蔽中斷源的請求，CPU可以響應，也可以不響應12、 中斷服務程序的最后一條指令是（C）A、 轉移指令B、出棧指令C、中斷返回指令D、開中斷指令13、禁止中斷的功能可以由（B）來完成。A、 中斷觸發(fā)器 B、中斷允許觸發(fā)器C、中斷屏蔽觸發(fā)器D、中斷禁止觸發(fā)器14、 中斷屏蔽字的作用是（B）A、 暫停外設對主存的訪問B、暫停對某些中斷源的處理C、暫停對一切中斷的處理D、暫停CPU對主存的訪問15、 某機有4級中

5、斷，優(yōu)先級從高到低為1234。若將優(yōu)先級順序修改，修改后1級中斷的屏蔽字為1011,2級中斷的屏蔽字為1111,3級中斷的屏蔽字為0011，4級中斷的屏蔽字為0001，則修改后的優(yōu)先順序從高到低為（C）A、3214B、1342C、2134D、231416、 DMA方式中，周期竊取是竊取總線一個或者多個（A）A、 存取周期 B、指令周期C、CPU周期D、總線周期17、 DMA方式的接口電路中有程序中斷部件，其作用是（C）A、 實現數據傳送B、向CPU申請總線使用權C、向CPU提出傳輸結束D、發(fā)中斷請求18、 在DMA傳送方式中，發(fā)出DMA請求的是（A）*A、 外部設備B、DMA控制器C、CPUD

6、、主存19、 關于DMA方式說法正確的是（D）*A、 DMA方式采用軟件實現數據傳送 B、DMA方式能完全取代中斷方式C、DAM方式在傳送方式中需要CPU程序的干預D、DMA方式一般用于高速、批量數據的簡單傳送20、下列關于中斷I/O方式和DMA方式比較敘述中，錯誤的是（D）A、中斷I/O請求的是CPU處理時間，DMA方式請求的是總線使用權B、中斷響應發(fā)生在一條指令執(zhí)行結束后，DMA響應發(fā)生在一個總線事務完成后C、中斷方式下數據傳送通過軟件完成，DMA方式下數據傳送由硬件完成D、中斷方式使用所有的外部設備，DMA僅使用高速外設2、 計算題1、某磁盤存儲器轉速為3000r/min，共有4個記錄面

7、，5道/mm，每道記錄信息為12288B，最小磁道直徑為230mm，共有275道。試問1）磁盤存儲器的容量是多少？解：如果該磁盤存儲器的4個盤面都是用戶可用的，這磁盤存儲器的存儲容量=存儲面數*柱面數*每道存儲容量=4*275*12288B=13516800B=13200KB=12.89MB 如果該磁盤存儲器的4個盤面有一個是用戶不可用的則磁盤存儲器的存儲容量=3*275*12288B=10137600B=9900KB2）最高位密度和最低位密度為？解：最高溫密度是最內層磁道的位密度最高位密度=磁道容量/最內層磁道的周長=12288B/（230mm*）=12288B/(230*3.1416)=1

8、2288B/722.568=17B/mm=136bpm最低位密度是最外層磁道的位密度記錄區(qū)的外直徑=最小磁道直徑+2*磁道數/道密度=230+2*275/5=340mm最低位密度=磁道容量/最外層磁道的周長=12288B/(340mm*)=12288/(340*3.1416)=12288B/1068.144=11.5B/mm=92bpm3）磁盤數據傳輸率是多少？解：磁盤的數據傳輸率=12288B*3000/60=614400B/S=4915200bps4）平均等待時間是多少？解：平均等待時間是磁盤旋轉半圈的時間平均等待時間=（60/每分鐘轉速）*1/2=（60/3000）*1/2=0.01S=

9、10mS2、某計算機處理器主頻為50MHZ，采用定時查詢方式控制設備A的I/O，查詢程序運行一次所用的時鐘周期至少是500ns。在設備A工作期間，為保證數據不丟失，每秒需對其查詢至少200次，則CPU用于設備A的I/O時間占整個CPU時間的百分比至少是？0.20% 存儲器章節(jié)一、填空題1、對存儲器的要求是容量大、速度快、成本低，為了解決這三方面的矛盾，計算機采用多級存儲體系結構，即（高速緩沖存儲器）（主存儲器）（外存儲器）。2、一個存儲器的容量假設為M*N位，若使用A*B的芯片，（A<M,B<N），需要在字和位同時擴展，此時共需要（M*N/A*B）個存儲芯片。2、雙端口存儲器和多模

10、塊交叉存儲器屬于并行存儲器結構，其中前者采用（空間  ）并行技術，后者采用（ 時間 ）并行技術。3、反映主存速度指標的三個術語是存取時間、（ 存儲周期 ）和（ 存儲器帶寬 ）。 4、CPU訪問主存是數據存取的單位是（ KB ），訪問cache的單位（bit  ），cache和內存交換數據的單位是（ Byte ）。二、選擇題1、下列器件中存取速度最快的是（ C ）。A、高速緩存B、主存C、寄存器 D、輔存2、主存貯器和CPU之間增加cache的目的是（ A ）。A  解決CPU和主存之間的速度匹配

11、問題B  擴大主存貯器容量C  擴大CPU中通用寄存器的數量D  既擴大主存貯器容量，又擴大CPU中通用寄存器的數量3、存儲單元是指（ B ）。 A  存放1個二進制信息位的存儲元 B  存放1個機器字的所有存儲元集合 C  存放1個字節(jié)的所有存儲元集合D  存放2個字節(jié)的所有存儲元集合4、存取周期是指（ C ）。A、存儲器的寫入時間B、存儲器進行連續(xù)寫操作允許的最短間隔時間C、存儲器連續(xù)讀或者寫操作所允許的最短間隔時間5、某SRAM芯片，其容量為1M×8位，除電源和接地端外

12、，控制端有OE和R/W，該芯片的管腳引出線數目是（ B ）。A、 20    B、28    C 、30    D、32 6、某機字長32位，存儲容量64MB，若按字編址，它的尋址范圍是（ C ）。  A 8M    B 16MB    C  16M    D  8MB7、 EEPROM是指（ D ）。

13、60;   A  讀寫存儲器    B  只讀存儲器    C  閃速存儲器    D  電擦除可編程只讀存儲器8、下列說法正確的是（D）*半導體RAM信息可讀可寫，且掉電后仍能保持記憶動態(tài)RAM是易失性RAM，且靜態(tài)RAM的存儲信息是不易失的半導體RAM是易失性RAM，但只要電源不掉電，所存信息是不丟失的半導體RAM是非易失性的RAMA、和B、只有C、和 D、全錯9、半導體靜態(tài)（SRAM）的存儲原理是（A）A、依靠雙穩(wěn)態(tài)電路B、依靠定時刷新C、

14、依靠讀后再生D、信息不再變化10、下列敘述錯誤的是（ C ）A、隨機存儲器可隨時存取信息，掉電后信息丟失B、在訪問隨機存儲器時，訪問時間與物理位置無關C、主存儲器中存儲的信息是不可改變的D、隨機存儲器和只讀存儲器可以統(tǒng)一編址11、在對破壞性讀出的存儲器進行讀/寫操作時，為維持原信息不變，必須輔以的操作（A）A、 刷新B、再生C、寫保護D、主存校驗12、某機器的主存儲器共32KB，由16片16K*1(內部采用128*128存儲陣列）的DRAM芯片字和位同時擴展構成。若采用集中式刷新方式，且刷新周期為2ms，那么所有的存儲單元刷新一遍需要（A）存儲周期。A、128B、256C、1024D、1638

15、4（提示，存儲器刷新按行進行，其刷新一行所用時間為1個存儲周期，且每個芯片都是同時刷新的，128*128存儲陣列由128行128列構成，所以答案為A）113、雙端口存儲器能高速進行讀/寫，是因為采用了（C）A、 新型器件B、流水技術C、兩套相互獨立的讀寫電路D、高速芯片14、交叉存儲器實質上是一種多模塊存儲器，它用（ A ）方式執(zhí)行多個獨立的讀寫操作。A  流水    B  資源重復    C  順序    D  資源共享15、 雙端口存儲器所以能進行高速

16、讀/寫操作，是因為采用（ D ）。A  高速芯片    B  新型器件 C  流水技術    D  兩套相互獨立的讀寫電路16、如果一個存儲單元被訪問，則這個存儲單元將會很快的再次被訪問，這稱為（A） A、時間局部性B、空間局部性C、程序局部性D、數據局部性17、為了解決CPU與主存速度不匹配的問題，通常采用的方法是（B ）A、 采用速成更快的主存B、在CPU和主存之間插入少量的高速緩沖存儲器C、在CPU周期中插入等待周期D、擴大主存的容量 18、下列關于cache 的論述中，錯誤的是

17、（AD）A、 cache是介于主存和輔存之間的存儲器，用于主存和輔存之間的緩沖存儲B、如果cache不命中，則需要訪問主存，從主存取字，并將字所在的數據塊調入cacheC、cache的命中率很高，一般達到90%以上D、cache的數據必須和主存的數據時刻保持一致19、在CPU執(zhí)行一段程序的過程中，cache的存取次數為4600次，由主存完成的存取次數為400次。若cache 的存取時間為5ns，主存的存取時間為25ns，則CPU的平均訪問時間為(B )ns。(4600*5+400*25)/(4600+400) A、5.4B、6.6C、8.8D、9.220、關于cache的3種映射方式，下列敘述

18、錯誤的是（B）A、cache由全相連、直接和組相連3種基本的映射方式B、全相連映射方式，即主存單元與cache單元隨意對應，線路復雜，成本高C、組相連映射方式是直接映射和全相連映射的折中方案，有利于提高命中率D、直接映射方式是組相連映射和全相連映射的折中方案，有利于提高命中率21、cache采用組相連映射，一塊大小為128B，cache共有64塊，4塊分成一組，主存由4096塊，主存地址需要（A）位。A、19B、18C、17D、1622、容量為64塊的cache采用組相連映射方式，字塊大小為128字，每4塊一組。如果主存為4K塊，且按字編址，那么主存地址和主存標記的位數為（ D ）A、16,6

19、B、17,6C、18，8D、19,823、關于LRU算法，以下論述正確的是（A）A、 LRU算法替換哪些在cache中駐留時間最長且未被引用的塊B、LRU算法替換哪些在cache中駐留時間最短且未被引用的塊C、LRU算法替換哪些在cache中駐留時間最長且仍在引用的塊D、LRU算法替換哪些在cache中駐留時間最短且仍在引用的塊Cache的替換算法包括先進先出、隨機、LRU算法24、訪問相連存儲器時，（A）A、 根據內容不需要地址B、不根據內容，需要地址C、既要內容也要地址D、不要內容也不要地址25、相連存儲器與傳統(tǒng)存儲器的主要區(qū)別是前者按（ B ）尋址的存儲器。A、地址 B、內容

20、C、堆棧 D、地址和內容26、 常用的虛擬存儲系統(tǒng)由（ B ）兩級存儲器組成，其中輔存是大容量的磁表面存儲器。A  cache-主存    B  主存-輔存    C  cache-輔存    D  通用寄存器27、 下列關于虛擬存儲器的論述中，正確的是（A）A、 對應用程序員透明，對系統(tǒng)程序員不透明B、對應用程序員不透明，對系統(tǒng)程序員透明C、對應用程序員、系統(tǒng)程序員都不透明D、對應用程序員、系統(tǒng)程序員都透明28、29、30硬盤三、簡答題1、簡述ROM的分

21、類？只讀內存（Read-Only Memory）是一種只能讀取資料的內存。在制造過程中，將資料以一特制光罩（mask）燒錄于線路中，其資料內容在寫入后就不能更改，所以有時又稱為“光罩式只讀內存”（mask ROM）。此內存的制造成本較低，常用于電腦中的開機啟動。2、什么是刷新？DRAM為什么要刷新？刷新的幾種方法？刷新原因因電容泄漏而引起的DRAM所存信息的衰減需要及時補充，因此安排了定期刷新操作；常用的刷新方法有三種集中式、分散式、異步式。集中式：在最大刷新間隔時間內，集中安排一段時間進行刷新；分散式：在每個讀/寫周期之后插入一個刷新周期，無CPU訪存死時間；異步式：是集中式和分散式的折衷。

22、3、一個組相聯(lián)映射的Cache，有128塊，每組4塊，主存共有16384塊，每塊64個字，則主存地址共幾位，其中主存字塊標記應為幾位，組地址應為幾位，Cache地址共幾位。一個組相聯(lián)映射的Cache，有128塊，每組4塊，主存共有16384塊，每塊64個字，則主存地址共（20 ）位，其中主存字塊標記應為（ 6 ）位，組地址應為（ 2 ）位，Cache地址共（ 13 ）位。4、什么是高速緩沖存儲器？它和主存的關系是？高速緩沖存儲器主要是用來在內存和CPU之間作個數據緩沖的橋梁，因為CPU的處理速度是所有計算機硬件中最快的，內存轉換的速度跟不上CPU的處理速度，需要有個緩沖區(qū)域。四、計算題1、設存

23、儲器容量為64M字，字長為64位，模塊數m=8，分別用順序和交叉方式進行組織。存儲周期T=100ns，數據總線寬度為64位，總線傳送周期t=50ns。求：順序存儲器和交叉存儲器的帶寬各是多少？解：順序存儲器和交叉存儲器連續(xù)讀出m = 8個字的信息總量都是：q = 64位×8 = 512位順序存儲器和交叉存儲器連續(xù)讀出8個字所需的時間分別是：t1 = mT = 8×100ns = 8×10-7s t2 = T+(m-1) = 100ns+7×50ns = 450 ns = 4.5×10-7 s順序存儲器和交叉存儲器的帶寬分別是： W1=q/t1=

24、512/(8×10-7)=64×107位/s W2=q/t2=512/(4.5×10-7)=113.8×107 位/s2、CPU執(zhí)行一段程序時，cache完成存取的次數為2400次，主存完成的次數為100次，已知cache存儲周期為40ns，主存存儲周期為200ns，求cache的命中率，cache/主存系統(tǒng)的效率和平均訪問時間。解：cache的命中率：主存慢于Cache的倍率：Cache/主存系統(tǒng)的效率：平均訪問時間： 控制器一、選擇題1、RISC訪內指令中，操作數的物理位置一般安排在（ C ）。A  棧頂和次棧頂 

25、60;  B  兩個主存單元C  一個主存單元和一個通用寄存器D  兩個通用寄存器2、當前的CPU由（ B ）組成。A  控制器 B  控制器、運算器、cacheC  運算器、主存 D  控制器、ALU、主存3、  CPU中跟蹤指令后繼地址的寄存器是（ C ）。    A  地址寄存器    B  指令計數器    C  程序計數器   

26、 D  指令寄存器4、  流水CPU是由一系列叫做“段”的處理部件組成。和具備m個并行部件的CPU相比，一個m段流水CPU的吞吐能力是（ A ）。A  具備同等水平B  不具備同等水平C  小于前者   D  大于前者5、控制器的功能是（C ）A、產生時序信號 B、從主存中取出指令并完成指令操作碼譯碼C、從主存取出指令、分析指令并產生相關的操作控制信號 D6、指令周期是（C ）A、CPU執(zhí)行一條指令的時間 B、CPU從主存取出一條指令的設計C、CPU從主存取出一條指令加上執(zhí)行這條指令的時間D運算器章節(jié)一、選擇題1、

27、 某機字長32位，其中1位表示符號位。若用定點整數表示，則最小負整數為（ A ）。 A  -(231-1)    B  -(230-1)    C  -231   D  -(230+1)2、 以下有關運算器的描述，（ C ）是正確的。A、  只做加法運算 B、只做算術運算C  、算術運算與邏輯運算D、只做邏輯運算3、運算器的核心功能部件是（ B ）。A  數據總線   

28、; B  ALU    C  狀態(tài)條件寄存器    D  通用寄存器4、假設編譯器規(guī)定int 和short類型數據分別為32位和16位，如下C語言語句：unsigned short x=65530;unsigned int y=x;得到y(tǒng) 的機器數是（B）*A 0000 7FFAH B 0000 FFFAH C FFFF 7FFAHD FFFF FFFAH5、在定點二進制運算器中，減法運算一般通過（ D ）來實現。A  原碼運算的二進制減法器 B  補碼運算的二進制減法器C&

29、#160; 原碼運算的十進制加法器 D  補碼運算的二進制加法器6、用16位字長（其中一位符號位）表示定點小數時，所能表示的數值范圍是_C_。A.0N1-2-（16+1） B.0N1-2-16 C.0N1-2-（16-1） D.0N17、8位定點字長的字，采用2的補碼表示時，一個字所能表示的整數范圍是_A_。*A 128 +127 B 127 +127 C 129 +128 D -128 +1288、 請從下面浮點運算器中的描述中選出兩個描述正確的句子（ A ）。A  浮點運算器可用兩個松散連接的定點運算部件一階碼和尾數部件來實現。B  階碼部

30、件可實現加，減，乘，除四種運算。C  階碼部件只進行階碼相加，相減和比較操作。D  尾數部件只進行乘法和除法運算。9、（ D ）表示法主要用于表示浮點數中的階碼。A.原碼 B.補碼 C.反碼 D.移碼10、十進制數-0.3125的8位移碼的編碼是（C）A、D8HB、58HC、A8HD、28H11、在定點機中執(zhí)行算術運算時會產生溢出，其根本原因是（B）A、主存容量不夠B、運算結果無法表示C、操作數地址過大D、棧溢出12、當定點運算發(fā)生溢出時，應（D）A、向左規(guī)格化B、向右規(guī)格化C、舍入處理D、發(fā)出出錯信息13、若浮點數用補碼表示，則判斷運算結果是否為規(guī)格化數的方法是

31、_C_。A 階符與數符相同為規(guī)格化數B 階符與數符相異為規(guī)格化數C 數符與尾數小數點后第一位數字相異為規(guī)格化數D數符與尾數小數點后第一位數字相同為規(guī)格化數14、如果浮點數尾數用補碼表示，則判斷下列哪一項的運算結果是規(guī)格化數_C_。*A 1.11000 B 0.01110 C 1.00010 D0.0101015、在定點運算器中，無論采用雙符號位還是單符號位，必須有_C_，它一般用_來實現。 A 譯碼電路， 與非門；B 編碼電路， 或非門 ； C 溢出判斷電路 ，異或門 D 移位電路， 與或非門16、加法器采用先行進位的根本目的是（D）提高加法器的速度A、優(yōu)化加法器的結構 B、快速傳遞進位信號C

32、、增加加法器的功能D、以上都不是17、四片74181ALU和1片74182CLA器件相配合，具有如下進位傳遞功能_組內，組間均為并行進位_。BA 行波進位 B 組內先行進位，組間先行進位 ；C 組內先行進位，組間行波進位 D 組內行波進位，組間先行進位18、假設有7位信息碼0110101，則在最低位增設偶校驗位后的代碼和最低位增加奇校驗位后的代碼分別為（B）A、0001101010 01101010 B、01101010 01101011C、011101011 011101010 D、01101011 0110101119、用海明碼對長度為8位的數據進行檢/糾錯是，若能糾正一位錯，則校驗位至少

33、為（C）位。A、2B、3C、4D、520、下列數中最小的是（A）A、 B、C、D、二、填空題1、數的真值變成機器碼可采用表示法（ 原碼表示法 ），反碼表示法，（ 補碼 ）表示法，（移碼  ）表示法。2、按IEEE754標準，一個32位浮點數由符號位S（1位）、階碼E（8位）、尾數M（23位）三個域組成。其中階碼E的值等于指數的真值（ e ）加上一個固定的偏移值（127  ）。3、一個定點數由符號位和數值域兩部分組成。按小數點位置不同，定點數有（純小數  ）和（純整數  ）兩種表示方法。4、若X補=11010011，則X的十進

34、制數真值是（-45  ）。5、 浮點加、減法運算的步驟是（ 對階 ）、（尾數運算  ）、（ 規(guī)格化 ）、（ 舍入 ）、（ 判斷溢出 ）。6、移碼表示法主要用于表示浮點數的（ 階碼）。7、74181是4位的（ 串 ）行ALU芯片。三、計算題1、將十進制數20.5轉換成32位浮點數的二進制格式來存儲。首先分別將整數和分數部分轉換成二進制數：20.5937510100.10011然后移動小數點,使其在第1,2位之間10100.100111.010010011×24 e4于是得到：S0,E4127131

35、,M010010011最后得到32位浮點數的二進制存儲格式為：0100 0001 1010 0100 1100 0000 0000 0000(41A4C000)16 2、已知x=-0.0111，y=+0.1100,求：    x補，-x補，y補，-y補，x原，y原，x移，y移    x+y補,x-y補,并判斷兩次運算各自是否溢出。X原=0.0111自己解X補=0.0111Y原=-0.0100 Y補=1.1100X+Y補=X補+Y補=0.0111+1.1100=0.0011X+Y原=0.0011X+Y反=1.11003、設浮點數數的階碼

36、用5位（符號2位）補碼表示，位數用8位（符號2位）補碼表示，計算x=2*0.100101，y=2*（-0.011110）。指令流水線1、機器指令2、操作數類型和操作類型3、尋址方式 說明:有效地址的概念、數據尋址和指令尋址、常見的尋址方式4、指令格式 說明:指令的基本格式、定長操作碼指令格式、擴展操作碼指令格式。RISC 和CISC一、 選擇題 1.一條指令中包含的信息有（D）A.操作碼、控制碼; B.操作碼、向量地址; C.操作碼、信息碼。 D.操作碼、地址碼。2、指令采用不同尋址方式的目的是（ C）A、可減低編程難度B、可降低指令的譯碼難度C、縮短指令字長，擴大尋址空間，提高編程靈活性D、

37、以上均不正確3、 一地址指令中，為完成兩個數的算術運算，除地址碼指明的一個操作數外，另一個數常采用（C）。A、直接尋址 B、立即尋址C、隱含尋址D、以上都有可能4、二地址指令中，操作數的物理位置可以安排在（ C）* 兩個主存單元 兩個寄存器 一個主存單元和一個寄存器A、和B、和C、和D、和及5、四地址指令OPA1A2A3的功能為（A1）OP（A2）（A3），且A4給出下一條指令地址，假設A1、A2、A3、A4都為主存儲器地址，則完成下述指令需要訪存（C）次。A、2B、3C、4D、56、某指令系統(tǒng)有200條指令，對操作碼采用固定長度二進制編碼是，最少需要（B）位。A、4B、8C、16D、327、

38、某寄存器采用16位單字長指令，采用定長操作碼，地址碼為5位，現定義60條二地址指令，則單地址指令最多有（C）條。A、4B、32C、128D、2568、指令寄存器的位數取決于（ B ）。B,指令寄存器存放的是當前執(zhí)行的指令，其位數自然取決于指令字長 A.存儲器的容量; B.指令字長; C.機器字長; D.存儲字長。9、有效地址是指（B）A、操作數的真實地址B、指令地址碼字段給出的地址C、程序計數器D、以上均不正確10、直接尋址的無條件轉移指令的功能是將指令中的地址碼送人（ A ）A、程序計數器（PC）B、累加器（ACC）C、指令寄存器（IR）D、地址寄存器（MAR）11、操作數采用直接尋址，操作

39、數的位置（ C ）A、通用寄存器B、堆棧C、內存單元D、指令本身12、執(zhí)行操作的數據不可能來自（B）A、寄存器B、指令本身C、控制存儲器D、存儲器13、寄存器間接尋址方式中，操作數在（C）中。A、通用寄存器B、堆棧C、主存單元D、指令本身14、在指令的相對尋址方式中，其相對的基準地址是（A）A、基準寄存器B、変址寄存器C、堆棧指示器D、程序計數器15、基址尋址方式中，操作數的有效地址是（C） A、基址寄存器內容加上形式地址(位移量)B、程序計數器內容加上形式地址; C、變址寄存器內容加上形式地址D、寄存器內容加上形式地址。16、設変址寄存器為X，形式地址為D，則指令中操作數的地址為（A）A、E

40、A=(X)+DB、EA=(X)+(D)C、EA=X+DD、EA=(X)+D)17、直接、間接、立即3種尋址方式中指令的執(zhí)行速度，由快到慢的排序是（C）A、直接、間接、立即B、直接、立即、間接C、立即、直接、間接D、立即、間接、直接18、下列不同類型的指令中，執(zhí)行時間最長的是（ B ）A、RR型B、SS型C、RS型D、不能確定，需要有指令格式決定19.程序控制類指令的功能是（C ）。 A、進行主存和CPU 之間的數據傳送 B、進行CPU 和設備之間的數據傳送; C、改變程序執(zhí)行的順序D、一定是自動+1。 20.變址尋址和基址尋址的有效地址形成方式類似，但是（C）。 A.變址寄存器的內容在程序執(zhí)行

41、過程中是不可變的; B.在程序執(zhí)行過程中，變址寄存器和基址寄存器和內容都可變的; C.在程序執(zhí)行過程中，基址寄存器的內容不可變，變址寄存器中的內容可變; D.變址寄存器的內容在程序執(zhí)行過程中是可變的。20、下列關于CISC/RISC的敘述中，錯誤的是（D）A、RISC機器指令比CISC機器指令簡單B、RISC中通用寄存器比CISC多C、RISC的尋址方式比CISC少D、CISC比RISC的機器能更好的支持高級語言。21、假設相對尋址的轉移指令占兩個字節(jié)，第一個字節(jié)為操作碼，第二個字節(jié)為位移量（用補碼表示），每當CPU從存儲器取出一個字節(jié)是，即自動完成（PC）+1PC。若當前指令地址為3008H

42、，要求轉移到300FH，則該轉移指令第二個字節(jié)的內容應為（）；若當前指令地址為300FH，要求轉移到3004H，則個轉移指令第二字節(jié)的內容為（） 參看例題7.2A 05H,F2HB 07H,F3HC 05H,F3HD 07H,F2H22、RISC思想主要基于的是（C）A、假設指令的平均執(zhí)行周期B、減少指令的復雜程度C、減少硬件的復雜程度D、便于編譯器編寫23、假設編址寄存器R的內容為1000H，指令中的形式地址為2000H，地址1000H中的內容為2000H，地址2000H中的內容為3000H，地址3000H中的內容為4000H，則変址尋址方式下訪問的操作數為（D）A、1000HB、2000H

43、C、3000H D、4000H24一個二地址RS型指令的結構如下所示：6位4位1位2位16位OP通用寄存器IX偏移量D其中I為間接尋址標志位，X 為尋址模式，D為偏移量字段。通過I、X、D的組合，形成下表尋址方式。請寫出尋址方式名稱。尋址方式IX有效地址計算說明（1）000E=D（2）001E=(PC)+DPC位程序計數器（3）010E=(R2)+DR2為変址寄存器（4）111E=(R3)（5）100E=(D)（6）011E=(R1)+DR1為基址寄存器總線章節(jié)習題1、 選擇題1、 下列關于總線說法，正確的是（）A、 B、C、D、2、 總線的寬度與（B）有關。A、 控制線條數B、數據線條數C、

44、地址線條數D、以上都不對3、 地址總線主要用來傳送（C）A、 僅僅用來選擇存儲器的某一單元B、僅僅用于選擇I/O設備接口地址C、用于選擇存儲器和I/O設備接口地址D、以上都不對4、5、系統(tǒng)總線中的數據線、地址線、控制線是根據（C）來劃分的。A、 總線所處的位置B、總線的傳輸方向C、總線傳輸的內容D、總線的材料6、 某總線共有88根，包括32根數據線，20根地址線，36根控制線?？偩€的工作頻率為66MHZ，則總線的寬度是（A），傳輸速率是（）A、32b 264MB/S B、20b 254MB/S C、20b 264MB/S D、32b 254MB/S7、 總線的仲裁方式可采用兩種方式，它們分別是

45、（A）A、 集中式和分布式B、同步式和異步式 C、動態(tài)式和靜態(tài)式 D、以上都不對8、 在集中式總線控制中，響應速度最快的是（C）A、 鏈式查詢B、計數器定時查詢C、獨立請求D、分組鏈式查詢9、 在計時器定時查詢方式下，正確的描述是（A）A、 總線設備的優(yōu)先級可變B、對越靠近控制器的設備，優(yōu)先級越高C、各設備的優(yōu)先級相等D、對硬件電路故障敏感10總線的通信控制主要解決（B）問題。A、 由哪個主設備占用總線B、通信雙方如何獲知傳輸開始和結束C、通信過程中雙方如何協(xié)調配合D、B和C11、關于同步控制說法正確的是（B）A、 采用握手信號B、由統(tǒng)一時序電路控制的方式 C、允許速度差別較大的設備一起工作D

46、、B和C12、總線的異步通信方式是（C）A、 既不采用時鐘信號，也不采用握手信號B、只采用時鐘信號，不采用握手信號C、不采用時鐘信號，只采用握手信號D、既采用時鐘信號，又采用握手信號13、在各種異步通信握手方式中，速度最快的是（B）A、 半互鎖B、不互鎖C、全互鎖D、與互鎖性無關14、在手術過程中，醫(yī)生將手伸出，等護士將手術刀遞上，待醫(yī)生握緊手術刀后，護士才松手，如果將醫(yī)生和護士看做兩個通信模塊，上述動作相當于（B）A、 同步通信B、異步通信的全互鎖方式C、異步通信的半互鎖方式D、異步通信的不互鎖方式15、某機器和I/O設備采用異步串行傳送方式傳輸字符信息，字符信息格式為1位起始位，8個數據位

47、、1位校驗位和1位停止位。若要求每秒傳送640個字符，那么該設備的有效數據傳輸率應該為（D）。A、640b/sB、640B/SC、6400B/SD、6400b/S二、假設一個32位的處理器配有16位的外部數據總線，時鐘頻率為50MHZ，若總線傳輸的最短周期為4個時鐘周期，試問處理器的最大數據傳輸率為？若想提高一倍的數據傳輸率，可采用什么方式？（僅可改變一個指標） 唐朔飛各章節(jié)知識點第一章1、 馮諾依曼計算機的各個部分組成及功能1、運算器：計算機中執(zhí)行各種算術和邏輯運算操作的部件。2、控制器：由程序計數器、指令寄存器、指令譯碼器、時序產生器和操作控制器組成，它是發(fā)布命令的“決策機構”，即完成協(xié)調

48、和指揮整個計算機系統(tǒng)的操作。3、存儲器：存儲器分為內存和外存。內存是電腦的記憶部件，用于存放電腦運行中的原始數據、中間結果以及指示電腦工作的程序。內存可以分為隨機訪問存儲器和只 讀存儲器，前者允許數據的讀取與寫入，磁盤中的程序必須被調入內存后才能運行，中央處理器可直接訪問內存，與內存交換數據。4、輸入設備：輸入設備是向計算機輸入數據和信息的設備。5、輸出設備：是計算機硬件系統(tǒng)的終端設備，用于接收計算機數據的輸出顯示、打印、聲音、控制外圍設備操作等。2、 名詞 CPU 、I/O、主機、主存、PC、機器字長 、存儲容量、存儲字、存儲字長、指令字長 ACC IR MAR MDA 、MIPS 、CPI

49、 (答案在第一章和后續(xù)存儲器，控制器章節(jié)CPU：Central Processing Unit，中央處理機（器），是計算機硬件的核心部件，主要由運算器和控制器組成。 PC：Program Counter，程序計數器，其功能是存放當前欲執(zhí)行指令的地址，并可自動計數形成下一條指令地址。 IR：Instruction Register，指令寄存器，其功能是存放當前正在執(zhí)行的指令。 CU：Control Unit，控制單元（部件），為控制器的核心部件，其功能是產生微操作命令序列。 ALU：Arithmetic Logic Unit，算術邏輯運算單元，為運算器的核心部件，其功能是進行算術、邏輯運算。 A

50、CC：Accumulator，累加器，是運算器中既能存放運算前的操作數，又能存放運算結果的寄存器。 MQ：Multiplier-Quotient Register，乘商寄存器，乘法運算時存放乘數、除法時存放商的寄存器。 X：此字母沒有專指的縮寫含義，可以用作任一部件名，在此表示操作數寄存器，即運算器中工作寄存器之一，用來存放操作數； MAR：Memory Address Register，存儲器地址寄存器，在主存中用來存放欲訪問的存儲單元的地址。 MDR：Memory Data Register，存儲器數據緩沖寄存器，在主存中用來存放從某單元讀出、或要寫入某存儲單元的數據。 I/O：Input

51、/Output equipment，輸入/輸出設備，為輸入設備和輸出設備的總稱，用于計算機內部和外界信息的轉換與傳送。 MIPS：Million Instruction Per Second，每秒執(zhí)行百萬條指令數，為計算機運算速度指標的一種計量單位。 3、 計算機如何區(qū)分程序和數據？計算機區(qū)分指令和數據有以下2種方法： 1、通過不同的時間段來區(qū)分指令和數據，即在取指令階段（或取指微程序）取出的為指令，在執(zhí)行指令階段（或相應微程序）取出的即為數據。 2、通過地址來源區(qū)分，由PC提供存儲單元地址的取出的是指令，由指令地址碼部分提供存儲單元地址的取出的是操作數。 第三章1、 總線概念？總線是連接多個

52、部件的信息傳輸線，是各部件共享的傳輸介質。2、 為什么設置多總線？常用總線有，簡述三類： 數據總線，地址總線，控制總線3、系統(tǒng)總線分類和各自的功能特點數據總線，地址總線，控制總線4、 總線寬度、總線帶寬的計算、為什么總線復用總線寬度：通常是指數據總線的根數總線帶寬：總線的數據傳輸速率，即單位時間內總線上傳輸數據的位數，通常用每秒傳輸信息的字節(jié)數來衡量，單位為MBps(兆字節(jié)每秒)總線復用：一條信號線上分時傳送兩種信號。通常地址總線與數據總線在物理上是分開的兩種總線，地址總線傳輸地址碼，數據總線傳輸數據信息。為了提高總線的利用率，優(yōu)化設計，特將地址總線和數據總線共用一組物理線路，在這組物理線路上

53、分時傳輸地址信號和數據信號，即為總線的多路復用。5、 總線為什么要判優(yōu)，集中總裁的三種方式的特點和優(yōu)缺點總線判優(yōu)控制解決了多個部件同時申請總線時的使用權分配問題。常見的集中式總線控制有三種：鏈式查詢、計數器定時查詢、獨立請求； 特點：鏈式查詢方式連線簡單，易于擴充，對電路故障最敏感；計數器定時查詢方式優(yōu)先級設置較靈活，對故障不敏感，連線及控制過程較復雜；獨立請求方式速度最快，但硬件器件用量大，連線多，成本較高6、 總線分幾個階段，同步和異步特點1、申請分配階段2、 尋址階段3、 傳數階段4、 結束階段同步通信：指由統(tǒng)一時鐘控制的通信，控制方式簡單，靈活性差，當系統(tǒng)中各部 件工作速度差

54、異較大時，總線工作效率明顯下降。適合于速度差別不大的場合。 異步通信：指沒有統(tǒng)一時鐘控制的通信，部件間采用應答方式進行聯(lián)系，控制方式較同步復雜，靈活性高，當系統(tǒng)中各部件工作速度差異較大時，有利于提高總線工作效率。 7、例題3.1 3.2 和3.4第四章1、 存儲器分類和各自特點 圖4.1描述主存儲器、輔助存儲器、緩沖存儲器主存的主要特點是它可以和CPU直接交換信息。輔存是主存儲器的后援存儲器，用來存放當前暫時不用的程序和數據，它不能與CPU直接交換信息。緩存用在兩個速度不同的部件之中，起到緩沖作用。2、 存儲器分幾層，解決了什么問題，速度快慢存儲器的層次結構主要體現在緩存-主存和主存-輔存這兩

55、個存儲層次上。 緩存-主存層次在存儲系統(tǒng)中主要對CPU訪存起加速作用，即從整體運行的效果分析，CPU訪存速度加快，接近于緩存的速度，而尋址空間和位價卻接近于主存。 主存-輔存層次在存儲系統(tǒng)中主要起擴容作用，即從程序員的角度看，他所使用的存儲器其容量和位價接近于輔存，而速度接近于主存。 3、存儲容量計算 存取時間和存取周期 存儲帶寬計算4、動態(tài)RAM為什么要刷新，刷新的分類刷新原因：因電容泄漏而引起的DRAM所存信息的衰減需要及時補充，因此安排了定期刷新操作； 常用的刷新方法有三種：集中刷新、分散刷新、異步刷新。 集中刷新：在最大刷新間隔時間內，集中安排一段時間進行刷新，存在CPU訪存死時間。 分散刷新：在每個讀/寫周期之后插入一個刷新周期，無CPU訪存死時間。 異步刷新：是集中刷新和分散刷新的折衷。 7、提高訪存的措施 例題4.61、 高速元件2、 采用層次結構3、 調整主存的結構8、 什么是高速緩存，為什么設置高速緩存，解決了什么問題高速緩存就是高速緩沖存儲器。用來解決主存與CPU速度的不匹配問題。9、例題 4.7 4.8 4.910、 CACHE-主存地址映射幾種方式下主存和CACHE地址構成？幾種映射方式的優(yōu)缺點，掌握組相聯(lián)和直接映射主要有三種地址映