數(shù)電課后習(xí)題及答案

1、題 1.1 完成下面的數(shù)值轉(zhuǎn)換： ( 1)將二進(jìn)制數(shù)轉(zhuǎn)換成等效的十進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)。©( 0011101 ) 2 購(gòu)(11011.110 ) 2()2解： (0011101 ) 2 =1 X 24+ 1 X 23+ 1 X 22+ 1 X 2°=(29)10(0011101) 2 =(0 011 101) 2= (35)8(0011101) 2 =(0001 1101)2= (1D)16 (27.75)10，(33.6)8，(1B.C)16； (439)10，(667)8，(1B7)16；(2) 將十進(jìn)制數(shù)轉(zhuǎn)換成等效的二進(jìn)制數(shù)(小數(shù)點(diǎn)后取4位)、八進(jìn)制數(shù)及十六進(jìn)

2、制數(shù)。(89) 10(1800)103( 23.45 ) 10解得到：(1011001 )2, (131)8, (59)16; ) 2， (3410) 8， (708) 16 (10111.0111) 2, (27.31) 8, (17.7) 16；(3) 求岀下列各式的值。(54.2) 16?= () 10 購(gòu)(127) 8?= () 163( 3AB6 )代?= () 4解 (84.125)10；(57)16:(3222312)4；題1.2 寫(xiě)岀5位自然二進(jìn)制碼和格雷碼。題 1.3 用余 3 碼表示下列各數(shù) ( 8) 10購(gòu)(7) 103( 3) 10解( 1) 1011 ；( 2) 10

3、10；( 3) 0110題 1.4 直接寫(xiě)岀下面函數(shù)的對(duì)偶函數(shù)和反函數(shù)。解題 1.5 證明下面的恒等式相等1、(AB+C)B=AB+BC=AB ( C+C')+ ( A+A')BC=ABC +ABC'+ ABC + A'BC= ABC+ABC'+ A'BC2、AB'+B+A'B=A+B+A'B=A+B+B=A+B3 、左 =BC+AD , 對(duì)偶式為 (B+C)(A+D)=AB+AC+BD+CD右 =(A+B)(B+D) (A+C)(C+D) ,對(duì)偶式為： AB+AC+BD+CD 對(duì)偶式相等,推得左 = 右。4、 (A+C&

4、#39;)(B+D)(B+D')= (A+C')(B+BD+BD')= (A+C')B=AB+BC'題1.7 在下列各個(gè)邏輯函數(shù)中，當(dāng)變量 A、B、C為哪些取值組合時(shí)，函數(shù)Y的值為1。Y=AB+BC+A'C= AB(C+C')+BC (A+A')+A'C(B+B')=m7+m6+m1+m3使以上四個(gè)最小項(xiàng)為 1 時(shí)， Y 為 1.即： 111； 110 ； 011； 001( 2) 000,001,011,100( 3) 100,101,000,011,010,111( 4) 110,111,010題 1.8 列岀

5、下面各函數(shù)的真值表題 1.9 在舉重比賽中，有甲、乙、丙三名裁判，其中甲為主裁判，乙、丙為副裁判，當(dāng)主裁判和一名以上 (包括一名)副裁判認(rèn)為運(yùn)動(dòng)員上舉合格后，才可發(fā)岀合格信號(hào)。列岀該函數(shù)的真值表。設(shè) A 為主裁判，真值表如下表所示。題 1.10 一個(gè)對(duì) 4 邏輯變量進(jìn)行判斷的邏輯電路。當(dāng) 4 變量中有奇數(shù)個(gè) 1 岀現(xiàn)時(shí)，輸岀為 1 ；其他情況，輸岀 為 0。列岀該電路的真值表，寫(xiě)岀函數(shù)式。題 1.11 已知邏輯函數(shù)真值表如右表所示，寫(xiě)出對(duì)應(yīng)的函數(shù)表達(dá)式 將 Y 為 1 對(duì)應(yīng)的最小項(xiàng)相加，就可以得到函數(shù)式。 Y=m1+m2+m4+m5+m7=A'B'C+ A'BC'

6、;+ AB'C'+ AB'C+ ABC 同理可以得到題 1.12 的函數(shù)式： Y= A'B'C'D+A'B'CD'+A'BC'D'+A'BCD+AB'C'D'+ AB'CD+ABC'D+ABCD'題 1.13 寫(xiě)出如下圖所示的各邏輯圖對(duì)應(yīng)的邏輯函數(shù)式。 題 1.14 寫(xiě)出如下圖所示的各邏輯圖對(duì)應(yīng)的邏輯函數(shù)式。 Y1=(A+B) 'C) ' +(C'D) ' Y2=(AB')E+(B'CD)E) &

7、#39; 題 1.15 利用公式法將下列各函數(shù)化為最簡(jiǎn)與或式。(1) Y=AB'C+A'+B+C'=B'C+A'+B+C'= C+A'+B+C =1(2) Y=(A'BC) '+(AB') ' =A+B'+C'+A'+B =1(3) Y=AB'CD+ABD+AC'D =AD(B'C+B+C') =AD(4) Y=AB' (A'CD+(AD+B'C') ') '(A'+B)= AB' (A&

8、#39;CD+(AD+B'C') ') '(AB') '=0(5) Y=AC (C'D+A'B) +BC(B'+AD) '+CE) '= BC(B'+AD) (CE) '=ABCDE(6) Y=AC +AC'D+AB'E'F' +B(D+E)+BC'DE'+ BC'D'E+ABE'F= AC +AD+AB'E'F' +B(D+E)+BC' (D+E)+ABE'F=AC+AD+B(D

9、+E) +AE' (B O F)題 1.16 寫(xiě)出下圖中各邏輯圖的邏輯函數(shù)式，并化簡(jiǎn)為最簡(jiǎn)與或式。(a) Y=(AB'C) '(BC') ') '=AB'C+BC'(b) Y=(A'+B)'+(A+B')' +(B+C') ') '= (A'+B)(A+B')(B+C')=(AB+A'B') (B+C')=AB+A'B'C'(c) Y1=(AB') '(AD'C) ') &

10、#39;=AB'+ AD'CY2=(AB') '(AD'C') '(A'C'D)(ACD)'=AB'+ AD'C'+A'C'D+ACD= AB'+ AD'C'+A'C'D+ACD(d) Y1=(AB) +(A+B)C) ') '=AB+ +(A+B)C=AB+BC+ACY2=(A+B)+C=BC+AC題1.17 將下列各函數(shù)式化為最小項(xiàng)之和的形式Y(jié)=A'BC+AC+B'C=A'BC+A(B+B&#

11、39;)C+(A+A')B'C =A'BC+ABC+AB'C+ A'B'CY=AB+(BC)'(C'+D')')' =AB+B+C'+D' =B+C'+D'=E m(0,1,2,4,5,6,7,8,9,10,12,13,14,15) Y=AB'C'D+BCD+A'D=E m(1,3,5,7,9,15)Y=(A+B)(C+D)'=A O B+C O D =E m(0,1,2,3,4,7,8,11,12,13,14,15)題2-1 三極管的開(kāi)關(guān)特性

12、指的是什么？什么是三極管的開(kāi)通時(shí)間和關(guān)斷時(shí)間？若希望提高三極管的開(kāi)關(guān)速 度，應(yīng)采取哪些措施？解：三極管在快速變化的脈沖信號(hào)的作用下，其狀態(tài)在截止與飽和導(dǎo)通之間轉(zhuǎn)換，三極管輸出信號(hào)隨輸入信 號(hào)變化的動(dòng)態(tài)過(guò)程稱(chēng)開(kāi)關(guān)特性。(是三極管發(fā)射結(jié)由寬變窄及基區(qū)開(kāi)通時(shí)間是指三極管由反向截止轉(zhuǎn)為正向?qū)ㄋ钑r(shí)間，即開(kāi)啟時(shí)間建立電荷所需時(shí)間)關(guān)斷時(shí)間是指三極管由正向?qū)ㄞD(zhuǎn)為反向截止所需的時(shí)間，即關(guān)閉時(shí)間(主要是清除三極管內(nèi)存儲(chǔ)電荷的時(shí)間)三級(jí)管的開(kāi)啟時(shí)間和關(guān)閉時(shí)間總稱(chēng)為三極管的開(kāi)關(guān)時(shí)間，提高開(kāi)關(guān)速度就是減小開(kāi)關(guān)時(shí)間。因?yàn)橛械拇笮∈菦Q定三極管開(kāi)關(guān)時(shí)間的主要參數(shù)。所以為提高開(kāi)關(guān)速度通常要減輕三極管飽和深度題2-2試寫(xiě)

13、岀三極管的飽和條件,并說(shuō)明對(duì)于題圖 飽和.解：三極管的飽和判斷條件為iB I BS所以，能使未達(dá)到飽和的三極管飽和的方法： 題2-3電路如圖2-63所示，其三極管為硅管，小于何值時(shí)，三極管 T截止；大于何值時(shí)，三極管2-62的電路，下列方法中，哪些能使未達(dá)到飽和的三極管=20，試求T飽和；題2-5為什么說(shuō)TTL反相器的輸入端在以下4種接法下都屬于邏輯0?(1) 輸入端接地。(2) 輸入端接低于0.8V的電源。輸入端接同類(lèi)門(mén)的輸岀低電壓0.2V。(4)輸入端接200解：(2)因?yàn)門(mén)TL反相器VIL(max)=0.8V,相當(dāng)于輸入低電平。4)因?yàn)門(mén)TL反相器接的輸入端負(fù)載題2-6為什么說(shuō)TTL反相

14、器的輸入端在以下4種接法下都屬于邏輯1 ?(1) 輸入端懸空。(2) 輸入端接高于2V的電源。(3) 輸入端接同類(lèi)門(mén)的輸岀高電壓3.6V。(4) 輸入端接10k的電阻到地。A端接高電平的情況相同，輸(1) 如果輸入端 A懸空，由下圖 TTL反相器電路可見(jiàn)，反相器各點(diǎn)的電位將和岀也為低電平。所以說(shuō)TTL反相器的輸入端懸空相當(dāng)于接高電平。(2) 因?yàn)門(mén)TL反相器 VIH皿訊=2.0V輸入端接高于 2V的電源相當(dāng)于輸入高電平。(此時(shí)反相器輸岀低電平)電阻到地相當(dāng)于接高(4)因?yàn)門(mén)TL反相器接的輸入端負(fù)載，則TTL反相器輸岀低電平。所以輸入端接的電平。題2-7指岀圖2-65中各門(mén)電路的輸岀是什么狀態(tài)(

15、高電平、低電平或高阻態(tài))。已知這些門(mén)電路都是74系列的TTL電路。解：根據(jù)TTL反相器電路輸入端負(fù)載特性：關(guān)門(mén)電阻開(kāi)門(mén)電阻同時(shí)考慮圖中各邏輯門(mén)的功能特點(diǎn)：題2-8說(shuō)明圖2-66中各門(mén)電路的輸岀是高電平還是低電平。已知它們都是74HC系列的CMOS電路。解：根據(jù)CMOS門(mén)在輸入正常工作電壓0VDD時(shí)，輸入端的電流為“0的特點(diǎn)，則接輸入端電阻時(shí)，電阻兩端幾乎沒(méi)有壓降值。答案如下：題2-9用0C門(mén)實(shí)現(xiàn)邏輯函數(shù)Y =(AB) (BC ) D '畫(huà)岀邏輯電路圖。題2-10分析題圖2-67所示電路，求輸入 S1、S0各種取值下的輸岀 Y，填入 2.11在題圖2-68所示的TTL門(mén)電路中，要實(shí)現(xiàn)下列

16、規(guī)定的邏輯功能時(shí)，其連接有無(wú)錯(cuò)誤？如有錯(cuò)誤請(qǐng)改正。Y1=(AB)CD)'丫2 TAB)'Y3=(AB+C)(a)(b)(c)解：原圖都有錯(cuò)誤：(a) 圖的普通TTL門(mén)不可輸岀端 線與”連接，TTL門(mén)只有OC門(mén)可輸岀端線與連接；(b) 圖應(yīng)把接 VCC處改為接邏輯 “ 0；才能實(shí)現(xiàn)；(c) 圖原來(lái)不能實(shí)現(xiàn)；原圖需作如下修改：題2-15試說(shuō)明在下列情況下，用萬(wàn)用表測(cè)量圖2-71中的端得到的電壓各為多少：(1) 懸空；(2) 接低電平(0.2V )；(3) 接高電平(3.2V )；(4) 經(jīng)51電阻接地；(5) 經(jīng)10k電阻接地。圖中的與非門(mén)為 74系列的TTL電路，萬(wàn)用表使用 5V

17、量程，內(nèi)阻為20 k/V解：根據(jù)TTL門(mén)電路輸入端負(fù)載特性和(1) 懸空時(shí)：圖2-71的等效電路如圖 通，總電路等同一個(gè)反相器。萬(wàn)用表相當(dāng)一個(gè) Q )，根據(jù)反相器輸入端負(fù)載特性，則TTL與非門(mén)的邏輯功能解題。(a)所示，20k懸空的端連接的發(fā)射結(jié)不導(dǎo)通，只有 以上的大電阻接在和地之間端的發(fā)射結(jié)導(dǎo)因?yàn)?20k > (2.0k=1.4V。VB1被箝位在0.9V,此時(shí)接端的發(fā)射結(jié)也導(dǎo)通,2) 接低電平(0.2V )時(shí)：連接端的發(fā)射結(jié)導(dǎo)通,發(fā)射結(jié)壓降0.7V，因此 =0.2V。值不同)<題 2-16于多少？解：因?yàn)槿魧D2-71中的門(mén)電路改為CMOS門(mén)在輸入工作電壓(為0,則給岀的五種狀態(tài)

18、時(shí)測(cè)得的題3.1分析如圖示電路的邏輯功能。CMOS與非門(mén)，試說(shuō)明當(dāng)為題 2-15給岀的五種狀態(tài)時(shí)測(cè)得0VDD )時(shí)，輸入端電流為0,所以萬(wàn)用表的等效內(nèi)阻(20K均為0V。的各等)壓降(3)接高電平(3.2V )：情況同(1)，則=1.4V。(4)經(jīng)51 電阻接地：圖2-71的等效電路如圖(b)所示，由圖可由下式求得的電壓值：求得=0.05V,則=0.05V(5)經(jīng)10k電阻接地：則=1.4V (此時(shí)也為1.4V，只是10k電阻上和20k電阻上各自的電流ABCYY=(A ' +B' )(A+B)C)')'=AB+(A+B)C=AB+AC+BC三人表決電路。題3.2

19、 如圖所示電路中 S1S0取不同值時(shí)輸岀 Y的邏輯表達(dá)Y=(A® S1)+(B ® S1) ® S0題3.3 編碼器的邏輯功能是什么？普通編碼器和優(yōu)先編碼主要區(qū)別是什么？編碼器是將m路輸入數(shù)據(jù)按一定規(guī)律編成n位二進(jìn)制碼，。普通編碼器和優(yōu)先編碼器的主要區(qū)別是 器只能處理某一時(shí)刻只有一路有效的信號(hào)，優(yōu)先編碼器允 號(hào)同時(shí)有效，但某一時(shí)刻只能對(duì)優(yōu)先級(jí)別最高的信號(hào)編0 0 00 0 10 100 1 110 000010式。S1S010 1Y0 01 1 00 11 1 11 01 1A+B (A+B)' (AB)'AB器的普通編碼 許多路信 碼。題3.4

20、若區(qū)分30個(gè)不同的信號(hào)，應(yīng)編成幾位碼，若用74HC148構(gòu)成這樣的編碼器應(yīng)采用幾片74HC14824<30<255 位碼，4 片 74HC148。題3.5寫(xiě)出 圖示電路的輸出邏輯表達(dá)式，并分析其邏輯功能, 然后用與非門(mén)實(shí)現(xiàn)該邏輯功能。功能：三變量判奇電路。不能化簡(jiǎn)，用與非門(mén)實(shí)題3.63.73.83.9設(shè)計(jì)兩個(gè)12位二進(jìn)制數(shù)比較電路，給出 于輸岀。用74HC148設(shè)計(jì)原碼輸岀二十進(jìn)制優(yōu)用74HC139設(shè)計(jì)3線一8線譯碼器。設(shè)計(jì)兩個(gè)2位二進(jìn)制數(shù)乘法電路，要求： 設(shè)計(jì)；(2)用譯碼器設(shè)計(jì)。函數(shù)式：ABCY3 Y2 Y1 Y0D)0000 0 0 0)0010 0 0 00 0 100 0

21、 0 00 0 110 0 0 00 10 00 0 0 00 10 10 0 0 10 1100 0 100 1110 0 1110 0 00 0 0 010 0 10 0 1010 100 10 010 110 110110 00 0 0 0110 10 0 1111100 110111110 0 1Y3=A ' BY2=ACD+ABY1=A ' BC+BCD '先編碼器。D'C ' 'C+AC ' D+AB ' DY0=BD(2)用譯碼器設(shè)計(jì)(實(shí)驗(yàn))函數(shù)式：Y3=m15Y2=m10+m11+m14現(xiàn)：大于、小于和等(1 )用

22、與非門(mén)Y1= E (6,7,9,11,13,14)Y0= E (5,7, 13,15)因有4個(gè)輸入用兩片 74138構(gòu)成4-16譯碼器題3.10有一火災(zāi)報(bào)警系統(tǒng)，有3種不同類(lèi)型的火災(zāi)探測(cè)器，為防止誤報(bào)警，當(dāng)兩種或兩種以上探測(cè)器發(fā)岀火災(zāi)探測(cè)號(hào)時(shí)，電路才產(chǎn)生報(bào)警信號(hào)。用1表示有火災(zāi)，用0表示沒(méi)有火災(zāi)。設(shè)計(jì)實(shí)現(xiàn)該邏輯功能的數(shù)字電路。0 1 111 0 001 0 111 1 011 1 11Y=AB+AC+BC=(AB) ' (AC) ' (BC)')'題3.11 (1)當(dāng)時(shí)，7448的輸入為何值，數(shù)碼管顯示何字符(2) 當(dāng)只有時(shí)，7448的輸入為何值，數(shù)碼管顯示何字

23、符(3) 當(dāng) 均為1時(shí),7448的輸入為何值，數(shù)碼管顯示何字符。(1) 7448 輸入為 LT '=1，0111，顯示7”。(2) 7448 輸入為 LT '1，0000，顯示0”。(3) 7448 輸入為 LT '0，0000，顯示8”。題3.13 分析圖示電路的功能，當(dāng)輸入如圖所示時(shí)，哪一個(gè)發(fā)光二極管亮？邏輯功能是兩個(gè) 4位二進(jìn)制數(shù)相加，輸岀結(jié)果與10比較大小，D2亮題3.14 用集成3線一8線譯碼器74HC138實(shí)現(xiàn)下列一組邏輯函數(shù)，畫(huà)岀邏輯圖。寫(xiě)成最小項(xiàng)和的形式 ：題3.15 用8選1數(shù)據(jù)選擇器 74HC151實(shí)現(xiàn)， Y =AB： AC BC CD 畫(huà)岀邏輯圖，

24、74HC151功能表見(jiàn)下表。A B C DY)0? 0 ?00)0? 0 ?11)0? 1 ?01)0? 1 ?11)1? 0 ?00)1? 0? 11)1? 1 ?01)1? 1? 1110 0 0110 0 1110 1011 0 1 11110 00110 111110111111題3.16 用譯碼器74HC138設(shè)計(jì)全加器A B CIS CO)0 01 0)0 10 0)1 00 0)1 11 11 0 01 01 0 10 11 1 00 11 1 11 1S=m0+m3+m4+m7CO=m3+m5+m6+m7題3.仃 試用4片74HC138設(shè)計(jì)5線一32線譯碼器。題3.18 用集成

25、4位超前進(jìn)位加法器 74LS283設(shè)計(jì)一個(gè)兩個(gè) 4位 二進(jìn)制數(shù)的加/減運(yùn)算電路，要求控制信號(hào) M=0時(shí)做加 法運(yùn)算，M=1時(shí)做減法運(yùn)算。C-D=C+D 補(bǔ)輸血判斷電路(實(shí)驗(yàn))。邏輯圖：如果沒(méi)有特殊要求可用與或非門(mén)實(shí)現(xiàn)。用四2輸入端與非門(mén) CD4011，和非門(mén)CD4069實(shí)現(xiàn)：Y=(AC ' +BD' )' =(AC ' )' (BD')')')'實(shí)驗(yàn)二 1.用TTL與非門(mén)7420和非門(mén)7404實(shí)現(xiàn)用三個(gè)開(kāi)關(guān)控制一個(gè)燈電路 設(shè)三個(gè)開(kāi)關(guān) A,B,C都為0時(shí)，燈滅(用Y=0)表示。真值表：ABCF)0 00)0 11)1 01)

26、1 101 0 011 0 101 1 001 1 11函數(shù)式：Y=A ' B' C+A ' BC ' +AB ' C' +ABC=(A ' B' C)' (A' BC ' )' (AB ' C' )' (ABC)')'題3.佃 什么是競(jìng)爭(zhēng) 一冒險(xiǎn)，當(dāng)某一個(gè)門(mén)的兩個(gè)輸入端同時(shí)向相反方向變化時(shí)，是否一定會(huì)產(chǎn)生競(jìng)爭(zhēng) 險(xiǎn)。實(shí)際電路中，由于器件對(duì)信號(hào)的延遲作用而使電路的輸岀端有可能岀現(xiàn)與穩(wěn)態(tài)電路邏輯關(guān)系不符的尖峰脈沖 現(xiàn)象稱(chēng)為組合電路的競(jìng)爭(zhēng)一冒險(xiǎn)。不一定產(chǎn)生。題3.2

27、0消除競(jìng)爭(zhēng)一冒險(xiǎn)的方法有哪些，各有何優(yōu)點(diǎn)、缺點(diǎn)。有接入濾波電容、修改邏輯設(shè)計(jì)和引入選通脈沖3種方法。1 )接入濾波電容會(huì)使正常脈沖的上升時(shí)間和下降時(shí)間增加；(2) 修改邏輯設(shè)計(jì)局限性較大；(3) 引入選通脈沖是消除競(jìng)爭(zhēng)一冒險(xiǎn)行之有效的辦法，但要注意選通脈沖的作用時(shí)間和脈沖寬度的選擇?！绢}4.1】如圖4-34所示為由或非門(mén)構(gòu)成的基本SR觸發(fā)器及輸入信號(hào)的波形，請(qǐng)畫(huà)岀 Q和Q'端的波形。【題4.2】如圖4-35所示為由與非門(mén)構(gòu)成的基本SR觸發(fā)器及輸入信號(hào)的波形，請(qǐng)畫(huà)岀 Q和Q'端的波形?！绢}4.3】如圖4-36所示為同步SR觸發(fā)器，并給岀了 CLK和輸入信號(hào) S、R的波形，請(qǐng)畫(huà)岀

28、Q和Q'端的波 形。設(shè)觸發(fā)器初始狀態(tài)為Q=0?！绢}4.4】如圖4-37給岀了主從SR觸發(fā)器的CLK及S、R的波形，請(qǐng)畫(huà)岀 Q和Q'端的波形。設(shè)觸發(fā)器初始 狀態(tài)為Q=0。有誤見(jiàn)更正【題 4.4】如圖4-37觸發(fā)器初始狀態(tài)為【題畫(huà)出給岀了主從 SR觸發(fā)器的CLK及S、R的波形，請(qǐng)畫(huà)岀 Q和Q '端的波形。設(shè)【題態(tài)為Q=0。4.5】如圖4-38給岀了主從Q和Q '端的波形。4.6】如圖Q=0。4-39給岀了主從SR觸發(fā)器的JK觸發(fā)器的CLK、R、S及異步置1端SD的波形，異步清零端 RD ' =1請(qǐng)CLK、J、K的波形，請(qǐng)畫(huà)岀 Q和Q'端的波形。設(shè)觸發(fā)

29、器初始狀【題狀態(tài)為Q=0【題 畫(huà)出【題畫(huà)出【題4.7】如圖4-40所示為主從JK觸發(fā)器的CLK、J、K端的波形，請(qǐng)畫(huà)岀Q和Q '端的波形設(shè)觸發(fā)器初始O4.8】如圖Q和Q '端的波形。設(shè)觸發(fā)器初始狀態(tài)為4.9】如圖4-42給岀了邊沿觸發(fā)的JKQ和Q '端的波形。設(shè)觸發(fā)器初始狀態(tài)為4-41給岀了邊沿觸發(fā)的JK觸發(fā)器的邏輯符號(hào)圖(下降沿觸發(fā))Q=0。觸發(fā)器的邏輯符號(hào)圖(上升沿觸發(fā))Q=0。4.10】如圖4-43給岀了邊沿觸發(fā)的D觸發(fā)器的邏輯符號(hào)圖(上升沿觸發(fā))及CLK、J、CLK、J、K端的波形，請(qǐng)K端的波形，請(qǐng)CLK、D端的波形，請(qǐng)畫(huà)岀Q和Q '端的波形。設(shè)觸發(fā)器初

30、始狀態(tài)為Q=0CLK作用下的觸發(fā)器 Q端波形【題4.11】如圖4-44中各觸發(fā)器電路的特性方程，然后畫(huà)岀在連續(xù)時(shí)鐘信號(hào)設(shè)觸發(fā)器初始狀態(tài)為Q=0【題4.12】列岀圖4-45電路的特性方程，根據(jù)圖中給岀 A、B端波形畫(huà)岀 Q和Q'端的波形。設(shè)觸發(fā)器初始狀 態(tài)為Q=0。求解T' FF特性方程：Q*=TQ '+T'Q=(A ® B)Q' +A ® B) 'Q=A® B ® Q(上升沿動(dòng)作)【題5.14】利用3片集成十進(jìn)制計(jì)數(shù)器74160接成三十六進(jìn)制加法計(jì)數(shù)器。【題5.15】利用兩片集成 4位二進(jìn)制計(jì)數(shù)器 7416

31、1接成三十進(jìn)制加法計(jì)數(shù)器。30=1EH=0001 1110B。使用整體清零法 ：附加一個(gè)4輸入與非門(mén)，輸入連接74161(2)的Q0端和74160(1)的Q3、Q2、Q1端，其輸岀連接兩個(gè) RD'端?！绢}5.16】利用JK觸發(fā)器設(shè)計(jì)一個(gè)同步六進(jìn)制加法計(jì)數(shù)器。(1) 狀態(tài)轉(zhuǎn)換圖如下：(2) 畫(huà)次態(tài)和輸岀卡諾圖(Q；Q；Q； /C)輸出方程驅(qū)動(dòng)方程：JKFF特性方程：檢驗(yàn)自啟動(dòng)：由卡諾圖可知 110>111、111 >000，所以電路能自啟動(dòng)。(3) 繪岀電路圖【題5.17】利用D觸發(fā)器設(shè)計(jì)一個(gè)同步七進(jìn)制加法計(jì)數(shù)器。狀態(tài)方程：DFF特性方程:驅(qū)動(dòng)方程：檢驗(yàn)自啟動(dòng)：由卡諾圖可知

32、111 >000，所以電路能自啟動(dòng)。(3)繪岀電路圖(略)【題5.18】設(shè)計(jì)一個(gè)數(shù)字鐘電路，要求能用24小時(shí)制顯示時(shí)、分、秒。解：設(shè)計(jì)提示：1、分別實(shí)現(xiàn)24、60、60進(jìn)制三個(gè)計(jì)數(shù)器，用以實(shí)現(xiàn)時(shí)、分、秒三個(gè)模塊；2、利用串行進(jìn)位法將三個(gè)模塊級(jí)聯(lián)，秒模塊輸入1Hz頻率的時(shí)鐘信號(hào)；3、 每個(gè)模塊通過(guò)顯示譯碼器(如7448、7449)連接到數(shù)碼管上，進(jìn)行時(shí)間的顯示。電路圖略。題6.1 試說(shuō)明ROM和RAM的區(qū)別，它們各適用于什么場(chǎng)合？題6.2 試說(shuō)明PROM種類(lèi)，以及擦除和寫(xiě)入方法。題6.3 試說(shuō)明SRAM和DRAM存儲(chǔ)原理有何不同？題6.4 一塊ROM芯片有10條地址線，8條數(shù)據(jù)線，試計(jì)算其

33、存儲(chǔ)容量是多少？題6.5某計(jì)算機(jī)具有16位寬度的地址總線和8位寬度的數(shù)據(jù)總線，試計(jì)算其可訪問(wèn)的最大存儲(chǔ)器容量是多少？如果計(jì)算機(jī)已安裝的存儲(chǔ)器容量超過(guò)此數(shù)值，會(huì)怎樣？題6.6 試用512 X 4的RAM芯片構(gòu)成512 8的存儲(chǔ)器。題6.7 試用256 X 4的RAM芯片構(gòu)成1024 ?4的存儲(chǔ)器。需要一個(gè)怎樣規(guī)格的二進(jìn)制譯碼器？題6.8 試說(shuō)明Flash ROM有何特點(diǎn)和用途，與其他存儲(chǔ)器比較有什么不同？題6.9 試說(shuō)明CPLD和FPGA各代表什么，其可編程原理各是什么？題6.10 試用VHDL語(yǔ)言設(shè)計(jì)六進(jìn)制加法計(jì)數(shù)器。題6.1 試說(shuō)明ROM和RAM的區(qū)別，它們各適用于什么場(chǎng)合？RAM答：ROM

34、斷電后數(shù)據(jù)仍能保留，而RAM內(nèi)數(shù)據(jù)會(huì)丟失；ROM主要適合要求數(shù)據(jù)永久存儲(chǔ)的場(chǎng)合，而適合臨時(shí)存儲(chǔ)數(shù)據(jù)。題6.2 試說(shuō)明PROM種類(lèi)，以及擦除和寫(xiě)入方法。答：PROM主要包括 OTPROM、UVEPROM、EEPROM ;紫外線擦除、FN隧道穿越擦除和寫(xiě)入 （隧道注入），以及熱電子注入寫(xiě)入（雪崩注入）。題6.3 試說(shuō)明SRAM和DRAM存儲(chǔ)原理有何不同？答：SRAM利用觸發(fā)器電路存儲(chǔ)數(shù)據(jù)，能長(zhǎng)期自行存儲(chǔ)數(shù)據(jù)；而DRAM利用電容效應(yīng)存儲(chǔ)數(shù)據(jù)，由于電容的漏電特性，DRAM本身不能長(zhǎng)期保存數(shù)據(jù)，需要控制電路配合使用。題6.4 一塊ROM芯片有10條地址線，8條數(shù)據(jù)線，試計(jì)算其存儲(chǔ)容量是多少？答：210

35、8比特=8K比特=1K字節(jié)。題6.5某計(jì)算機(jī)具有16位寬度的地址總線和 8位寬度的數(shù)據(jù)總線，試計(jì)算其可訪問(wèn)的最大存儲(chǔ)器容量是多 少？如計(jì)算機(jī)已安裝存儲(chǔ)器容量超過(guò)此數(shù)值，會(huì)怎樣？答：216 8比特。如果超岀此數(shù)值，超岀部分計(jì)算機(jī)不能直接訪問(wèn)（使用）。題6.6 試用512 X 4的RAM 芯片構(gòu)成 512 8的存儲(chǔ)器。題6.7 試用256 X 4的RAM芯片構(gòu)成1024 4的存儲(chǔ)器。需要一個(gè)怎樣規(guī)格的二進(jìn)制譯碼器？需要一個(gè)2線到4線的二進(jìn)制譯碼器，輸出低電平有效。題6.8 試說(shuō)明Flash ROM有何特點(diǎn)和用途，與其他存儲(chǔ)器比較有什么不同？答：Flash ROM集成度高、成本低，適合便攜設(shè)備長(zhǎng)期存

36、儲(chǔ)數(shù)據(jù)。Flash ROM屬于ROM，斷電數(shù)據(jù)不丟失，集成度比EEPROM更高、容量更大、價(jià)格更低，擦除速度快。題6.9 試說(shuō)明CPLD和FPGA各代表什么，其可編程原理各是什么？答：CPLD是復(fù)雜可編程邏輯器件的簡(jiǎn)寫(xiě)，F(xiàn)PGA是現(xiàn)場(chǎng)可編程門(mén)陣列的簡(jiǎn)寫(xiě)；CPLD基于乘積項(xiàng)編程原理，而FPGA則是基于查找表的編程原理。題7.5 試用555定時(shí)器設(shè)計(jì)一個(gè)單穩(wěn)態(tài)觸發(fā)器，要求輸岀脈沖寬度在15s范圍內(nèi)連續(xù)可調(diào)，取定時(shí)電容C=10 卩 F tW=1 5s,題7.6用555定時(shí)器連接電路，要求輸入如圖所示，輸岀為矩形脈沖。連接電路并畫(huà)出輸出波形。題7.7用555定時(shí)器構(gòu)成的多諧振蕩器，欲改變其輸岀頻率可改

37、變哪些參數(shù)。欲改變輸岀頻率可改變R1,R2,C,VCC,VCO 。題7.8若用555定時(shí)器構(gòu)成一個(gè)電路，要求當(dāng)VCO端分別接高、低電平時(shí)，VO端接的發(fā)聲設(shè)備能連續(xù)發(fā)岀高、 低音頻率，連接電路并寫(xiě)出輸出信號(hào)周期表達(dá)式。用多諧振蕩器：輸岀頻率會(huì)隨 VCO的變化而變化。題7.9 如圖7-40所示的電路中 L1，L2，L3分別是什么電路。若R仁R2=48K Q，C=10卩F，輸岀信號(hào) VO的頻率是多少。L1為多諧振蕩器；L2為施密特觸發(fā)器；L3為單穩(wěn)態(tài)觸發(fā)器。施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器均不改變輸入信號(hào)的頻率，VO的頻率僅由L1的頻率決定。題7.10 如圖7-41所示的電路是由 555定時(shí)器構(gòu)成的開(kāi)機(jī)延

38、時(shí)電路。給定 C=25卩F，R=91k Q，VCC=12V，計(jì)算常閉開(kāi)關(guān)S斷開(kāi)后，經(jīng)過(guò)多長(zhǎng)時(shí)間跳變?yōu)楦唠娖?。可用電阻兩端電壓?jì)算時(shí)間S斷開(kāi)，電阻 R上的電壓降到 1/3Vcc也可用電容兩端電壓計(jì)算時(shí)間：兩種方法結(jié)果相同S斷開(kāi)，電阻 C上的電壓上升到 2/3Vcc(a) 用施密特觸發(fā)器。(b) 用單穩(wěn)態(tài)觸發(fā)器加反相器。(c) 輸入信號(hào)經(jīng)微分電路使其變成窄脈沖，然后用單穩(wěn)態(tài)觸發(fā)器再加反相器。題7.13圖中，在 VI輸入下用什么樣的電路可以得到VO的波形。(a) 先用施密特觸發(fā)器變成矩形脈沖，然后再用單穩(wěn)態(tài)觸發(fā)器。(b) 先將輸入信號(hào)用反相器，然后用兩級(jí)單穩(wěn)態(tài)觸發(fā)器。解：題8.2 在如圖&28所示的DAC電路中，給定，試計(jì)算：(1)輸入數(shù)字量的每一位為1時(shí)在輸岀端產(chǎn)生的電壓值。解：倒T形電阻網(wǎng)絡(luò)DAC的公式1 )-每一位的 1在輸岀端產(chǎn)生的電壓分別為25V， 1.25V， Q625V， 0.313V， ：0.156V，78.13mV，?39.06mV，：19.53mV，9.77mV，4.88mV。4.995V，0V 和 25V。題8.3 對(duì)于一個(gè) 8位DAC :(1) 若最小輸岀電壓增量為0.02V，試問(wèn)當(dāng)輸入代碼為 01001111時(shí)，輸岀電壓為多少？(2) 若其分辨率用百分?jǐn)?shù)表示，則應(yīng)是多少？解：(1)最小輸岀電壓增量對(duì)應(yīng)