計算機(jī)組成原理3-7章作業(yè)答案

1、-作者xxxx-日期xxxx計算機(jī)組成原理3-7章作業(yè)答案【精品文檔】第3章習(xí)題參考答案2、已知某64位機(jī)主存采用半導(dǎo)體存儲器，其地址碼為26位，若使用4M×8位的DRAM芯片組成該機(jī)所允許的最大主存空間，并選用內(nèi)存條結(jié)構(gòu)形式，問；(1) 若每個內(nèi)存條為16M×64位，共需幾個內(nèi)存條?(2) 每個內(nèi)存條內(nèi)共有多少DRAM芯片?(3) 主存共需多少DRAM芯片? CPU如何選擇各內(nèi)存條?解：(1) 共需內(nèi)存條(2) 每個內(nèi)存條內(nèi)共有個芯片(3) 主存共需多少個RAM芯片， 共有4個內(nèi)存條，故CPU選擇內(nèi)存條用最高兩位地址A24和A25通過2：4譯碼器實現(xiàn)；其余的24根地址線用

2、于內(nèi)存條內(nèi)部單元的選擇。3、用16K×8位的DRAM芯片構(gòu)成64K×32位存儲器，要求：(1) 畫出該存儲器的組成邏輯框圖。(2) 設(shè)存儲器讀/寫周期為S，CPU在1S內(nèi)至少要訪問一次。試問采用哪種刷新方式比較合理?兩次刷新的最大時間間隔是多少?對全部存儲單元刷新一遍所需的實際刷新時間是多少?解：(1) 用16K×8位的DRAM芯片構(gòu)成64K×32位存儲器，需要用個芯片，其中每4片為一組構(gòu)成16K×32位進(jìn)行字長位數(shù)擴(kuò)展(一組內(nèi)的4個芯片只有數(shù)據(jù)信號線不互連分別接D0D7、D8D15、D16D23和D24D31，其余同名引腳互連)，需要低14位

3、地址(A0A13)作為模塊內(nèi)各個芯片的內(nèi)部單元地址分成行、列地址兩次由A0A6引腳輸入；然后再由4組進(jìn)行存儲器容量擴(kuò)展，用高兩位地址A14、A15通過2：4譯碼器實現(xiàn)4組中選擇一組。畫出邏輯框圖如下。(2) 設(shè)刷新周期為2ms，并設(shè)16K´8位的DRAM結(jié)構(gòu)是128´128´8存儲陣列，則對所有單元全部刷新一遍需要128次(每次刷新一行，共128行)l 若采用集中式刷新，則每2ms中的最后128´ms=64ms為集中刷新時間，不能進(jìn)行正常讀寫，即存在64ms的死時間l 若采用分散式刷新，則每1ms只能訪問一次主存，而題目要求CPU在1S內(nèi)至少要訪問一次，

4、也就是說訪問主存的時間間隔越短越好，故此方法也不是最適合的l 比較適合采用異步式刷新：采用異步刷新方式，則兩次刷新操作的最大時間間隔為，可取ms；對全部存儲單元刷新一遍所需的實際刷新時間為：ms´128=1.984msmms用于刷新，其余的時間用于訪存(大部分時間中1ms可以訪問兩次內(nèi)存)。6、用32K×8位的E2PROM芯片組成128K×16位的只讀存儲器，試問：(1) 數(shù)據(jù)寄存器多少位?(2) 地址寄存器多少位?(3) 共需多少個E2PROM芯片?(4) 畫出此存儲器組成框圖。解：(1) 系統(tǒng)16位數(shù)據(jù)，所以數(shù)據(jù)寄存器16位 (2) 系統(tǒng)地址128K217，所

5、以地址寄存器17位 (3)共需，分為4組，每組2片 (4) 組成框圖如下9、CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為2420次，主存完成存取的次數(shù)為80次，已知cache存儲周期為40ns，主存存儲周期為240ns，求cache主存系統(tǒng)的效率和平均訪問時間。解：cache的命中率：主存慢于Cache的倍率：Cache/主存系統(tǒng)的效率：平均訪問時間：14、有一個處理機(jī)，內(nèi)存容量1MB，字長1B，塊大小16B，cache容量64KB，若cache采用直接映射式，請給出2個不同標(biāo)記的內(nèi)存地址，它們映射到同一個cache行。解：Cache共有，行號為12位內(nèi)存塊數(shù)：1MB/16B=216；塊號

6、為16位內(nèi)存地址長20位采用直接映射方式，所以cache的行號i與主存的塊號j之間的關(guān)系為：，m為cache的總行數(shù)20位的內(nèi)存地址格式如下：tag行號字地址4位12位4位兩個映射到同一個cache行的內(nèi)存地址滿足的條件是：12位的行號相同，而4位的標(biāo)記不同即可，例如下面的兩個內(nèi)存地址就滿足要求：0000 000000000000 0000=00000H與0001 000000000000 0000=10000H15、假設(shè)主存容量16M´32位，cache容量64K´32位，主存與cache之間以每塊4´32位大小傳送數(shù)據(jù)，請確定直接映射方式的有關(guān)參數(shù)，并畫出主存

7、地址格式。解：由已知條件可知Cache共有，行號為14位主存共有，塊地址為22位，由行號和標(biāo)記組成cache的行號i與主存的塊號j之間的關(guān)系為：，m為cache的總行數(shù)設(shè)32位為一個字，且按字進(jìn)行編址，則24位的內(nèi)存地址格式如下：tag行號字地址8位14位2位第4章習(xí)題參考答案4指令格式結(jié)構(gòu)如下所示，試分析指令格式及尋址方式特點。 15 109 87 43 0OP-源寄存器變址寄存器偏移量(16位)答：該指令格式及尋址方式特點如下：(1) 雙字長二地址指令，用于訪問存儲器。(2) 操作碼字段OP可以指定26=64種操作。(3) RS型指令，一個操作數(shù)在通用寄存器（選擇16個之一），另一個操作數(shù)

8、在主存中。有效地址可通過變址尋址求得，即有效地址等于變址寄存器（選擇16個之一）內(nèi)容加上位移量。 6一種單地址指令格式如下所示，其中為I間接特征，X為尋址模式，D為形式地址，I、X、D組成該指令的操作數(shù)有效地址E，設(shè)R為變址寄存器，R1為基值寄存器，PC為程序計數(shù)器，請在下表中第一列位置填入適當(dāng)?shù)膶ぶ贩绞矫Q。尋址方式名稱IX有效地址E000011000110110010E=DE=（PC）+DE=（R）+DE=（R1）+DE=(D)E=(R1)+D)，D=0答： 直接尋址 相對尋址 變址尋址 基址尋址 間接尋址 先基址后間接尋址第5章習(xí)題參考答案2參見圖5.15的數(shù)據(jù)通路。畫出存數(shù)指令“STO

9、 Rl，(R2)”的指令周期流程圖，其含義是將寄存器Rl的內(nèi)容傳送至(R2)為地址的主存單元中。標(biāo)出各微操作信號序列。解：STO R1, (R2)的指令流程圖及微操作信號序列如下：16判斷以下三組指令中各存在哪種類型的數(shù)據(jù)相關(guān)? (1) I1 LAD R1，A ； M(A)R1，M(A)是存儲器單元 I2 ADD R2，Rl ； (R2)+(R1)R2 (2) I1 ADD R3，R4 ； (R3)+(R4)R3 I2 MUL R4，R5 ； (R4)´(R5)R4 (3) I1 LAD R6，B ； M(B)R6，M(B)是存儲器單元I2 MUL R6，R7 ； (R6)´ (R7)R6解：(1) I1的運算結(jié)果應(yīng)該先寫入R1，然后再在I2中讀取R1的內(nèi)容作為操作數(shù)，所以是發(fā)生RAW (“寫后讀”)相關(guān)(2) WAR(3) RAW和WAW兩種相關(guān)第7章習(xí)題參考答案7 (2)最高位密度D1按最小磁道半徑