組成原理復習題目1

1、填空題：1. 計算機的硬件包括（運算器）、（存儲器）、（控制器）、適配器、輸入輸出設備。2. 按IEEE754標準，一個浮點數(shù)由（符號位S）、（階碼E）、(尾數(shù)M)三個域組成。3. 計算機采用多級存儲體系結構，即（cache）、（主存）和（外存）。4. 形成指令地址的方式，稱為（指令尋址方式）。有（順序?qū)ぶ罚┖停ㄌS尋址）兩種，由指令計數(shù)器來跟蹤。5. CPU是計算機的中央處理器部件，具有（指令控制）、（操作控制）、時間控制、（數(shù)據(jù)加工）的基本功能。6.為了解決（多個）主設備同時競爭總線（控制權）的問題，必須具有總線（仲裁部件）。7. 磁表面存儲器由于存儲容量大，（位成本低），在計算機系統(tǒng)中作

2、為（輔助）大容量存儲器使用，用以存放系統(tǒng)軟件、大型文件、數(shù)據(jù)庫等大量程序與數(shù)據(jù)信息。（2）1. 早期將（運算器）和（控制器）合在一起稱為Cpu（中央處理器）。2. 數(shù)的真值變成機器碼時有四種表示方法：原碼表示法，(反碼表示法)，(補碼表示法)，(移碼表示法)。3. Cache是一種（高速緩沖）存儲器，是為了解決CPU和主存之間（速度）不匹配而采用的一項重要的（硬件）技術4. 形成操作數(shù)地址的方式，稱為（數(shù)據(jù)尋址方式）。操作數(shù)可放在專用寄存器、（通用寄存器）、內(nèi)存和（指令）中。5. CPU中至少要有如下六類寄存器：（指令寄存器）、（程序計數(shù)器）、（地址寄存器）、數(shù)據(jù)緩沖器、通用寄存器、狀態(tài)條件寄

3、存器。6. 接口部件在它動態(tài)聯(lián)結的兩個功能部件間起著（緩沖器）和（轉(zhuǎn)換器）的作用，以便實現(xiàn)彼此之間的（信息傳送）。7. 外圍設備的功能是在計算機和（其他機器）之間，以及計算機與（用戶）之間提供聯(lián)系。（3）1. （存儲）程序并按（地址）順序執(zhí)行是馮·諾依曼型計算機的（工作原理）。2. 移碼主要用于表示浮點數(shù)的(階碼E)，以利于比較兩個指數(shù)的(大小)和(對階)操作。3. 存儲器的技術指標有（存儲容量）、（存取時間）、（存儲周期）、存儲器帶寬。4. RISC指令系統(tǒng)的最大特點是：（指令條數(shù)少）；指令長度固定，指令格式和尋址方式種類少；只有取數(shù)/存數(shù)指令訪問（存儲器），其余指令的操作均在（寄

4、存器）之間進行5. 互斥的微操作，是指不能（同時）或不能在（同一個節(jié)拍內(nèi)）并行執(zhí)行的微操作?？梢裕ň幋a）。6. 當代流行的標準總線內(nèi)部結構包含：（數(shù)據(jù)傳送總線）（由地址線、數(shù)據(jù)線、控制線組成）；（仲裁總線）；中斷和同步總線；（公用線）（電源、地線、時鐘、復位燈信號線）。7. 中斷系統(tǒng)是計算機實現(xiàn)中斷功能的（軟硬件）總稱。一般在CPU中設置中斷機構，在外設接口中設置中斷控制器，在軟件上設置相應的（中斷服務程序）。選擇題1. 下面哪一項不是馮.諾依曼型計算機的最根本特征。（ B ）。A、以運算器為中心 B、指令并行執(zhí)行 C、存儲器按地址訪問 D、數(shù)據(jù)以二進制編碼，并采用二進制運算2. 下列對高級語

5、言和低級語言的表述中，錯誤的是（A）。A、在超級計算機中，高級語言的執(zhí)行時間和低級語言的執(zhí)行時間有可能相同B、程序員采用低級語言編程時，需要具有硬件的知識C、匯編語言和機器語言都屬于低級語言D、高級語言不依賴計算機的硬件和指令系統(tǒng)3. 改善計算機性能的重要技術途徑是（D ）。A、采用馮.諾依曼體系結構 B、擴大內(nèi)存容量 C、采用并行處理技術 D、提高CPU的主頻4. 假設x為8位的定點整數(shù)（其中最高位為符號位，低7位為數(shù)據(jù)位），已知x補=0011 0010，則-x補等于（ D ）。A、0011 0010B、1011 0011 C、1100 1101 D、1100 11105. 假設x為8位的定

6、點整數(shù)（其中最高位為符號位，低7位為數(shù)據(jù)位），已知x補=0111 1111，則x的原碼等于（ A ）。A、0111 1111B、1000 0001 C、0000 0001 D、以上答案都不對6. 假定某一個實數(shù) x=-0100 0101B，在計算機內(nèi)部表示為0011 1011B，則該數(shù)所用的編碼形式為（ D ）。A、原碼 B、反碼 C、補碼 D、移碼7. 在機器數(shù)（ B ）中，0的表示形式不是唯一的。A、原碼和補碼 B、原碼和反碼 C、移碼和補碼 D、只有補碼8. 若一個寄存器的內(nèi)容為FCH，則該內(nèi)容的十進制數(shù)為（ A ）。A、-4 B、252 C、-252 D、49. 計算機系統(tǒng)中運用補碼進

7、行運算的目的是（ A ）。A、簡化運算器的設計 B、提高運算的精度C、原碼計算無法實現(xiàn)減法運算 D、硬件只能識別補碼10. 運算器可以采用多種總線結構，需要在ALU的兩個輸入端加上兩個緩沖寄存器是（ B ）。A、雙總線結構 B、單總線結構 C、三總線結構 D、以上都正確11. 若采用雙符號位，則兩個正數(shù)相加產(chǎn)生溢出時，其雙符號位為（ C ）。A、00 B、10 C、01 D、1112. 若采用雙符號位，則兩個負數(shù)相加產(chǎn)生溢出時，其雙符號位為（ B ）。A、00 B、10 C、01 D、1113. 下列描述錯誤的是（ B ）。A、隨機存儲可隨時存取信息，斷電后信息丟失B、主存儲器的信息是不可改變

8、的 C、E2PROM是可電改寫的只讀存儲器D、PROM制成后只可寫入一次。14. 下列尋址方式中，與所執(zhí)行的指令地址有關的尋址方式是（A）。A、相對尋址 B、寄存器尋址 C、立即尋址 D、直接尋址15. 下列尋址方式中，具有多重存儲器訪問的是（C）。A、相對尋址 B、寄存器尋址 C、間接尋址 D、堆棧尋址16. 下列對指令系統(tǒng)的描述中，錯誤的是（C）。A、CISC的指令系統(tǒng)一般多達二三百條 B、RISC的指令系統(tǒng)的指令條數(shù)較少 C、RISC的指令長度不固定，使用比較靈活D、RISC的指令系統(tǒng)中僅有取數(shù)和存數(shù)指令訪問存儲器，其它指令的操作都在寄存器之間進行。17. 下列對指令系統(tǒng)的描述中，正確的

9、是（C）。A、RISC的指令系統(tǒng)一般多達二三百條 B、CISC的指令系統(tǒng)的指令條數(shù)較少 C、RISC的指令長度固定D、RISC的指令系統(tǒng)中所有指令都能訪問存儲器18. CPU中的控制器的功能是（A）。A、從主存中取出指令、分析指令并產(chǎn)生有關的操作控制信號 B、完成算術邏輯運算 C、產(chǎn)生時序信號D、從主存中取出指令并完成數(shù)據(jù)基本運算19. 下列關于計算機系統(tǒng)的概念中，正確的是（ C）。A、CPU只能識別指令，無法識別總線上的數(shù)據(jù) B、運算器完成算術邏輯運算，并實現(xiàn)取指操作 C、在執(zhí)行周期中，CPU根據(jù)對指令操作碼的譯碼或測試，進行指令所要求的操作D、CPU周期是由若干個指令周期組成。20. 下列

10、關于計算機系統(tǒng)的概念中，錯誤的是（ C）。A、CPU能識別指令和數(shù)據(jù) B、運算器完成算術邏輯運算 C、在取指周期中，CPU根據(jù)對指令操作碼的譯碼或測試，進行指令所要求的操作D、指令周期是由若干個CPU周期組成。21. 對于單處理系統(tǒng)而言，內(nèi)部總線是指（ C ）。A、CPU同計算機系統(tǒng)的其它高速功能部件相連接的總線B、CPU同IO設備之間相互連接的總線C、CPU內(nèi)部連接各寄存器及運算器件之間的總線D、IO設備之間互相連接的總線22. 對于單處理系統(tǒng)而言，系統(tǒng)總線是指（ A ）。A、CPU同計算機系統(tǒng)的其它高速功能部件相連接的總線B、CPU同IO設備之間相互連接的總線C、CPU內(nèi)部連接各寄存器及運

11、算器件之間的總線D、IO設備之間互相連接的總線23. 下列對于總線的描述，正確的是（ D ）。A、CPU同其它高速功能部件相連接的總線，稱為內(nèi)部總線B、CPU同IO設備之間相互連接的總線，稱為IO總線C、CPU內(nèi)部連接各寄存器及運算器件之間的總線，稱為外部總線D、IO設備之間互相連接的總線，稱為IO總線24. 關于總線的內(nèi)部結構的描述中，錯誤的是（ C ）。A、在早期總線結構中，CPU是總線上唯一的主控者B、當代總線結構是一些標準總線，它與結構、CPU無關C、當代總結結構中，系統(tǒng)不允許存在多個處理器模塊D、當代總結結構中，總線控制器的作用是完成幾個總線請求者之間的協(xié)調(diào)與仲裁25. 按照數(shù)據(jù)傳送

12、的格式不同，總線可以分為是（ B ）。A、數(shù)字總線和模擬總線B、串行總線和并行總線C、同步總線和異步總線D、內(nèi)部總線和IO總線26. 在集中式仲裁方式中，（ A ）對硬件電路故障最敏感，如果第i個設備的接口中有關鏈的電路有故障，那么第i個以后的設備都不能工作。A、鏈式查詢方式B、計數(shù)器定時查詢方式C、獨立請求方式D、鏈式查詢方式和計數(shù)定時查詢方式27. 在集中式仲裁方式中，（ A ）優(yōu)先級是固定不變的。A、鏈式查詢方式B、計數(shù)器定時查詢方式C、獨立請求方式D、鏈式查詢方式和計數(shù)定時查詢方式28. 在集中式仲裁方式中，（ C ）的總線仲裁器中有一個排隊電路，它根據(jù)一定的優(yōu)先級次序首先響應哪個設備

13、的請求，給設備以授權信號。A、鏈式查詢方式B、計數(shù)器定時查詢方式C、獨立請求方式D、鏈式查詢方式和計數(shù)定時查詢方式29. 在集中式仲裁方式中，（ D ）的特點之一是總線上設備的優(yōu)先級次序是可以改變的。A、鏈式查詢方式B、計數(shù)器定時查詢方式C、獨立請求方式D、獨立請求方式和計數(shù)定時查詢方式判斷題：1. 模擬計算機的特點是數(shù)值用連續(xù)量來表示。（）2. 運算器是數(shù)據(jù)的加工處理部件，但不是CPU的重要組成部分。（×）3. 存取時間、存儲周期、儲存器帶寬三個概念反應了主存的速度指標。（）4. 寄存器間接尋址方式中，操作數(shù)在主存單元。（）5. 指令周期是指CPU從主存取出一條指令加上執(zhí)行一條指令

14、的時間。（）6. 在集中式總線仲裁中獨立請求方式響應時間最快。（）7. 發(fā)生中斷請求的條件是一條指令執(zhí)行結束。（）8. DMA是主存與外設之間交換數(shù)據(jù)的方式，也可用于主存與主存之間的數(shù)據(jù)交換。（×）9. ROM既可以讀也可以寫。（×）10. 邏輯非也稱求反。（）11. 運算器不是CPU的組成部分。（×）12. ALU只可以進行加減乘除等算術運算，不可以做邏輯運算。（×）13. 主存儲器簡稱外存，但它是小容量輔助存儲器。(×) 14. RISC訪內(nèi)指令中，操作數(shù)的物理位置一般安排在兩個主存單元。 （×）15. CPU中跟蹤指令后續(xù)地址的

15、寄存器是程序計數(shù)器。 （）16. 從信息流的傳輸速度來看，多總線系統(tǒng)工作效率最低。（×）17. CPU響應中斷時，暫停運行當前程序，自動轉(zhuǎn)移到中斷服務程序。（）18. 為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的辦法是采用堆棧。（）19. 馮諾依曼機工作的基本方式的特點是按地址訪問并順序執(zhí)行指令。（）20. 浮點數(shù)的取值范圍由階碼的位數(shù)決定，而精度由尾數(shù)的位數(shù)決定。（）21. Cache和虛擬存儲器的存儲管理策略都利用了程序的局部性原理。（）22. 每一個基本操作就叫做一條指令，而解算某一問題的一串指令序列，叫做該問題的計算程序，簡稱程序。（）23. 流水線中造成控制相關的原因是條件轉(zhuǎn)

16、移指令而引起。（）24. 集中式總線控制中，定時查詢方式的響應速度最快。（×）25. 在當今的計算機系統(tǒng)中，存儲器是數(shù)據(jù)傳送的中心，但訪問存儲器的請求是由CPU或I/O發(fā)出的。(×)26. DMA方式是指：由DMA控制器執(zhí)行I/O程序，以實現(xiàn)外圍設備與主存之間的數(shù)據(jù)直傳。（×）27. 單地址指令中為了完成兩個數(shù)的算術運算， 除地址碼指明的一個操作數(shù)以外，另一個數(shù)常需采用間接尋址方式。（×）計算題：1已知：x=+126，y=-120，設機器字長為8bit，    求：  x原，x反，x補；  y原，y反，y

17、補；        x補+y補=?        由求得x+y=?解：x原=01111110 ，x反=01111110， x補=01111110；（各2分） y原=11111000 ，y反=10000111 ，y補=10001000；（各2分）x補+y補=01111110+10001000=00000110（5分） x+y=+6（3分）2x=0.1101*210 y=-0.1010*211，尾數(shù)和階符都采用補碼表示，都采用雙符號位表示法。求x+y解：x浮=0010，00.11

18、01y浮=0011，11.0110（4分）階差=1111 即為-1Mx應當右移1位，x浮=0011，00.0110（1） （3分）尾數(shù)和為11.1100（1）（3分）左規(guī)11.0010（0），階碼減2為0001（3分）舍入（就近舍入）11.0010 （3分） x+y=-0.1110*201（4分）設計題1. 下圖所示為雙總線結構機器的數(shù)據(jù)通路，說明各功能部件的名稱。設數(shù)存D-Cache存儲容量為2M×64位，指存I-Cache存儲容量為1M×32位， SUBR2,R0指令完成(R0)-(R2)R0的功能操作，畫出其指令周期流程圖，假設該指令的地址已放入PC中。并在流程圖每一個CPU周期右邊列