第二次課基本邏輯關(guān)系及邏輯函數(shù)的表示方法每次2學(xué)時(shí).doc

1、邏輯函數(shù)的表示與實(shí)現(xiàn)本次重點(diǎn)內(nèi)容：1、基本邏輯關(guān)系：與，或，非2、復(fù)合邏輯關(guān)系：與非，或非、與或非等。3、五種邏輯函數(shù)的表示方法4、用與非門(mén)實(shí)現(xiàn)邏輯函數(shù)5、用或非門(mén)實(shí)現(xiàn)邏輯函數(shù)。教學(xué)過(guò)程1.1.2 基本邏輯關(guān)系及運(yùn)算1、與邏輯 決定某事件結(jié)果的所有條件都具備，事件才發(fā)生，而只要其中一個(gè)條件不具備，結(jié)果就不能發(fā)生，這種邏輯關(guān)系稱為與邏輯關(guān)系。 （1）示意圖： 開(kāi)關(guān)：“1”表示 閉合，“0” 表示斷開(kāi) 燈：“1”表示燈 亮，“0”表示 燈滅。（2）真值表： 把輸入所有可能的組合與輸出取值對(duì)應(yīng)列成下表21。aby000010100111表1.2.1 與邏輯真值表 由表21可以得出“與”邏輯關(guān)系為“有

2、0出0，全1出1”。（3）邏輯表達(dá)式： y=a·b (邏輯乘)（4）邏輯符號(hào)：2、或邏輯在a,b等多個(gè)條件中，只要具備一個(gè)條件，事件就會(huì)發(fā)生；只有所有條件均不具備時(shí)，事件才不發(fā)生，這種因果關(guān)系為或邏輯關(guān)系。（1）示意圖（2）真值表abl000011101111經(jīng)分析可以列出或邏輯真值表22如下：表1.2.2 或邏輯的真值表由上表22可以得知或邏輯功能為“有1出1，全0出0”。（3）邏輯表達(dá)式：y=a+b （邏輯加）（4）邏輯符號(hào)：3、非邏輯： 結(jié)果與條件相反（1）示意圖(2) 真值表經(jīng)分析可以列出非邏輯真值表1.2.3如下：al0110 表1.2.3 非邏輯真值表由上表可以得知非邏輯

3、功能為“是0出1，是1出0”。（3）邏輯表達(dá)式： y=（4）邏輯符號(hào)： 1.2.2幾種導(dǎo)出的邏輯運(yùn)算一、與非運(yùn)算、或非運(yùn)算、與或非運(yùn)算二、異或運(yùn)算和同或運(yùn)算3. 邏輯表達(dá)式： 1.2.3 邏輯函數(shù)的表示方法一、邏輯變量和邏輯函數(shù)： 在邏輯代數(shù)中，變量的取值只有0和1兩種可能，這里0和1不表示數(shù)量的大小，只代表兩種不同的邏輯狀態(tài)，這樣的變量稱為邏輯變量。 在邏輯表達(dá)式y(tǒng)=f(a,b,···)中,a,b稱為輸入邏輯變量，y稱為輸出邏輯變量。如果輸入邏輯變量a,b,···的取值確定之后，輸出邏輯變量y的值也被惟一地確定了，那么y是a,b,&

4、#183;··的邏輯函數(shù)，寫(xiě)為：y=f(a,b,···)二、邏輯函數(shù)的表示方法：1、真值表： 用0和1表示輸入邏輯變量各種取值的組合和對(duì)應(yīng)的輸出函數(shù)值排列成的表格，稱為真值表。n個(gè)輸入邏輯變量可有2n種取值組合，如2個(gè)輸入變量可有224種不同取值組合，3個(gè)輸入變量可有238種不同取值組合，以此類(lèi)推如：y= ab+c+abcdy000010001000101001110100001010011010111110000100101010010110110011101111101111112、邏輯函數(shù)式： 邏輯函數(shù)式是用與、或、非等基本邏輯運(yùn)算來(lái)表示

5、輸入變量和輸出函數(shù)因果關(guān)系的邏輯表達(dá)式。 與或式： y=ab+ac 或與式：y=a（b+c） 與非式：y= 或非式：y= 與或非式y(tǒng)=ab+ac 注意：各種邏輯表達(dá)式之間可以利用邏輯代數(shù)中的各個(gè)定律如反演定律、結(jié)合律、分配律、吸收律、非非律等進(jìn)行等效變換，以選用各種門(mén)電路來(lái)實(shí)現(xiàn)各個(gè)邏輯函數(shù)。3、卡諾圖： 卡諾圖又稱最小項(xiàng)方格圖。用2n個(gè)小方格表示n個(gè)變量的2n個(gè)最小項(xiàng)，并且使邏輯相鄰的最小項(xiàng)在幾何位置上也相鄰，按這樣的相鄰要求排列起來(lái)的方格圖稱為n個(gè)變量最小項(xiàng)卡諾圖。 例1：f1= b+a+ 卡諾圖如下： 例2：f2=a+cd 卡諾圖如下：4、波形圖： 對(duì)應(yīng)輸入信號(hào)狀態(tài)，畫(huà)出輸出波形，從而分析出輸入信號(hào)與輸出信號(hào)之間的對(duì)應(yīng)關(guān)系。 例1：y=ab+ac5、邏輯電路圖：（1）用基本門(mén)電路實(shí)現(xiàn)邏輯函數(shù)：y=ab+ac邏輯電路圖如下：（2）用與非門(mén)實(shí)現(xiàn)函數(shù)例：用與非門(mén)實(shí)現(xiàn)函數(shù) 邏輯電路圖如下： 用與非門(mén)實(shí)現(xiàn)函數(shù)的一般方法 將函數(shù)化為最簡(jiǎn)與或式。 對(duì)最簡(jiǎn)與或式兩次求非，變換為最簡(jiǎn)與非-與非式。（3）用或非門(mén)實(shí)現(xiàn)函數(shù)： = 邏輯電路圖如下：用或非門(mén)實(shí)現(xiàn)函數(shù)的一般方法 將函數(shù)的非函數(shù)化為最簡(jiǎn)與或式。 對(duì)最簡(jiǎn)與或式求非（用摩根定理），求得函數(shù)的最簡(jiǎn)或與式. 對(duì)最簡(jiǎn)或與式兩次求非，變換為最簡(jiǎn)或非-或非式。（4）用與-或-非門(mén)實(shí)現(xiàn)函數(shù)用與