低頻數字式相位測量儀2電子設計競賽優(yōu)秀論文

1、低頻數字式相位測量儀c11 石油大學（華東）尚海燕 曹善甫 梁鍇 摘 要 本系統(tǒng)由兩片獨立的cpu組成。用msp430實現(xiàn)基本要求中的相位、頻率、電壓測量及其數字和圖形顯示功能；用avrmega8515實現(xiàn)擴展要求中的數字式移相信號發(fā)生器及其設置頻率和相位的功能。本設計充分利用了msp430的高速硬件捕獲功能來實現(xiàn)頻率和相位的測量，并利用ad轉換器對數據進行進一步處理，在高低頻段分別采用多次測量、濾波算法、矢量分解、偏移修正等算法消除干擾提高精度，采用了大屏幕液晶顯示測量的詳細信息。利用avrmega8515配合16.384mhz的高速晶振，采用軟件ddfs實現(xiàn)雙路數字式移相信號發(fā)生器，由于使

2、用優(yōu)化算法，實現(xiàn)了高達每秒655.36k次的雙路相位計算，輸出頻率為20hz-40.48khz，可實現(xiàn)20hz的步進，系統(tǒng)硬件結構簡單，頻率、相位穩(wěn)定度高；采用數碼管顯示和按鍵設置頻率及相位差。移相網絡安題目要求由常規(guī)的模擬器件組成。本系統(tǒng)主要由相位測量、移相網絡和數字式移相信號發(fā)生器三大模塊組成。一、 方案比較與論證1 、 相位測量部分方案一：傳統(tǒng)的模擬法。該方案采用倍頻、計數、門控等電路。此方法難以實現(xiàn)大頻率范圍的相位測量，精度低、穩(wěn)定性差。方案二：采用雙通道高速a/d對輸入的信號進行采集，然后fft和基波的矢量分解的方法計算出這兩個信號的基頻和相位。該方案精度高，算法簡單，對畸變波形有一

3、定的處理能力。但要求在ad采集前作頻率測量，在信號頻率較高時，需要使用超高速ad轉換器并且需要較高的計算能力，一般需要使用dsp進行信號處理。硬件復雜，難度較高。方案三：整形鑒相法。將輸入的兩相位不同的正弦波通過比較器進行整形，變成方波。然后將兩方波進行異或比較輸出，從而得到兩輸入信號的過零時間差和兩信號的周期，通過計算獲得信號的頻率和相位。該方案較簡單，但普通單片機需要通過擴展外部電路，增強計時、計數能力才能達到滿足題目要求的精度。方案四：采用較高性能的混合信號處理器msp430，采用方案三和方案二相結合的方式對輸入信號進行處理，在高低頻段混合采用矢量分解和兩相比較器輸出方波信號跳變時間的分

4、析，準確計算出頻率和相位差。此方法由于使用了混合信號處理器msp430，集成度高，片內包含多路高速且有緩沖存儲能力的俘獲單元，可以準確記錄方波信號跳變時間，片內包括速度高達200k sps且有連續(xù)操作和緩沖存儲能力的12位adc，為擴展各項功能提供了支持。軟件部分實現(xiàn)了自動頻率測量、相位測量、信號源電壓測量、信號波形顯示，用軟件采用平均、矢量等算法進行多次復合測量消除噪聲干擾、接觸不良等引起的誤差，并能在輸入信號異常（如直流分量高、信號嚴重畸變、信號太小、輸入信號超量稱等）狀態(tài)下自動報警，給出提示。此方案硬件比方案二和方案三都簡單，而且測量精度高，功耗低，體積小。2、數字式移相信號的產生部分方

5、案一： 采用單片機的定時器產生數字信號，通過濾波或鎖相等環(huán)節(jié)輸出正弦信號。該方案對單片機要求低，但產生的信號頻率低，頻率步進大，模擬部分產生較大相移，難以保證輸出的相位精度，很難達到設計要求。方案二：采用硬件直接數字頻率合成（ddfs）技術產生數字信號。直接頻率合成方法具有頻率轉換時間短、近載頻相位噪聲性能好、精度高，產生的信號頻率范圍寬等優(yōu)點，但由于需要采用地址，相位計算，訪問存儲器操作等環(huán)節(jié)，導致直接頻率合成器結構復雜、體積龐大、成本高，功耗大。而且即使使用大規(guī)模的pld，也需要單片機來實現(xiàn)鍵盤、顯示的控制等工作。方案三：采用軟件ddfs方法產生數字信號。該方案硬件實現(xiàn)簡單，產生的信號精度

6、高，頻率范圍寬。采用高速的avr單片機，使用16.384mhz的晶體振蕩器可實現(xiàn)軟件ddfs算法，可以以655.36k的速度刷新雙d/a，可實現(xiàn)20hz的頻率步進和從20hz到40.96khz的可移相的0360度的信號輸出。完全可以滿足題目的要求。此方案由于使用了較高性能的單片機和充分優(yōu)化的軟件結構，在不降低系統(tǒng)性能的條件下，硬件簡單、成本低、功耗低、可靠性高，具有較高的實用性。3、模擬移相部分采用常見的模擬器件電阻，電位器，電容和運放的組合電路實現(xiàn)移相。直接對模擬信號進行移相，如阻容移相，變壓器移相等，早期的移相通常采用這種方式。采用這種方式制造的移相器有許多不足之處，如：輸出波形受輸入波形

7、的影響，移相操作不方便，移相角度隨所接負載和時間等因素的影響而產生漂移等。該方案由于使用模擬器件，因此精度不是很高，硬件系統(tǒng)比較復雜。此類方案形式較多，但都難以消除作為模擬系統(tǒng)的弱點，在此不作詳細討論。題目的基本要求部分既是采用此方案，我們按要求完成了這部分電路。二、 系統(tǒng)設計與計算1、數字式相位測量儀的設計總體設計:數字式相位測量儀的設計框圖如圖21所示。使用高性能單片機msp430f149為核心，前端的兩路信號分別通過跟隨器，直流耦合電路，提高了系統(tǒng)輸入阻抗。然后使用lm339比較器進行整形，輸入到單片機的捕獲端。再令引一路信號，送給單片機的內部ad轉換器。通過單片機判斷兩通道的輸入信號的

8、上升沿和下降沿，對來自ad的數據進行處理，從而計算出兩信號的相位差。 軟件實現(xiàn)流程圖:數字式相位測量儀的軟件流程圖如圖2-2所示：圖22 數字式相位測量儀的軟件流程圖器件的選擇與計算：要使lm339比較器輸出穩(wěn)定，則要求其輸入阻抗小于20k，而本題目要求系統(tǒng)輸入阻抗大于100k，因此，在輸入端我們選擇使用一片lm324作為信號的輸入緩沖，從而提高了系統(tǒng)的輸入阻抗。為了減少噪聲的影響，在輸入端我們使用200k的電阻接地。如圖23所示：圖23 緩沖電路圖lm339比較器比較容易受干擾，因此，在電源部分使用鉭電容，將未用輸入端接固定電平，以保證lm339的穩(wěn)定性。lm339的輸出為oc結構，使用時要

9、接上拉電阻和分壓電阻，使輸出電平符合單片機要求。如圖24所示：如果使用施密特觸發(fā)器可以是比較信號更穩(wěn)定。但這樣影響相位的測量，因此本方案采用直接比較法，在軟件中消除零點及噪聲的干擾。通過捕獲處理后的兩通道的方波，就可計算出頻率和相位。原理如圖25所示： 圖25 相位計算示意圖計算公式為： 根據題目要求在20khz時，應保證2度的精度?？捎嬎愠鰡纹瑱C的計時分辨精度為：hz當單片機的計時分辨精度優(yōu)于3.6mhz時，才能保證題目要求的精度。我們使用的430f149使用8mhz的晶振，足可以保證精度的要求。以上是本方案的基本原理，實際使用中采用噪聲消除和零點平移修正來減少系統(tǒng)誤差。本方案采用24位計時

10、器，可以保證在被測信號周期為2秒時不會溢出?？梢詽M足對被測信號的最低頻率要求。誤差分析：此方案中采用計時和鑒相處理。其中計時部分使用單片機系統(tǒng)時鐘。此時鐘來自于晶振，其誤差很小可以忽略。鑒相部分精度取決于從信號輸入端到單片機捕獲端通過的跟隨器、電壓比較器所產生的相位差和時間滯后。本方案使用了直流耦合，使得由跟隨器產生的相移誤差幾乎為零。而兩通道的電壓比較器的時間滯后相同，為130ns。此外，本設計中使用單片集成的運放和比較器，一致性好，不會對測量結果產生影響。由于輸入信號和運放、比較器固有特性都可能產生零點偏移，使比較器的輸出不平衡。如果單邊沿檢測，顯然影響精度。本方案使用上下邊沿都檢測，然后

11、通過計算來修正由零點漂移引起的誤差。2、數字式移相信號發(fā)生器的設計實現(xiàn)的基本原理：ddfs原理：ddfs的基本原理框圖如圖26所示。圖26 ddfs 的基本原理圖ddfs包括信號幅值計算單元、存儲正弦數據表的rom存儲器、dac和輸出濾波器組成。正弦波的信號幅值以數據表的形式存儲在rom存儲器中，由信號幅值計算單元以恒定的速度進行相位累加計算，計算出當前時刻的輸出正弦信號的相位，然后用此相位在rom種查得應送往dac的數值。通常使用的相位累加器由n位加法器與n位累加寄存器級聯(lián)構成。每來1個時鐘脈沖，加法器將頻率控制數據與累加寄存器輸出的累積相位數據相加，把相加后的結果送至累加寄存器的數據輸入端

12、。累加寄存器將加法器在上1個時鐘作用后所產生的新相位數據反饋到加法器的輸入端，以使加法器在下1個時鐘的作用下繼續(xù)與頻率控制數據相加。這樣，相位累加器在參考時鐘的作用下，進行線性相位累加，當相位累加器累積滿量時就會產生1次溢出，完成1個周期性的動作，這個周期就是dds合成信號的1個頻率周期，累加器的溢出頻率就是dds輸出的信號頻率。用相位累加器輸出的數據作為取樣地址，對正弦波波形存儲器進行相位幅值轉換，即可在給定的時間上確定輸出的波形幅值。數模轉換及低通濾波器 ：dac將數字量形式的波形幅值轉換成所要求合成頻率的模擬量形式信號，低通濾波器用于濾除不需要的取樣分量，以便輸出特定頻率段及平滑的正弦波

13、信號。按照nyquist準則，最高輸出頻率可達0.5fc。但考慮到實際低通濾波器性能的限制，實際最高輸出頻率一般取為40fc。通過對ddfs原理的分析，我們發(fā)現(xiàn)ddfs核心的是相位累加器、相位計算和rom查表算發(fā)，通過cpu和軟件完全可以完成同樣的工作，本題需要輸出移相信號，需要使用兩路同頻ddfs。經過理論計算和軟件測試，我們選用了avrmega8515單片機，使用優(yōu)化算法實現(xiàn)了圖26的算法，實現(xiàn)了高達每秒655.36k次的雙路相位計算。軟件ddfs與硬件ddfs的基本原理是相同的，同樣輸出頻率下效果完全相同。但軟件ddfs用高性能的單片機來代替過去用pld、rom和單片機才能實現(xiàn)的功能。從

14、而使得操作更靈活、硬件電路更簡單?？傮w設計： 數字式移相信號發(fā)生器的總體設計框圖如圖28所示： 圖28 數字式移相信號發(fā)生器的設計框圖器件選擇及相關的計算：題目要求頻率范圍在20hz20khz，步進20hz可得：頻控字k從最低輸出頻率到最高輸出頻率變化至少20khz/20hz=1000,因此至少使用10位計數器。從單片機的存儲能力和計算能力考慮，使用16位無符號整形表示k,使用范圍1-2048，即實際使用11位。根據要求，為了在最高頻率20khz時輸出平滑波形，使用32點輸出，因此選擇了具有665.36khz的da輸出速度的da0800器件。在此頻率下，在輸出20.48khz信號時保持32點輸

15、出，波形相當平滑。最高可以輸出40.96khz信號。在軟件ddfs計算過程中，移位和計算rom表的地址比較耗時，為了提高計算速度，使用了空間換時間的方法，在rom表中連續(xù)構造每周波2048點的正弦表3個。通過這種方法，減少了計算地址移位的時間和避免了b相相位疊加后溢出的問題。通過優(yōu)化，avr cpu可以在25機器周期內完成兩通道ddfs計算并送da輸出。因此我們選用了16.384mhz四腳晶振作為cpu時鐘，實現(xiàn)了16.384mhz/25=665.36khz的輸出頻率。軟件ddfs算法如上圖，程序如下：loop: lpm out porta,r0 add r30,r18 adc r31,r19

16、 lpm out portc,r0 nop add r28,r16 adc r29,r17 movw r30,r28 lsr r31 ror r30 lsr r31 ror r30 lsr r31 ror r30 lsr r31 ror r30 add r31,r27 rjmp loopda輸出后經放大器，即可得到平滑的波形。即，用放大器實現(xiàn)了平滑濾波的作用。經實驗發(fā)現(xiàn)其效果很好。按鍵操作：本鍵盤由設置鍵、確定鍵、上下鍵和左右鍵六個鍵組成。可以實現(xiàn)頻率和相位的參數設置。軟件流程圖： 數字式移相信號發(fā)生器的軟件實現(xiàn)流程圖如圖29所示：復位開始參數初始化修改頻率設置輸出波形調出原存儲設置存儲參數

17、左右鍵啟動鍵按鍵類型識別 上下鍵檢測按鍵修改相位設置led顯示重設參數 圖29 數字式移相信號發(fā)生器軟件流程圖3、模擬移相部分此部分我們按照題目要求設計、安裝并測試了移相網絡電路圖設計：移相網絡的實現(xiàn)電路如圖31所示（頻率在100hz時的電路圖）： 圖31 移相網絡硬件實現(xiàn)電路當頻率在100hz和10khz時，只需將電路中的r1 和r2分別同時換成16koh和 160oh的電阻。其理論仿真結果（在1khz時）如圖所示：正相移時：負相移時：理論分析與計算移相網絡中各元件參數的選擇：設電源的電壓為，則由電路圖31可得： （1） （2） （k為變阻器得分阻系數，滿足） （3） (4)由式 （1），（

18、2），（3），（4）可得： （5）由（5）式可知：u4與u的相位差為： （6） 由題目要求相移范圍在+可得： 即： (7) 由此可知，當頻率f一定時，rc的乘積為定值。例如：f=100hz時，rc=1/(2*3.1416*100)=,只要確定一個參數的值，則另一個參數也可確定。題目要求有三個頻率點，考慮在每個頻率點上，系統(tǒng)都有應有較大的電阻，再綜合考慮實際器件的數值，我們可選擇的參數如下：在頻率f=100hz時，取r1=r2=16koh,c=0.1uf;在頻率f=1khz時，取r1=r2=1.6koh,c=0.1uf;在頻率f=10khz時，取r1=r2=160h,c=0.1uf;變阻器r9是

19、用來調相位的，阻值取1koh即可。由于a端的輸出為電源電壓的同相分壓，所以其最大幅值為電源電壓的幅值。題目要求a端的輸出峰峰值最大為5v，因此，電源電壓的幅值為2.5v。由式（5）可得u4與u的幅值關系： （8）由上述結論可知，所以當k0或k1時，根式里的值最大（為0.5），由于題目要求電壓的最大峰峰值為5v，因此要求r6與r3之間必須滿足一定的關系，即： (9)由此得：r6=0.414*r3 我們取r36.7koh，則r62.8koh由題目對最小峰峰值（0.3v）的要求，我們可知電阻r4、r5，以及變阻器r7，r8應滿足： 0.3r4/（r4+r7）*5=r5/（r5+r8)*5 (10)由

20、式（10），我們可選電阻r4=r5=620oh，r7=r8=9.7koh(我們取標稱值10koh)。 由公式（9）可得，網絡的最大輸出峰峰值為： 由公式（10）可得，網絡的最小輸出峰峰值為： r5/（r5+r8）*5完全滿足題目的要求。三、 測試a) 測試儀器hewlett packaro 5460b示波器sampo cn3165頻率測量儀gw instek gfg-8215a 函數信號發(fā)生器unit ut70b萬用表 b) 測試數據1、移相網絡輸出電壓及相位測試數據頻率電壓相位差最大值相位差最小值100hz0.2v44-461.0v46-442.5v46-445.0v46-441000hz0

21、.2v44-461.0v44-462.5v44-465.0v45-4510000hz0.2v45-451.0v46-442.5v45455.0v4545幅度測量輸出鍛壓值題目要求測試結果最大電壓5.0v5.1v最小電壓0.3v0.27v由表可見，在不同頻率下電壓和相位均十分穩(wěn)定，超出題目要求。2、數字式移相信號發(fā)生器測量(測試條件 vp-p=3.0v)1 輸出頻率的測量 預值頻率實測頻率誤差（%）20hz20.00031 hz0.002100hz100.0015 hz0.002500hz500.0079 hz0.0021000hz1000.015 hz0.0025000hz5000.079 h

22、z0.00210000hz10000.15 hz0.00220000hz20000.31 hz0.00230000hz30000.45 hz0.00240000hz40000.63 hz0.002由表可見，頻率穩(wěn)定，實現(xiàn)和超出題目要求。2 相位差的測量(測試條件 vp-p=3.0v, f=1000hz) 預值相位實測相位差相對誤差（%）絕對誤差1°1.0°0020°20.1°0.50.1°90°90.1°0.220.1°100°100.1°0.200.1°150°150.1&

23、#176;0.200.1°180°180.2°0.110.2°270°270.2°0.110.2°300°300.2°0.100.2°359°359.2°0.110.2°由表可見，相位差穩(wěn)定，絕對誤差在題目要求范圍之內。3、數字相位儀數據測量數據 相位測量頻率測量測量相位值實測數據絕對誤差相對誤差（%）測量頻率值實測數據誤差（%）1°1.0°0°020 hz20.005 hz20°20.1°0.5°0.1&

24、#176;100 hz100.03 hz90°90.2°0.22°0.2°1000 hz1000.3 hz150°150.3°0.20°0.3°5000 hz5000.1 hz180°180.2°0.11°0.210000 hz10003 hz300°300.3°0.10°0.3°15000 hz15005 hz359°359.4°0.11°0.4°20000 hz20007 hz4、用數字移相信號發(fā)生器檢

25、驗相位測量儀(相位測試條件為頻率在1000hz時)電壓幅度（v p-p）相位頻率預值相位實測相位差誤差（%）預設頻率實測頻率誤差（%）0.3v1°1.1°10.020hz19.997 hz0.01575°76.0°1.3100 hz99.998 hz0.02180°181.1°0.601000 hz9999.8 hz0.02300°299.8°0.0710000 hz99999 hz0.01359°358.3°1.9020000 hz19998 hz0.011.0v1°1.1°

26、;10.020hz20.000 hz075°75.7°0.90100 hz100.02 hz0.02180°180.6°0.331000 hz1000.2 hz0.02300°300.2°0.0710000 hz10002 hz0.02359°358.5°1.3020000 hz20004 hz0.042.0v1°1.0°020hz19.998 hz0.0175°75.4°0.53100 hz100.02 hz0.02180°180.8°0.441000 hz1000.3 hz0.03300°30