第4章 組合邏輯電路 課后答案

1、第4章題4.1分析圖P4.1電路的邏輯功能，寫出輸出的邏輯函數(shù)式，列出真值表，說明電路邏輯功能的特點。圖P4.2解：（1）邏輯表達式（2）真值表ABCYABCY00011000001010110100110101111110（3）功能從真值表看出，這是一個三變量的奇偶檢測電路，當輸入變量中有偶數(shù)個1和全為0時，Y=1，否則Y=0。 題4.3 分析圖P4.3電路的邏輯功能，寫出Y1、Y2的邏輯函數(shù)式，列出真值表，指出電路完成什么邏輯功能。解解： 真值表：ABCY1 Y20000 00011 00101 00110 11001 01010 11100 11111 1 由真值表可知：電路構成全加器，

2、輸入A、B、C為加數(shù)、被加數(shù)和低位的進位，Y1為“和”，Y2為“進位”。題4.4 圖P4.4是對十進制數(shù)9求補的集成電路CC14561的邏輯圖，寫出當COMP=1、Z=0、和COMP=0、Z=0時，Y1Y4的邏輯式，列出真值表。解 （1）COMP=1、Z=0時，TG1、TG3、TG5導通，TG2、TG4、TG6關斷。， （2）COMP=0、Z=0時，Y1=A1， Y2=A2， Y3=A3， Y4=A4。、 COMP=1、Z=0時的真值表十進制數(shù)A4A3A2A1Y4Y3Y2 Y1十進制數(shù)A4 A3 A2 A1Y4 Y3 Y2 Y100 0 0 01001810000001100011000910

3、010000200100111偽碼101001113001101101011011040100010111000101501010100110101006011000111110001170111001011110010COMP=0、Z=0的真值表從略。題4.5 用與非門設計四變量的多數(shù)表決電路。當輸入變量A、B、C、D有3個或3個以上為1時輸出為1，輸入為其他狀態(tài)時輸出為0。解 題4.5的真值表如表A4.5所示，邏輯圖如圖A4.5(b)所示。由表4.5可寫輸出邏輯函數(shù)式 填卡諾圖，如圖A4.5(a)所示合并最小項，得最簡與或式 題4.6 有一水箱由大、小兩臺泵ML和MS供水，如圖P4.6所示

4、。水箱中設置了3個水位檢測元件A、B、C。水面低于檢測元件時，檢測元件給出高電平；水面高于檢測元件時，檢測元件給出低電平?，F(xiàn)要求當水位超過C點時水泵停止工作；水位低于C點而高于B點時MS單獨工作；水位低于B點而高于A點時ML單獨工作；水位低于A點時ML和MS同時工作。試用門電路設計一個控制兩臺水泵的邏輯電路，要求電路盡量簡單。 解 題4.6的真值表如表A4.6所示。表A4.6ABCMS ML0000 00011 0010× ×0110 1100× ×101× ×110× ×1111 1 真值表中的、為約束項，利用卡

5、諾圖圖A4.4(a)化簡后得到：， （MS、ML的1狀態(tài)表示工作，0狀態(tài)表示停止）。邏輯圖如圖A4.6(b)。 題4.7 設計一個代碼轉換電路，輸入為4位二進制代碼，輸出為4位循環(huán)碼?？梢圆捎酶鞣N邏輯功能的門電路來實現(xiàn)。解 題4.7的真值表如表A4.7所示。表A4.7二進制代碼循環(huán)碼二進制代碼循環(huán)碼A3A2A1A0Y3Y2Y1Y0A3A2A1A0Y3Y2Y1Y00000000010001100000100001001110100100011101011110011001010111110010001101100101001010111110110110110010111101001011101

6、0011111000由真值表得到 ， ， ， 邏輯圖如圖A4.7所示。 題4.8 試畫出用4片8線-3線優(yōu)先編碼器74LS148組成32線-5線優(yōu)先編碼器的邏輯圖。74LS148的邏輯圖見圖4.3.3。允許附加必要的門電路。解 以表示32個低電平有效的編碼輸入信號，以D4D3D2D1D0表示輸出編碼，可列出D4、D3與YEX4YEX3YEX2YEX1關系的真值表。如表A4.8所示。表A4.8工作的芯片號YEX4YEX3YEX2YEX1D4D3（4）100011（3）010010（2）001001（1）000100從真值表得到邏輯電路圖略。題4.9 某醫(yī)院有一、二、三、四號病室4間，每室設有呼叫

7、按鈕，同時在護士值班室內對應地裝有一號、二號、三號、四號4個指示燈?，F(xiàn)要求當一號病室的銨鈕按下時，無論其他病室內的按鈕是否按下，只有一號燈亮。當一號病室的按鈕沒有按下，而二號病室的按鈕按下時，無論三、四號病室的按鈕是否按下，只有二號燈亮。當一、二號病室的按鈕都未按下而三號病室的按鈕按下時，無論四號病室的銨鈕是否按下，只有三號燈亮。只有在一、二、三號病室的按鈕均未按下，而四號病室的按鈕按下時，四號燈才亮。試分別用門電路和優(yōu)先編碼器74LS148及門電路設計滿足上述控制要求的邏輯電路，給出控制四個指示燈狀態(tài)的高、低電平信號。74LS148的邏輯圖如圖P4.9所示，其功能表如表P4.9所示。 輸 入

8、輸 出1000000000×××××××× 1 1 1 1 1 1 1 1××××××× 0×××××× 0 1××××× 0 1 1×××× 0 1 1 1××× 0 1 1 1 1×× 0 1 1 1 1 1× 0 1 1 1 1 1

9、10 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0表 P4.9 74LS148的功能表解設一、二、三、四號病室分別為輸入變量，當其值為0時，表示呼叫按鈕按下，為1時表示沒有按呼叫銨鈕,將它們接到74HC148的輸入端后，便在74HC148的輸出端得到對應的輸出編碼；設一、二、三、四號病室呼叫指示燈分別為Z1、Z2、Z3、Z4，其值為1指示燈亮，否則燈不亮，列出真值表，如表A4.9示。表A4.9Z1 Z2 Z3 Z4

10、0×××1001100010××10110100110×11010010111011110001111111100000將該真值表與表P4.9對照可知，在74LS148中應接1，。則 由上式可得出用74LS148和門電路實現(xiàn)題目要求的電路如圖A4.9所示。題4.10 寫出圖P4.10中Z1、Z2、Z3的邏輯函數(shù)式，并化簡為最簡的與-或表達式。74LS42為拒偽的二-十進制譯碼器。當輸入信號A3A2A1A0為00001001這10種狀態(tài)時，輸出端從依次給出低電平，當輸入信號為偽碼時，輸出全為1。解 利用偽碼用卡諾圖化簡，得： 約束條件：

11、 題4.11 畫出用兩片4線-16線譯碼器74LS154組成5線-32線譯碼的接線圖。圖P4.11是74LS154的邏輯框圖，圖中是兩個控制端（亦稱片選端）譯碼器工作時應使同時為低電平，輸入信號A3、A2、A1、A0為00001111這16種狀態(tài)時，輸出端從依次給出低電平輸出信號。解 電路如圖A4.11所示。當A4=0時，片（1）工作，對應輸出低電平；當A4=1時，片（2）工作，對應輸出低電平。題4.12 試畫出用線-線譯碼器74LS138和門電路產生多輸出邏輯函數(shù)的邏輯圖（74LS138邏輯圖如圖P4.12所示，功能表如表P4.12所示）。 表P4.12 74LS138 功 能 表輸 入輸

12、出允 許選 擇 A2A1A0×1×××111111110××××1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110解 令A=A2，B=A1 ,C=AO。將Y1Y2Y3寫成最小項之和形式，并變換成與非-與非形式。用外加與非門實現(xiàn)之，如圖A4.12所示。題4.13 畫出用4線-16線譯碼器74LS154（參見題4.11）和門電路產生如下多輸出邏輯函

13、數(shù)的邏輯圖。 解 電路圖如圖A4.13所示。題4.14 用3線-8線譯碼器74LS138和門電路設計1位二進制全減器電路。輸入為被減數(shù)、減數(shù)和來自低位的借位；輸出為兩數(shù)之差及向高位的借位信號。解 設ai為被減數(shù)，bi為減數(shù)，ci-1為來自低位的借位，首先列出全減器真值表A4.14，然后將Di ，Ci 表達式寫成非-與非形式。最后外加與非門實現(xiàn)之。由全減器真值表知： 全減器真值表同理可知 令ai =A2，bi =A1，ci-1=A0。電路如圖A4.14所示。題4.15 試用兩片雙4選1數(shù)據(jù)選擇器74LS153和3線-8線譯碼器74LS138接成16選1數(shù)據(jù)選擇器。74LS153的邏輯圖見圖4.4

14、.24，74LS138的邏輯圖見圖4.4.22。解 見圖A4.13。題4.16 分析圖P4.16電路，寫出輸出Z的邏輯函數(shù)式，并化簡。CC4512為8選1數(shù)據(jù)選擇器，它的邏輯功能表如表P4.16所示。 表P4.16 CC4512的功能表 解 =題4.17 圖P4.17是用兩個4選1數(shù)據(jù)選擇器組成的邏輯電路，試寫出輸出Z與輸入M、N、P、Q之間的邏輯函數(shù)。已知數(shù)據(jù)選擇器的邏輯函數(shù)式為解 題4.18 試用4選1數(shù)據(jù)選擇器74LS153產生邏輯函數(shù)解 4選1數(shù)據(jù)選擇器表達式為：而所需的函數(shù)為 與4選1數(shù)據(jù)選擇器邏輯表達式比較，則令，接線圖如圖A4.18所示。題4.19 用8選1數(shù)據(jù)選擇器74HC15

15、1（參見圖4.3.24）產生邏輯函數(shù)解 令A=A2，B=A1，C=A0，D=D0D7，將Y寫成最小項之和的形式，找出與8選1數(shù)據(jù)選擇器在邏輯上的對應關系，確定D0D7所接信號。 則 如圖A4.19所示。題4.20 用8選1數(shù)據(jù)選擇器74HC151（參見圖4.3.24）產生邏輯函數(shù)解 將Y變換成最小項之和形式。 令A=A2，B=A1，C=A0， 凡Y中含有的最小項，其對應的Di接1，否則接0。如圖A4.20所示。題4.21 設計用3個開關控制一個電燈的邏輯電路，要求改變任何一個開關的狀態(tài)都控制電燈由亮變滅或由滅變亮。要求用數(shù)據(jù)選擇器來實現(xiàn)。解 以A、B、C表示三個雙位開關，并用0和1分別表示開關

16、的兩個狀態(tài)。以Y表示燈的狀態(tài)，用1表示亮，用0表示滅。設ABC=000時Y=0，從這個狀態(tài)開始，單獨改變任何一個開關的狀態(tài)Y的狀態(tài)要變化。據(jù)此列出Y與A、B、C之間邏輯關系的真值表。如表A4.21所示。表A4.21ABCYABCY00000110001110100101110010011111從真值表寫出邏輯式 取4選1數(shù)據(jù)選擇器，令A1=A，A0=B，D0=D3=C，D1=D2=，即得圖A4.21。題4.22 人的血型有A、B、AB、O四種。輸血時輸血者的血型與受血者血型必須符合圖P4.22中用箭頭指示的授受關系。試用數(shù)據(jù)選擇器設計一個邏輯電路，判斷輸血者與受血者的血型是否符合上述規(guī)定。（提

17、示：可以用兩個邏輯變量的4種取值表示輸血者的血型，用另外兩個邏輯變量的4種取值表示受血者的血型。） 解 以MN的4種狀態(tài)組合表示輸血者的4種血型，并以PQ的4種狀態(tài)組合表示受血者的4種血型，如圖A4.22(a)所示。用Z表示判斷結果，Z=0表示符合圖A4.20(a)要求，Z=1表示不符合要求。據(jù)此可列出表示Z與M、N、P、Q之間邏輯關系的真值表。從真值表寫出邏輯式為其真值表如表A4.22所示。表A4.22MNPQZMNPQZ00000100010001110011001001010000111101110100111000010101101001100111000111111110 令A2=M

18、，A1=N，A0=P，并使D0=D1=D3=D5=Q，D2=，D4=1，D6=D7=0，則得到圖A4.22(b)電路。題4.23 用8選數(shù)據(jù)選擇器74HC151（參見圖4.3.24）設計一個組合邏輯電路。該電路有3個輸入邏輯變量A、B、C和1個工作狀態(tài)控制變量M。當M=0時電路實現(xiàn)“意見一致”功能（A、B、C狀態(tài)一致時輸出為1，否則輸出為0），而M=1時電路實現(xiàn)“多數(shù)表決”功能，即輸出與A、B、C中多數(shù)的狀態(tài)一致。解 根據(jù)題意可列出真值表，如表A4.23所示。以Z表示輸出。表A4.23MABCZMABCZ000011000000010100100010010100001101011101000

19、11000010101101101100111010111111111由真值表寫出邏輯式為8選1數(shù)據(jù)選擇器的輸出邏輯式為將要求產生的函數(shù)式化為與數(shù)據(jù)選擇器輸出函數(shù)式完全對應的形式，得到用74CC151接成的電路如圖A4.23。其中A2=A，A1=B，A0=C，D0=，D1=D2=D4=0，D3=D5=D6=M，D7=1。題4.24 用8選1數(shù)據(jù)選擇器設計一個函數(shù)發(fā)生器電路，它的功能表如表P4.24所示。解 由功能表寫出邏輯式 8選1數(shù)據(jù)選擇器的輸出邏輯式為將要求產生的函數(shù)式化為與數(shù)據(jù)選擇器輸出函數(shù)式完全對應的形式，得到令A2=S1，A1=S0，A0=A，D0=D7=0，D1=D2=D4=B，D

20、3=D6=1，D5=，即得到圖A4.24電路。 題4.25 試用4位并進行加法器74LS283設計一個加/減運算電器。當控制信號M=0時它將兩個輸入的4位二進制數(shù)相加，而M=1時它將兩個輸入的4位二進制數(shù)相減。允許附加必要的電路。解 被加數(shù)用A表示，從74LS283的端接入；加數(shù)用C表示，從74LS283的端接入。 電路如圖A4.25。M=0時，,即S3S2S1S0=A3A2A1A0+C3C2C1C0，此時令即可M=1時，,即S3S2S1S0= A3A2A1A0C3C2C1C0 = A3A2A1A0+C3C2C1C0補此時令即可。為此，將74LS283的進位輸入端CI接控制信號M，加數(shù)的輸入端

21、接一異或門，所接電路圖如圖JT4-240所示。題4.26 能否用一片4位并行加法器74LS283將余3代碼轉換成8421的二十進制代碼？如果可能，應當如何連線？解 由第一章的表1.5.1可知，從余3碼中減去3（0011）即可能得到8421碼。 設相加（減）的兩個數(shù)均為正整數(shù)；被加數(shù)為，從74LS283的端接入；加數(shù)為，從74LS283的端接入；相加時，應使A和C直接相加；相減時，應使A和C的補碼相加。本題，=余3碼，=0011，要利用74LS283實現(xiàn)，實現(xiàn)原理如下： 于是得到圖A4.26電路。題4.27 試利用兩片4位二制并行加法器74LS283和必要的門電路組成1位二十進制加法器電路。（提

22、示：根據(jù)BCD碼中8421碼的加法運算規(guī)則，當兩數(shù)之和小于、等于9（1001）時，相加的結果和按二進制數(shù)相加所得到的結果一樣。當兩數(shù)之和大于9（即等于10101111）時，則應在按二進制數(shù)相加的結果上加6（0110），這樣就可能給出進位信號，同時得到一個小于9的和。）解 當兩個8421BCD碼相加時，每個數(shù)都不會大于9（1001），考慮低位的進位，最大的和為9+9+1=19。當用4位二進制加法器74283完成這個加法運算時，加法器輸出的是4位二進制數(shù)表示的和，而不是BCD碼表示的和。因此，必須將4位二進制數(shù)表示的和轉換成8421BCD碼。 （1）和數(shù)一覽表如表A4.27(a)所示 將019的二進制數(shù)和與用8421BCD碼表示的和進行比較發(fā)現(xiàn)，當和數(shù)1001(9)時，二進制碼與8421BCD碼相同；當數(shù)1001時，只要在二進制和上加0110(6)就可以把二進制和轉換為8421BCD碼的和，同時產生進位輸出。這一轉換可以由一個修正電路來完成。 （2）修正電路的設計設計修正電路，先列設計一覽表，見表JT4-25(b).由表A4-27(b)可寫出修正函數(shù)用卡諾圖化簡修正函數(shù)，化簡過程如圖A4.27(c)所示，結果得B2=B1=CO1+A3A1+A3A2 從表A4.27(b)還可看出，兩個8421BCD碼相加時的進位CO等于A2或A1。根據(jù)式A4.27b和上述分