電子技術習題解答.第8章.觸發(fā)器和時序邏輯電路及其應用習題解答

1、第8章 觸發(fā)器和時序邏輯電路及其應用習題解答 8.1 已知基本rs觸發(fā)器的兩輸入端和的波形如圖8-33所示，試畫出當基本rs觸發(fā)器初始狀態(tài)分別為0和1兩種情況下，輸出端的波形圖。圖8-33 習題8.1圖解：根據(jù)基本rs觸發(fā)器的真值表可得：初始狀態(tài)為0和1兩種情況下，的輸出波形分別如下圖所示：習題8.1輸出端的波形圖8.2 已知同步rs觸發(fā)器的初態(tài)為0，當s、r和cp的波形如圖8-34所示時，試畫出輸出端的波形圖。圖8-34 題8.2圖解：根據(jù)同步rs觸發(fā)器的真值表可得：初始狀態(tài)為0時，的輸出波形分別如下圖所示：習題8.2輸出端的波形圖8.3 已知主從jk觸發(fā)器的輸入端cp、j和k的波形如圖8-

2、35所示，試畫出觸發(fā)器初始狀態(tài)分別為0時，輸出端的波形圖。圖8-35 習題8.3圖解：根據(jù)主從jk觸發(fā)器的真值表可得：初始狀態(tài)為0情況下，的輸出波形分別如下圖所示：習題8.3輸出端的波形圖8.4 已知各觸發(fā)器和它的輸入脈沖cp的波形如圖8-36所示，當各觸發(fā)器初始狀態(tài)均為1時，試畫出各觸發(fā)器輸出端和端的波形。圖8-36 習題8.4圖解：根據(jù)邏輯圖及觸發(fā)器的真值表或特性方程，且將驅動方程代入特性方程可得狀態(tài)方程。即：（a）jk1；n1，上升沿觸發(fā)（）jk1；n1， 下降沿觸發(fā)（）k0，j1；n1jn1，上升沿觸發(fā)（）k1，j；n1jn·n，上升沿觸發(fā)（）kn，j；n1jn，上升沿觸發(fā)（

3、）kn，j；n1jn，下降沿觸發(fā)，再根據(jù)邊沿觸發(fā)器的觸發(fā)翻轉時刻，可得當初始狀態(tài)為1時，各個電路輸出端的波形分別如圖（a）、（b）、（c）、（d）、（e）和（f）所示，其中具有計數(shù)功能的是：（a）、（b）、（d）、（e ）和（f）。各個電路輸出端的波形與相應的輸出端的波形相反。習題8.4各個電路輸出端的波形圖8.5 已知如圖8-37所示的主從jk觸發(fā)器和它的輸入端cp的波形圖，當各觸發(fā)器的初始狀態(tài)均為1時，試畫出輸出端1和2的波形圖?若時鐘脈沖c 的頻率為200hz，試問輸出端1和2波形的頻率各為多少？圖8-37 習題8.5圖解：根據(jù)邏輯圖可得驅動方程，即：j1k11；j2k21。根據(jù)jk觸發(fā)

4、器的翻轉條件、驅動方程和真值表，可直接畫出當初始狀態(tài)為1時，1和2的輸出波形分別如圖所示。從波形圖可看出，1的周期為c的兩倍，2的周期為1的兩倍，若c的頻率為200hz，則1的頻率為100hz，2的頻率為50hz。習題8.5電路輸出端1和2的波形圖8.6 邏輯電路圖如圖8-38（a）所示，輸入信號cp、a和b的波形圖如圖8-38（b）所示的，設觸發(fā)器的初始狀態(tài)為0。試寫出它的特性方程，并畫出輸出q端的波形。 （a） （b） 圖8-38 習題8.6圖解：根據(jù)邏輯圖可得驅動方程，即：jkab。特性方程為：n+1jn。當初始狀態(tài)為0時，的輸出波形如圖所示。 習題8.6電路輸出端的波形圖8.7 已知維

5、持阻塞d觸發(fā)器波形的輸入cp和d的波形圖如圖8-39所示，設觸發(fā)器的初始狀態(tài)為0。試畫出輸出端和的波形。圖8-39 習題8.7圖解：根據(jù)d觸發(fā)器的翻轉條件和真值表，可直接畫出當初始狀態(tài)為0時，輸出端和的波形分別如圖所示。習題8.7電路輸出端和的波形圖8.8 如圖8-40（a）所示，f1是d觸發(fā)器，f2是jk觸發(fā)器，cp和a的波形如圖8-40（b）所示，設各觸發(fā)器的初始狀態(tài)為0。試畫出輸出端1和2的波形。 （a） （b） 圖8-40 習題8.8圖 解：根據(jù)邏輯圖可得驅動方程，即：da；jk1。根據(jù)d、jk觸發(fā)器的翻轉條件、驅動方程和真值表，可直接畫出當初始狀態(tài)為0時，1和2的輸出波形分別如圖所示

6、。習題8.8電路輸出端1和2的波形圖8.9 分析如圖8-41所示電路的邏輯功能，設各觸發(fā)器的初始狀態(tài)為0。寫出電路的輸出方程方程和畫出時序圖。圖8-41 習題8.9圖解：（1）根據(jù)邏輯圖列寫輸出方程：co根據(jù)邏輯圖列寫各個觸發(fā)器的驅動方程：j0k01；j1、k1；j2 、k2。將驅動方程代入特性方程可得狀態(tài)方程：，（2）將所有初態(tài)的組合代入狀態(tài)方程進行狀態(tài)計算，并編制狀態(tài)轉換表如表所示。（3）：由狀態(tài)轉換表可直接畫出時序圖如圖所示。從上述分析可知，其邏輯功能為同步五進制加法計數(shù)器。 習題8.9的狀態(tài)轉換表 習題8.9的時序圖8.10 分析如圖8-42所示電路的邏輯功能，設各觸發(fā)器的初始狀態(tài)為0

7、。畫出時序圖。圖8-42 習題8.10圖解：（1）從邏輯圖列各個觸發(fā)器驅動方程：d0；d1；d201。（2）根據(jù)d觸發(fā)器的翻轉條件、驅動方程和真值表，可直接畫出時序圖如圖所示，由時序圖可編制狀態(tài)轉換表如表所示。從上述分析可知，其邏輯功能為異步五進制加法計數(shù)器。 習題8.10的時序圖 習題8.10的狀態(tài)轉換表8.11 分析如圖8-43所示電路的邏輯功能，設各觸發(fā)器的初始狀態(tài)為0。寫出電路的輸出方程和畫出時序圖。圖8-43 題8.11圖解：（1）根據(jù)邏輯圖列寫各個觸發(fā)器的驅動方程：j0、k01；j1k11；j2 、k21。將驅動方程代入特性方程可得狀態(tài)方程：，（2）將所有初態(tài)的組合代入狀態(tài)方程可直

8、接畫出時序圖如圖所示。從上述分析可知，其邏輯功能為異步八進制加法計數(shù)器。習題8.11的時序圖8.12 試用邊沿jk觸發(fā)器設計一個同步五進制加法計數(shù)器。解：習題8.9的邏輯圖即為同步五進制加法計數(shù)器。8.13 試用邊沿d觸發(fā)器設計一個同步十進制計數(shù)器。解：根據(jù)d觸發(fā)器的邏輯功能和同步十進制計數(shù)器的工作原理，用邊沿d觸發(fā)器設計的同步十進制計數(shù)器邏輯電路圖如圖所示。至于其工作原理讀者可自行分析。習題8.13的邏輯電路圖8.14試分別用以下集成計數(shù)器設計十二進制計數(shù)器。（1）利用ct74ls161的異步清零功能。 （2）利用ct74ls161和ct74ls163的同步置數(shù)功能。（3）利用ct74ls2

9、90的異步清零功能。解：（1）利用計數(shù)器ct74ls161的異步清零功能。假設ct74ls161的并行輸入數(shù)據(jù)端均接入0000碼，即d3d2d1d00000，相當于十進制數(shù)的0。因為要構成十二進制計數(shù)器，所以n12，若反饋數(shù)碼的十進制數(shù)用m表示，則mn012，即反饋數(shù)碼為1100。所以，我們采用與非門譯碼且經(jīng)化簡后可得，且同時令cttctp1即可。它的邏輯圖如圖所示。至于它的工作原理和時序圖這里就不多介紹了。 習題8.14(1)的邏輯圖（2）假設ct74ls161的并行輸入數(shù)據(jù)端均接入0001碼，即d3d2d1d00001，相當于十進制數(shù)的1。因為要構成十二進制計數(shù)器，所以n12，若反饋數(shù)碼的

10、十進制數(shù)用m表示，則mn1112，即反饋數(shù)碼為1100。所以，我們采用與非門譯碼且經(jīng)化簡后可得，且同時令cttctp1即可。它的邏輯圖如圖所示。至于它的工作原理和時序圖這里就不多介紹了。習題8.14(2)的邏輯圖（3）因為n12，且ct74ls290采用異步置零，所以相應的反饋清零碼應為1100。根據(jù)ct74ls290型二五十進制計數(shù)器的邏輯功能可知，我們只要把它的3、2端分別接在r0（1）和r0（2）上，且s9（1）和s9（2）同時接地，0端接在cp1上，計數(shù)脈沖從cp0輸入即可。它的邏輯圖如圖所示。至于它的工作原理和時序圖這里就不多介紹了。習題8.14(3)的邏輯圖8.15試分別用以下集成

11、計數(shù)器設計二十四進制計數(shù)器。（1）利用ct74ls161的異步清零功能。（2）利用ct74ls163的同步清零功能。（3）利用ct74ls161和ct74ls163的同步置數(shù)功能。（4）利用ct74ls290的異步清零功能。解：（1）因為m24，所以24<m<28，即需要兩片集成ct74ls161型四位二進制同步計數(shù)器，再用異步反饋清零法構成二十四進制計數(shù)器。因為是異步清零，而24對應的二進制數(shù)為00011000，所以，可令高位片（）的0001，低位片（）的q3q2q1q01000。在輸入第24個計數(shù)脈沖cp時，計數(shù)器計到24時，計數(shù)器的狀態(tài)為q3q2q1q000011000，其反

12、饋清零函數(shù)為，這時，與非門輸出低電平0，使兩片ct74ls163同時被清零，從而實現(xiàn)二十四進制計數(shù)。邏輯電路如圖所示。習題8.15(1)的邏輯圖（2）因為m24，所以24<m<28，即需要兩片集成ct74ls163型四位二進制同步計數(shù)器，再用同步反饋清零法構成二十四進制計數(shù)器。因為是同步清零，所以反饋的狀態(tài)應是24123，而23對應的二進制數(shù)為00010111，所以，可令高位片（）的0001，低位片（）的q3q2q1q00111。當計數(shù)器計到23時，計數(shù)器的狀態(tài)為q3q2q1q000010111，其反饋清零函數(shù)為，這時，與非門輸出低電平0，在輸入第24個計數(shù)脈沖cp時，使兩片ct7

13、4ls163同時被清零，從而實現(xiàn)二十四進制計數(shù)。電路如圖所示。習題8.15(2)的邏輯圖（3）因為m24，所以24<m<28，即需要兩片集成ct74ls161型四位二進制同步計數(shù)器。其多余的狀態(tài)數(shù)為232，相應的二進制為11100111，所以可令高位片（）的d3d2d1d01110，低位片（）的d3d2d1d00111。同時，因為只有當兩片集成ct74ls161型四位二進制同步計數(shù)器的輸出都為1時，高位片（）的進位輸出co才為1，所以，高位片（）的進位輸出co經(jīng)反相后送到兩片集成ct74ls161型四位二進制同步計數(shù)器的，以構成同步置數(shù)的條件。它的邏輯圖如圖所示。習題8.15(3)

14、的邏輯圖（4）二十四進制計數(shù)器由兩位組成，個位（）和十位（）都為十進制計數(shù)器，計數(shù)脈沖連接到個位的c0端，而個位的最高位3連接到十位的c0端。它的邏輯圖如圖所示。它的工作原理為：低位片（）個位十進制計數(shù)器經(jīng)過十個脈沖循環(huán)一次，每當?shù)谑畟€脈沖來到后，它的最高位3由1變0，產(chǎn)生一個負脈沖，使高位片（）十位十進制計數(shù)器計數(shù)。個位十進制計數(shù)器經(jīng)過第一次十個脈沖時，十位十進制計數(shù)器計數(shù)為0001； 個位十進制計數(shù)器經(jīng)過第二次十個脈沖時，十位十進制計數(shù)器計數(shù)為0010。當經(jīng)過第23個脈沖時，個位十進制計數(shù)器為0011，十位十進制計數(shù)器計數(shù)為0010， 經(jīng)過第24個脈沖時，個位十進制計數(shù)器為0100，十位十

15、進制計數(shù)器計數(shù)為0010，接著立即清零，使個位十進制計數(shù)器和十位十進制計數(shù)器計數(shù)都為0000，即為二十四進制計數(shù)器。習題8.15(4)的邏輯圖8.16 試用ct74ls290的異步清零功能構成下列計數(shù)器。（1）二十四進制計數(shù)器。（2）六十進制計數(shù)器。（3）七十五進制計數(shù)器。解：（1）與題8.15第（4）相同（2）六十進制計數(shù)器由兩位組成，個位（）為十進制計數(shù)器，十位（）為六進制計數(shù)器，計數(shù)脈沖連接到個位的c0端，而個位的最高位3連接到十位的c0端。它的邏輯圖如圖所示。它的工作原理為：低位片（）個位十進制計數(shù)器經(jīng)過十個脈沖循環(huán)一次，每當?shù)谑畟€脈沖來到后，它的最高位3由1變0，產(chǎn)生一個負脈沖，使高

16、位片（）十位六進制計數(shù)器計數(shù)。個位十進制計數(shù)器經(jīng)過第一次十個脈沖時，十位六進制計數(shù)器計數(shù)為0001； 個位十進制計數(shù)器經(jīng)過第二次十個脈沖時，十位六進制計數(shù)器計數(shù)為0010；依次類推。當經(jīng)過第59個脈沖時，個位十進制計數(shù)器為1001，十位六進制計數(shù)器計數(shù)為0101， 經(jīng)過第60個脈沖時，個位十進制計數(shù)器為0000，十位六進制計數(shù)器計數(shù)為0110，接著立即清零，使個位十進制計數(shù)器和十位六進制計數(shù)器計數(shù)都為0000，即為六十進制計數(shù)器。習題8.16(2)的邏輯圖（3）七十五進制計數(shù)器由兩位組成，個位（1）和十位（2）都為十進制計數(shù)器，計數(shù)脈沖連接到個位的c0端，而個位的最高位3連接到十位的c0端。它的邏輯圖如圖所示。它的工作原理為：低位片（）個位十進制計數(shù)器經(jīng)過十個脈沖循環(huán)一次，每當?shù)谑畟€脈沖