彩燈循環(huán)控制電路

1、電子技術課程設計 四路彩燈控制器設計與制作 學院: 電子信息工程學院 專業(yè)、班級： 姓名： 學號： 指導教師： 2011年12月目錄一設計任務與要求（2）二總體框圖（3）三選擇器件（5）四功能模塊（11）五總體設計電路 (14)六課程設計心得 (16)四路彩燈控制器設計與制作一、設計任務與要求 設計一個循環(huán)可預置序列發(fā)生器，并用一控制彩燈的循環(huán)顯示。不同的預置產(chǎn)生不同的效果。 實現(xiàn)循環(huán)序列發(fā)生器和彩燈控制電路，使得彩燈按一定的規(guī)律循環(huán)顯示。假定循環(huán)規(guī)律為：l1l8的狀態(tài)是00001111（0表示滅，1表示亮），每隔一秒燈l1l8的狀態(tài)依次循環(huán)一位，即：l1l2l8l7l6l5l4l3 設計控制

2、電路，可自動預置4種不同的初狀態(tài)，每隔64秒改變一種，并在這四種初狀態(tài)循環(huán)，使得彩燈定時改變顯示的效果，假定四種不同的初狀態(tài)為：00001111，00010001，00110011，01110111二、總體框圖 時鐘信號發(fā)生電路循環(huán)序列發(fā)生器預置控制電路彩燈控制電路 時鐘信號發(fā)生電路部分：振蕩器有多種振蕩器電路，其中（a）圖為cmos非門構(gòu)成的振蕩器，（b）圖為石英晶體構(gòu)成的振蕩器，（c）圖為555構(gòu)成的多諧振蕩器。 cmos非門構(gòu)成的振蕩器的振蕩周期t=1.4rc，555構(gòu)成的振蕩器的振蕩周期t=0.7（r1+2r2）c。我最終還是選擇了555構(gòu)成的振蕩器，因為555使用起來方便、簡單。通過

3、調(diào)節(jié)r1，r2和c1的大小調(diào)節(jié)振蕩頻率以達到1hz的秒鐘連續(xù)脈沖圖1 cmos非門構(gòu)成的振蕩器（a）圖2石英晶體振蕩器（b）圖3 由555定時器構(gòu)成的多諧振蕩器 循環(huán)序列發(fā)生器部分： 3個74ls163構(gòu)成循環(huán)序列發(fā)生器部分，由于是64秒改變一種狀態(tài)，所以用二片74ls163組成一個64位加法計數(shù)器（按164進行把2個74ls163組裝計數(shù)器），每循環(huán)一次64位產(chǎn)生一個進位輸入到第三個74ls163，第三個74ls163是一個4位加法計數(shù)器，并通過它來控制預置控制電路中的4個73ls373的使能端，從而決定輸入的每種初態(tài)。詳細的控制辦法是：讓第三個74ls16的輸出00分別通過一個非門變成11

4、再和頭2個74ls163的進位一起通過一個三輸入與非門變成低電平0加到初態(tài)為00001111的74ls373的使能端，這樣就可以使器導通。當前面的64位計數(shù)器在來一個進位時，00變成01，這樣讓1的那個輸出端通過一個非門，然后和0的端口以及剛才的進位一起通過個與非門，是輸出為0 節(jié)到初態(tài)為00010001的第二個74ls373的使能端，讓其導通。再次過64秒后，計數(shù)器產(chǎn)生一個進位使第三個74ls373輸出為10，讓1的端口通過一個非門，然后把它和0的端口以及進位信號一起輸送到一個三輸入與非門，使之輸出為0 接到初態(tài)為00110011的第三個74ls373的使能端讓其工作。最后在完成一次64位的

5、計數(shù)，產(chǎn)生一個進位，使之變成11，把他們都風別通過一個非門，然后在和進位信號一起通過一個三輸入的與非門，并把它的輸出0接到滴4個初態(tài)為01110111的74ls373的使能端，使其工作。由于第三個的74ls373是一個4位加法計數(shù)器，所以當?shù)搅?1時自己又自動返回到00，加法器完成一個64計數(shù)，就產(chǎn)生一個進位，00又變?yōu)?1。依次往復循環(huán)。預置控制電路部分：4個74ls373構(gòu)成預置控制電路部分，因為存在4種不同的初態(tài)，考慮到74ls373的高阻態(tài)而且它擁有8個輸出端正好符合要求，所以我們可以把這4種初態(tài)預先寄存在此。由于使能端關閉時74ls373的輸出是呈現(xiàn)高阻態(tài)所以可以把他們的輸出端直接相

6、互連在一起然后分別送至2個74ls194移位寄存器的輸入端。把四個74ls373的q1都連在一起放到第一個74ls194的第一個輸入端，然后把四個74ls373的q2都連在一起放到第一個74ls194的第二個輸入端，依次放置，直道把四個74ls373的q8連在一起放到第二個74ls194的第四個輸入端。除此之外，我們還應把所存信號始終至于高電平。就可以保證當使能信號一存在就可以輸出一開始就寄存在器件里的數(shù)據(jù)。彩燈控制電路部分：2個74ls194構(gòu)成彩燈控制電路的主電路，8個彩燈分別接在2個的輸出端，考慮到題目要求8種狀態(tài)是右移的，我們只需把每個的sr端和q3端相連即可實現(xiàn)右移。由于當s0s1是

7、11時置數(shù)，s0s1是10時實現(xiàn)右移，所以我們可以把64位加法計數(shù)器部分產(chǎn)生的進位作為s1的輸入信號送給s1，于是當產(chǎn)生一個進位時，74ls373輸出的狀態(tài)就可以順利的置入雙向移位寄存器74ls194內(nèi)，當這個脈沖過來后時，s1又變?yōu)?，于是就可以實現(xiàn)右移了。以上所有的期間的脈沖信號都是同一個脈沖信號，均由555定時器來產(chǎn)生，以保證同步。三、選擇器件 本次課程設計所用器件如表一： 型號名稱數(shù)目74ls194雙向移位寄存器274ls163十六進制加法計數(shù)器374ls373數(shù)據(jù)寄存器474ls04非門374ls12三輸入與非門474ls08與門174ls00與非門1555定時器脈沖信號發(fā)生器11）

8、74ls194移位寄存器 圖4 引腳排列其中d0,d1,d2,d3為并行輸出端；sr為右移串行輸入端，sl為左移串行輸入端；s1,s0為操作模式控制端；cp為時鐘脈沖輸入端。圖五 功能表圖六 內(nèi)部原理圖 2）74ls163計數(shù)器 它是同步十六進制加法記數(shù)器，當load端輸入底電平時處于預置數(shù)狀態(tài)，d0、d1、d2、d3的數(shù)據(jù)將會在cp上升沿到達時被置入q0、q1、q2、q3中，它的預置數(shù)是同步的。下圖是74ls163的引腳分配圖，圖中l(wèi)d為預置數(shù)控制端，d0-d3為數(shù)據(jù)輸入端，c為進位輸出端，rc為異步置零端，q0-q3位數(shù)據(jù)輸出端，ep和et為工作狀態(tài)控制端。163 的清除是同步的。當清除端

9、clear為低電平時，在時鐘端（clk）上升沿作用下，才可完成清除功能。 163 的預置是同步的。當置入控制端load為低電平時，在clk上升沿作用下，輸出端（qa-qd）與數(shù)據(jù)輸入端（ab）相一致。當clk由低至高跳變或跳變前，如果計數(shù)控制端（enp、ent）為高電平，則load應避免由低至高電平的跳變.圖七 74ls163引腳圖圖八 74ls163功能表163 的計數(shù)是同步的，靠clk同時加在 4 個觸發(fā)器上而實現(xiàn)。當enp和ent均為高電平時，在clk上升沿作用下qa-qd同時變化，從而消除了異步計數(shù)器中出現(xiàn)的計數(shù)尖峰。163 有超前進位功能。當計數(shù)溢出時，進位端（rco）輸出一個高電平

10、脈沖，其寬度為 q0 的高電平部分。 在不外加門電路的情況下，可級聯(lián)成 n位同步計數(shù)器。 在clk出現(xiàn)前，即使enp、ent、clear發(fā)生變化，電路的功能也不受影響。3)74ls373寄存器74ls373是八d鎖存器(3s,鎖存允許輸入有回環(huán)特性) ，常應用在地址鎖存及輸出口的擴展中。74ls373內(nèi)有8個相同的d型(三態(tài)同相)鎖存器，由兩個控制端(11腳g或en；1腳out、cont、oe)控制。當oe接地時，若g為高電平，74ls373接收由ppu輸出的地址信號；如果g為低電平，則將地址信號鎖存。工作原理：74ls373的輸出端o0o7可直接與總線相連。當三態(tài)允許控制端oe為低電平時，o

11、0o7為正常邏輯狀態(tài)，可用來驅(qū)動負載或總線。當oe為高電平時，o0o7呈高阻態(tài)，即不驅(qū)動總線，也不為總線的負載，但鎖存器內(nèi)部的邏輯操作不受影響。 當鎖存允許端le為高電平時，o隨數(shù)據(jù)d而變。當le為低電平時，o被鎖存在已建立的數(shù)據(jù)電平 圖九 引角圖 圖十 功能表4) 555定時器應用國產(chǎn)雙極型定時器cb555電路結(jié)構(gòu)圖。它是由比較器c1和c2，基本rs觸發(fā)器和集電極開路的放電三極管td三部分組成。 vh是比較器c1的輸入端，v12是比較器c2的輸入端。c1和c2的參考電壓vr1和vr2由vcc經(jīng)三個五千歐電阻分壓給出。在控制電壓輸入端vco懸空時，vr1=2/3vcc,vr2=1/3vcc。如

12、果vco外接固定電壓，則vr1=vco,vr2=1/2vco. rd是置零輸入端。只要在rd端加上低電平，輸出端v0便立即被置成低電平，不受其他輸入端狀態(tài)的影響。正常工作時必須使rd處于高電平。圖中的數(shù)碼18為器件引腳的編號。 圖 十一 555定時器邏輯符號555定時器是一種中規(guī)模集成電路，只要在外部配上適當阻容元件，就可以方便地構(gòu)成脈沖產(chǎn)生和整形電路。 圖 十二 555定時器內(nèi)部結(jié)構(gòu)圖(a)電路組成555集成定時器由五個部分組成。1、 基本rs觸發(fā)器：由兩個“與非”門組成2、 比較器：c1、c2是兩個電壓比較器3、 分壓器：阻值均為5千歐的電阻串聯(lián)起來構(gòu)成分壓器，為比較器c1和c2提供參考電

13、壓。4、 晶體管開卷和輸出緩沖器：晶體管vt構(gòu)成開關，其狀態(tài)受端控制。輸出緩沖器就是接在輸出端的反相器g3，其作用是提高定時器的帶負載能力和隔離負載對定時器的影響。(b) 基本功能當時，輸出電壓為低電平，vt飽和導通。當時，時，時，c1輸出低電平，c2輸出高電平，q0，飽和導通。當、時，c1、c2輸出均為高電平，基本rs觸發(fā)器保持原來狀態(tài)不變，因此、vt也保持原來狀態(tài)不變。當、時，c1輸出高電平，c2輸出低電平，q1，vt截止。555定時器功能表輸 入輸 出閾值輸入(vi1)觸發(fā)輸入(vi2)復位()輸出()放電管t00導通 11截止10導通1不變不變 表二 555定時器邏輯功能表5)74ls

14、04非門當輸入信號為高電平時，應保證三極管工作在深度飽和狀態(tài)，以使輸出電平接近于零。為此，電路參數(shù)的配合必須合適，保證提供給三極的基極電流大于深度飽和的基極電流。仔細觀察一下圖中給出的三極管開關電路即 可發(fā)現(xiàn)，當輸入為高電平時輸出等于低電平，而輸入為低電平時輸出等于高電平。因此輸出與輸入的電平之間是反向關系，它實際上就是一個非門。（亦稱反向器）。當輸入信號為高電平時，應保證三極管工作在深度飽和狀態(tài)，以使輸出電平接近于零。為此，電路參數(shù)的配合必須合適，保證提供給三極的基極電流大于 深度飽和的基極電流。 設計電路所用的芯片是74ls04，如下圖所示： 圖十三 74ls04的內(nèi)部結(jié)構(gòu)圖功能表如下圖：

15、 表三 非門功能表 邏輯符號 邏輯函數(shù)式y(tǒng)= a圖十四 74ls04的管腳圖)74ls12三輸入與非門引出端符號 1a3a 輸入端 1b3b 輸入端 1c3c 輸入端 圖十五 74ls12引腳圖 功能表四、功能模塊 1）555多諧振蕩器組成脈沖發(fā)生器 多諧振蕩器不需要外加輸入信號，只要加上直流電源就能自動輸出相應頻率和寬度的矩形脈沖。由于矩形脈沖含有豐富的高次諧波，所以稱為多諧振蕩器。多諧振蕩器電路能從一種狀態(tài)翻轉(zhuǎn)到另一種狀態(tài)，變化極其迅速。多諧振蕩器的穩(wěn)定度及頻率的準確度決定了數(shù)字鐘計時的準確程度，通常選用成品振構(gòu)成振蕩器電路。一般來說，振蕩器的頻率越高，計時精度越高。如果精度要求不高也可采

16、用集成邏輯門與rc組成的時鐘源振蕩器或由集成定時器555與rc組成的多諧振蕩器。參考電路圖如圖所示 555_virtualtimergnddisoutrstvccthrcontri28.86k?r157.72k?r2100?rl10nfc10nfcf5vvs 圖十六 多諧振蕩器輸出波形圖如下所示： 振蕩器是數(shù)字鐘的核心。振蕩器的穩(wěn)定度及頻率的準確度決定了數(shù)字鐘計時的準確程度，通常選用成品振構(gòu)成振蕩器電路。一般來說，振蕩器的頻率越高，計時精度越高。如果精度要求不高也可采用集成邏輯門與rc組成的時鐘源振蕩器或由集成定時器555與rc組成的多諧振蕩器。這里選用555組成的多諧振蕩器，多諧振蕩器的頻率

17、可以設為為f0=1000hz。2循環(huán)序列發(fā)生器兩個16進制加法計數(shù)器構(gòu)成了一個64進制的計數(shù)器，由于是64秒改變一種狀態(tài)，所以用從右開始數(shù)的前二片74ls163組成一個64位加法計數(shù)器（按164進行把2個74ls163組裝計數(shù)器），每循環(huán)一次64位產(chǎn)生一個進位輸入到第三個74ls163，第三個74ls163是一個4位加法計數(shù)器，并通過它來控制預置控制電路中的4個73ls373的使能端，從而決定輸入的每種初態(tài)。用最左邊的74ls163組成一個4進制的加法計數(shù)器。電路圖如下： 圖十七 循環(huán)序列發(fā)生器電路3）預置控制電路：74ls373構(gòu)成預置控制電路部分，因為存在4種不同的初態(tài)，考慮到74ls37

18、3的高阻態(tài)而且它擁有8個輸出端正好符合要求，所以我們可以把這4種初態(tài)預先寄存在此。由于使能端關閉時74ls373的輸出是呈現(xiàn)高阻態(tài)所以可以把他們的輸出端直接相互連在一起然后分別送至2個74ls194移位寄存器的輸入端。電路圖如下：圖十八 預置控制電路部分4）控制顯示電路體現(xiàn)了題目要求的4種初態(tài)，64秒變換的方式圖十九 控制顯示電路五、總體設計電路圖在multism2001中仿真此電路，64位的加法計數(shù)器每完成一次64計數(shù)，就會產(chǎn)生個進位信號，這個進位信號會控制4進制加法計數(shù)器的計數(shù)端使其計數(shù)，4進制的法計數(shù)器沒產(chǎn)生一個數(shù)會和那個64位的進位信號一起通過一系列ttl門電路到達73ls373控制的

19、預置電路。通過控制其使能端來控制初態(tài)的導入。我把4種不同的初態(tài)接到了兩片74ls194的輸入端，考慮到題目是要求右移，我把s1的直接和64位的進位信號端接到了一起，把s0一直接高電平。有進位信號時，s0s1是11會把一種 初態(tài)置進去。01時又會實現(xiàn)右移。自動預置4種不同的初狀態(tài)，每隔64秒改變一種，并在這四種初狀態(tài)循環(huán)，使得彩燈定時改變顯示的效果，四種不同的初狀態(tài)為：00001111，00010001，00110011，0111011164秒變換一種初態(tài)，變換初態(tài)后的64秒內(nèi)是一直在循環(huán)右移的。依次往復運行。經(jīng)過對以上各個步驟的總結(jié)可以的到最終的結(jié)果，通過軟件對最后的結(jié)果進行仿真，驗證本次試驗設計的正確性?？傮w的電路圖和仿真結(jié)果如下：六、課程設計心得課程設計剛開始，拿著選定的題目不知如何入手。畢竟課程設計不同于實驗課，電路圖都要自己設計