《計算機(jī)組成原理》考試復(fù)習(xí)題

1、福師09秋學(xué)期計算機(jī)組成原理考試復(fù)習(xí)題一本復(fù)習(xí)題頁碼標(biāo)注所用教材為：計算機(jī)組成原理（第2版）38主唐朔飛2008年1月第2版高等教育出版社書如學(xué)員使用其他版本教材，請參考相關(guān)知識點(diǎn)一、單項選擇題（每小題2分，共20分）1、現(xiàn)代計算機(jī)的運(yùn)算器一般通過總線結(jié)構(gòu)來組織，在下面的總線結(jié)構(gòu)運(yùn)算器中，單總線結(jié)構(gòu)的操作速度最慢，而（ ）的操作速度最快。A雙總線結(jié)構(gòu) B多總線結(jié)構(gòu) C單總線結(jié)構(gòu) D三總線結(jié)構(gòu)考核知識點(diǎn)：總線結(jié)構(gòu)，參見P522、微型計算機(jī)的分類通常以微處理器的（ ）來劃分。A芯片名 B寄存器數(shù)目 C字長 D規(guī)格考核知識點(diǎn)：微型計算機(jī)的分類，參見P233、目前的計算機(jī)中，代碼形式是（ ）。A指令以

2、二進(jìn)制形式存放，數(shù)據(jù)以十進(jìn)制形式存放。B指令以十進(jìn)制形式存放，數(shù)據(jù)以二進(jìn)制形式存放。C指令和數(shù)據(jù)都以二進(jìn)制形式存放。 D指令和數(shù)據(jù)都以十進(jìn)制形式存放?？己酥R點(diǎn)：機(jī)器指令，參見P3004、完整的計算機(jī)系統(tǒng)應(yīng)包括（ ）。A運(yùn)算器 存儲器 控制器 B外部設(shè)備和主機(jī)C主機(jī)和應(yīng)用程序 D配套的硬件設(shè)備和軟件系統(tǒng)考核知識點(diǎn)：計算機(jī)的基本組成，參見P85、下列數(shù)中最大的是（ ）。A（10010101）2 = 149 B（227）8 =151C（96）16 =150 D（143）10考核知識點(diǎn)：各種進(jìn)位制，參見P2936、在虛擬存儲器中，當(dāng)程序正在執(zhí)行時，由（ ）完成地址映射。A程序員 B編譯器 C裝入程序

3、 D操作系統(tǒng)考核知識點(diǎn)：虛擬存儲器，參見P1177、由于CPU內(nèi)部的操作速度較快，而CPU訪問一次主存所花的時間較長，因此機(jī)器周期通常用（ ）來規(guī)定。A主存中讀取一個指令字的最短時間 B主存中讀取一個數(shù)據(jù)字的最長時間C主存中寫入一個數(shù)據(jù)字的平均時間 D主存中取一個數(shù)據(jù)字的平均時間考核知識點(diǎn)：機(jī)器周期概念，參見P3758、水平型微指令的特點(diǎn)是（ ）。A一次可以完成多個操作B微指令的操作控制字段不進(jìn)行編碼C微指令的格式簡短D微指令的格式較長考核知識點(diǎn)：水平微指令的特點(diǎn)，參見P4119、描述流水CPU基本概念中，正確表述的句子是（ ）。 A. 流水CPU是以空間并行性為原理構(gòu)造的處理器 B. 流水C

4、PU一定是RISC機(jī)器 C. 流水CPU一定是多媒體CPUD. 流水CPU是一種非常經(jīng)濟(jì)而實(shí)用的時間并行技術(shù)考核知識點(diǎn)：CPU的基本概念，參見P33710、DMA方式的接口電路中有程序中斷部件，其作用是（ ）。A實(shí)現(xiàn)數(shù)據(jù)傳送B. 向CPU提出總線使用權(quán)C. 向CPU提出傳輸結(jié)束D. 發(fā)中斷請求考核知識點(diǎn)：DMA的原理，參見P204二、改錯題（針對各題的題意，改正其錯誤或補(bǔ)充其不足。每題2分，10分）1、1KB=1000字節(jié)。=1024字節(jié)考核知識點(diǎn)：存儲單位基本概念，參見P722、 主存儲器和CPU之間增加高速緩沖存儲器的目的是擴(kuò)大CPU中通用寄存器的數(shù)量。目的是解決CPU和主存之間的速度匹配

5、問題考核知識點(diǎn)：高速緩沖存儲器，參見P1093、 運(yùn)算器的功能就是執(zhí)行加、減、乘、除四則運(yùn)算。運(yùn)算單元（ALU）的基本功能為加、減、乘、除四則運(yùn)算，與、或、非、異或等邏輯操作，以及移位、求補(bǔ)等操作。考核知識點(diǎn)：運(yùn)算器的功能，參見P94、 已知x=0.1011，那么-x補(bǔ)為1.0101，x/2補(bǔ)為0.11011。x/2補(bǔ)為0.01011考核知識點(diǎn)：補(bǔ)碼的計算，參見P2215、加法器是構(gòu)成運(yùn)算器的基本部件，為提高運(yùn)算速度，運(yùn)算器一般采用串行加法器。運(yùn)算器一般采用并行加法器?？己酥R點(diǎn)：運(yùn)算器件，參見P283三、名詞解釋（每題4分，共20分）1、溢出溢出就是超出了機(jī)器數(shù)所能表示的數(shù)據(jù)范圍考核知識點(diǎn)：

6、數(shù)的表示，參見P2282、 DMADMA即直接存儲器存取，是一種快速傳送數(shù)據(jù)的機(jī)制。數(shù)據(jù)傳遞可以從適配卡到內(nèi)存，從內(nèi)存到適配卡或從一段內(nèi)存到另一段內(nèi)存。DMA技術(shù)的重要性在于，利用它進(jìn)行數(shù)據(jù)傳送時不需要CPU的參與。工作步驟： 首先由外部設(shè)備發(fā)出DMA傳送請求信號，或通過程序?qū)MA通道請求觸發(fā)器置1； 如果有2個以上DMA通道請求信號有效，8237A的優(yōu)先權(quán)編碼器和裁決器裁決出優(yōu)先級最高的DMA通道； DMA通過HOLD信號向CPU發(fā)出總線請求； CPU完成當(dāng)前總線周期以后，回送HLDA信號，同時讓出總線權(quán)； DMA獲取總線，驅(qū)動DACK信號有效，該信號通常用做I/O通道的片選擇信號，DMA

7、的控制信號MEMR#和I/OW#，或IOR#和MEMW#成對有效，控制存儲器和I/O通道之間的數(shù)據(jù)傳送。如果是存儲器到存儲器之間的傳送，一般需要占用2個DMA通道。 DMA傳送完畢以后，送出EOP信號，使DACK信號無效，HRQ信號無效，DMA釋放總線?？己酥R點(diǎn)：DMA的工作原理，參見P2023、 機(jī)器指令的格式一條指令實(shí)際上包括兩種信息即操作碼和地址碼。操作碼（OperationCode，OP）用來表示該指令所要完成的操作（如加、減、乘、除、數(shù)據(jù)傳送等），其長度取決于指令系統(tǒng)中的指令條數(shù)。地址碼用來描述該指令的操作對象，它或者直接給出操作數(shù)，或者指出操作數(shù)的存儲器地址或寄存器地址（即寄存器

8、名）。操作碼+操作數(shù)的地址+操作結(jié)果的存儲地址+下條指令的地址考核知識點(diǎn)：機(jī)器指令的格式，參見P3004、 指令周期CPU從內(nèi)存取出一條指令并執(zhí)行這條指令的時間總和。 考核知識點(diǎn)：指令周期的概念，參見P3425、 RISCRISC（精簡指令集計算機(jī)）是一種執(zhí)行較少類型計算機(jī)指令的微處理器考核知識點(diǎn)：RISC技術(shù)，參見P326四、簡答題（每題5分，共20分）1、Cache有哪三種基本映像方式？各自優(yōu)缺點(diǎn)是什么？Cache有三種映像方式：全相聯(lián)映像方式，直接映像方式，多路組相聯(lián)映像方式。全相聯(lián)映像方式是指主存中任一個字（字塊）可以寫入Cache中的任何一個字（字塊）中。其優(yōu)點(diǎn)是有最大的靈活性。缺點(diǎn)

9、是要確定讀的信息是否在Cache中，必須用原本讀主存的地址與整個Cacha每一個單元的標(biāo)志字段比較，電路過于復(fù)雜，成本較高。直接映像方式是指主存的一個字（字塊）只能映像到Cache的字和字塊中。優(yōu)點(diǎn)是要確定讀的信息是否在Cache中時原本讀主存的地址與標(biāo)志字段比較的線路簡單，成本低；缺點(diǎn)是Cache的使用缺乏靈活性，影響命中率。多路組相聯(lián)映相方式是對全相聯(lián)映相方式和直接映像方式的一種折中的處理方案。它與直接相聯(lián)映像方式的區(qū)別在于每個主存字塊可以從多個（例如2，4，8個，而不是一個）體中選擇其一完成寫入Cache的操作，它與全相聯(lián)映像的類同之處是把一個主存字寫進(jìn)Cache時，可以在Cache的多

10、個（而不是任何一個）個體中選擇。既有較高的命中率，又使比較線路也不會太復(fù)雜?？己酥R點(diǎn)：高速緩沖存儲器，參見P1172、 簡述浮點(diǎn)運(yùn)算器的作用，它由哪幾部分組成？考核知識點(diǎn)：浮點(diǎn)運(yùn)算器，參見P2803、試比較基址尋址和變址尋址?？己酥R點(diǎn)：尋址方式，參見P3104、 舉出CPU中6個主要寄存器的名稱及功能。指令寄存器IR，存放從CPU讀出的指令數(shù)據(jù)寄存器DR，暫時存放CPU從主存讀來的一條指令或一個數(shù)據(jù)字地址寄存器AR，用于保存CPU當(dāng)前要訪問的主存單元或I/O端口地址程序計數(shù)器PC，用于確定下一條指令在主存中的地址累加寄存器AC，為算數(shù)邏輯單元提供一個操作數(shù)，并用來輸出操作結(jié)果狀態(tài)寄存器PS

11、W，保存運(yùn)算和測試的狀態(tài)結(jié)果考核知識點(diǎn)：CPU的寄存器，參見P338五、計算題（10分）設(shè)機(jī)器字長為8位（含1位符號位），用補(bǔ)碼運(yùn)算規(guī)則計算： A=11/64，B=-15/32，求A+B考核知識點(diǎn)：補(bǔ)碼運(yùn)算，參見P234-P274A=（1011）2/2 6 ，所以將1011小數(shù)點(diǎn)左移6位，即可得A=（0.001011）2。六、設(shè)計題（每題10分，共20分）1、設(shè)有一個具有20位地址和32位字長的存儲器，問：（1）如果存儲器由512k8位SRAM芯片組成，需要多少片？（2）需要多少位地址作芯片選擇？（3）畫出存儲體的組成框圖。（1） .(220/219)*(32/8)=2*4=8片（2） .需要

12、1位地址線作芯片選擇（3） .很簡單，省略 考核知識點(diǎn)：存儲器的容量擴(kuò)展及其與CPU的連接，參見P912、 機(jī)有五個中斷源L0、L1、L2、L3、L4，按中斷響應(yīng)的優(yōu)先次序由高向低排序?yàn)長0L1L2L3L4，現(xiàn)要求中斷處理次序?yàn)長1L4L0L3L2，根據(jù)下示格式，請寫出各中斷源的屏蔽字。中斷源屏蔽字1 2 3 4 5L0L1L2L3L4考核知識點(diǎn)：中斷系統(tǒng)，參見P358設(shè)屏蔽位為“1”時表示對應(yīng)的中斷源被屏蔽，屏蔽字排列如下：中斷源 屏蔽字0 1 2 3 4L0 1 1 0 0 0L1 0 1 0 0 0L2 1 1 1 1 0L3 1 1 0 1 0L 4 1 1 1 1 1 福師09秋學(xué)期

13、計算機(jī)組成原理考試復(fù)習(xí)題二一、單項選擇題（每小題2分，共20分）1、馮諾伊曼機(jī)工作方式的基本特點(diǎn)是（ ）。A多指令流單數(shù)據(jù)流B按地址訪問并順序執(zhí)行指令C堆棧操作D存儲器按內(nèi)容選擇地址考核知識點(diǎn)：馮諾伊曼機(jī)，參見P82、微型計算機(jī)的分類通常以微處理器的（ ）來劃分。A芯片名 B寄存器數(shù)目 C字長 D規(guī)格考核知識點(diǎn)：微型計算機(jī)的分類，參見P233、將有關(guān)數(shù)據(jù)加以分類、統(tǒng)計、分析，以取得有價值的信息，我們稱其為（ ）。A數(shù)據(jù)處理 B輔助設(shè)計 C實(shí)時控制 D數(shù)值計算考核知識點(diǎn)：計算機(jī)的應(yīng)用，參見P284、虛擬存儲器是建立在多層次存儲結(jié)構(gòu)上，用來解決（ ）的問題。A存儲 B外存 C主存容量不足 D外存容

14、量不足考核知識點(diǎn)：存儲器的層次結(jié)構(gòu)，參見P705、計算機(jī)的存儲器系統(tǒng)是指（ ）。ARAM存儲器 BROM存儲器 C主存儲器 D主存儲器和外存儲器考核知識點(diǎn)：存儲器系統(tǒng)基本概念，參見P686、一個16K32位的存儲器，其地址線和數(shù)據(jù)線的總和是（ ）。A48B46C36D32考核知識點(diǎn)：系統(tǒng)總線，參見P437、某機(jī)字長32位，存儲容量1MB，若按字編址，它的尋址范圍是（ ）。A 1MB B 512KB C 256K D 256KB考核知識點(diǎn)：系統(tǒng)總線，參見P438、常用的虛擬存儲系統(tǒng)由（ ）兩級存儲器組成。A主存輔存 B快存主存 C快存輔存 D通用寄存器主存考核知識點(diǎn)：高速緩沖存儲器，參見P109

15、9、存儲字長是指（ ）。A存放在一個存儲單元中的二進(jìn)制代碼組合B存放在一個存儲單元中的二進(jìn)制代碼位數(shù)C. 存儲單元的個數(shù)D. 機(jī)器指令的位數(shù)考核知識點(diǎn)：存儲字長概念，參見P6810、集中式總線控制中，（ ）方式對電路故障最敏感。A鏈?zhǔn)讲樵傿計數(shù)器定時查詢C獨(dú)立請求D總線式考核知識點(diǎn)：總線仲裁，參見P57二、改錯題（針對各題的題意，改正其錯誤或補(bǔ)充其不足。每題2分，10分）1、在計算機(jī)系統(tǒng)中，除CPU外的其它部件和設(shè)備都稱為外圍設(shè)備?？己酥R點(diǎn)：計算機(jī)的組成，參見P82、單總線結(jié)構(gòu)系統(tǒng)是指：各大功能部件之間用一根信號線連接?？己酥R點(diǎn)：單總線結(jié)構(gòu)，參見P523、在虛擬存儲器中，當(dāng)程序正在執(zhí)行時，

16、一般由裝入程序完成地址映射?？己酥R點(diǎn)：虛擬存儲器，參見P1094、在寄存器尋址方式中，指定寄存器中存放的是操作數(shù)地址?？己酥R點(diǎn)：尋址方式，參見P3105、加法器是構(gòu)成運(yùn)算器的基本部件，為提高運(yùn)算速度，運(yùn)算器一般采用串行加法器?？己酥R點(diǎn)：運(yùn)算器件，參見P283三、名詞解釋（每題4分，共20分）1、鏈?zhǔn)讲樵兎绞芥準(zhǔn)讲樵兎绞?用3條控制線進(jìn)行控制:BS(總線忙); BR(總線講求); BG(總線允許).特征:將BG串行地從一部件(I/O接口)送到下一個部件,直到到達(dá)有請求的部件為止.優(yōu)先權(quán)位置:離總線控制器最近的部件具有最高使用權(quán),離它越遠(yuǎn),優(yōu)先權(quán)越低.電路:鏈?zhǔn)讲樵兛拷涌诘膬?yōu)先權(quán)排隊電路實(shí)現(xiàn)

17、.考核知識點(diǎn)：總線控制，參見P572、Cache高速緩沖存儲器 一種特殊的存儲器子系統(tǒng)，其中復(fù)制了頻繁使用的數(shù)據(jù)以利于快速訪問。存儲器的高速緩沖存儲器存儲了頻繁訪問的 RAM 位置的內(nèi)容及這些數(shù)據(jù)項的存儲地址。當(dāng)處理器引用存儲器中的某地址時，高速緩沖存儲器便檢查是否存有該地址。如果存有該地址，則將數(shù)據(jù)返回處理器；如果沒有保存該地址，則進(jìn)行常規(guī)的存儲器訪問。因?yàn)楦咚倬彌_存儲器總是比主RAM 存儲器速度快，所以當(dāng) RAM 的訪問速度低于微處理器的速度時，常使用高速緩沖存儲器?？己酥R點(diǎn)：Cache，參見P1173、 程序中斷方式當(dāng)主機(jī)啟動外設(shè)后，無需等待查詢，而是繼續(xù)執(zhí)行原來的程序，外設(shè)在做好輸入

18、輸出準(zhǔn)備時，向主機(jī)發(fā)出中斷請求，主機(jī)接到請求后就暫時中止原來執(zhí)行的程序，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序?qū)ν獠空埱筮M(jìn)行處理，在中斷處理完畢后返回原來的程序繼續(xù)執(zhí)行。顯然，程序中斷不僅適用于外部設(shè)備的輸入輸出操作，也適用于對外界發(fā)生的隨機(jī)事件的處理。程序中斷在信息交換方式中處理最重要的地位，它不僅允許主機(jī)和外設(shè)同時并行工作，并且允許一臺主機(jī)管理多臺外設(shè)，使它們同時工作。但是完成一次程序中斷還需要許多輔助操作，當(dāng)外設(shè)數(shù)目較多時，中斷請求過分頻繁，可能使CPU應(yīng)接不暇；另外，對于一些高速外設(shè)，由于信息交換是成批的，如果處理不及時，可能會造成信息丟失，因此，它主要適用于中、低速外設(shè)?？己酥R點(diǎn)：程序中斷方式，參見

19、P1944、 變址尋址在通用寄存器中，有些寄存器可作為變址寄存器。把變址寄存器的內(nèi)容（通常是首地址）與指令地址碼部分給出的地址（通常是位移量）之和作為操作數(shù)的地址來獲得所需要的操作數(shù)就稱為變址尋址?？己酥R點(diǎn)：尋址方式，參見P3105、 CISC復(fù)雜指令集計算機(jī)考核知識點(diǎn)：CISC參見P333四、簡答題（每題5分，共20分）1、簡述總線的串行傳送、并行傳送、復(fù)用傳送三種基本信息傳輸方式的特點(diǎn)。當(dāng)信息以串行方式傳送時，只有一條傳輸線，且采用脈沖傳送。在串行傳送時，按順序來傳送表示一個數(shù)碼的所有二進(jìn)制位的脈沖信號，每次一位，通常以第一個脈沖信號表示數(shù)碼的最低有效位，最后一個脈沖信號表示數(shù)碼的最高有

20、效位。串行傳送的優(yōu)點(diǎn)只需要一條傳輸線，成本比較低廉。用并行方式傳送二進(jìn)制信息時，對每個數(shù)據(jù)位都需要單獨(dú)一條傳輸線。并行傳送一般采用電位傳送。分時傳送的概念之一是總線復(fù)用方式：某個傳輸線上既傳送地址信息，又傳送數(shù)據(jù)信息。分時傳送的另一個概念是共享總線的部件分時使用總線所謂復(fù)用傳送就是指多個用戶共享公用信道的一種機(jī)制，目前最常見的主要有時分多路復(fù)用、頻分多路復(fù)用和碼分多路復(fù)用等,優(yōu)點(diǎn)在于:為了各子系統(tǒng)的信息能有效及時的被傳送，為了不至于彼此間的信號相互干擾和避免物理空間上過于擁擠, 復(fù)用傳送又分為時分多路復(fù)用（TDMA）頻分多路復(fù)用（FDMA）碼分多路復(fù)用（CDMA）考核知識點(diǎn)：總線的基本概念，參

21、見P412、動態(tài)MOS存儲器為什么要刷新？常用的刷新方式有哪幾種？動態(tài)MOS存儲單元存儲信息的原理，是利用MOS管柵極電容具有暫時存儲信息的作用。但由于漏電流的存在，柵極電容上存儲的電荷不可能長久保持不變，因此為了及時補(bǔ)充漏掉的電荷，避免存儲信息丟失，需要定時地給柵極電容補(bǔ)充電荷，通常把這種操作稱作刷新或再生。常用的刷新方式有三種，一種是集中式，另一種是分散式，第三種是異步式。 集中式刷新：在整個刷新間隔內(nèi)，前一段時間重復(fù)進(jìn)行讀/寫周期或維持周期，等到需要進(jìn)行刷新操作時，便暫停讀/寫或維持周期，而逐行刷新整個存儲器，它適用于高速存儲器。分散式刷新：把一個存儲系統(tǒng)周期tc分為兩半，周期前半段時間

22、tm用來讀/寫操作或維持信息，周期后半段時間tr作為刷新操作時間。這樣，每經(jīng)過128個系統(tǒng)周期時間，整個存儲器便全部刷新一遍。異步式刷新：前兩種方式的結(jié)合。考核知識點(diǎn)：動態(tài)MOS存儲器的刷新，參見P863、簡述主存和輔存的區(qū)別?？己酥R點(diǎn)：主存與輔存，參見P72-P1236、 一個較完善的指令系統(tǒng)應(yīng)包括哪幾類？包括數(shù)據(jù)傳送類指令、算術(shù)運(yùn)算類指令、邏輯運(yùn)算類指令、程序控制類指令、I/O類指令、字符串類指令、系統(tǒng)控制類指令?？己酥R點(diǎn)：指令系統(tǒng)的基本概念，參見P300五、計算題（10分）已知A=0.1011，B=-0.0101，求A+B補(bǔ)考核知識點(diǎn)：加法運(yùn)算，參見P237六、設(shè)計題（每題10分，共

23、20分）1、利用1M*8位的DRAM芯片設(shè)計2M*8位的DRAM存儲器?？己酥R點(diǎn)：存儲器的容量擴(kuò)展及其與CPU的連接，參見P912、 機(jī)有五個中斷源L0、L1、L2、L3、L4，按中斷響應(yīng)的優(yōu)先次序由高向低排序?yàn)長0L1L2L3L4，現(xiàn)要求中斷處理次序?yàn)長1L4L0L3L2，根據(jù)下示格式，請寫出各中斷源的屏蔽字。中斷源屏蔽字1 2 3 4 5L0L1L2L3L4考核知識點(diǎn)：中斷系統(tǒng)，參見P358福師09秋學(xué)期計算機(jī)組成原理考試復(fù)習(xí)題三本復(fù)習(xí)題頁碼標(biāo)注所用教材為：計算機(jī)組成原理（第2版）38主唐朔飛2008年1月第2版高等教育出版社書如學(xué)員使用其他版本教材，請參考相關(guān)知識點(diǎn)一、單項選擇題（每小

24、題2分，共20分）1、我國在（ ）年研制成功了第一臺電子數(shù)字計算機(jī)，第一臺晶體管數(shù)字計算機(jī)于（ ）年完成。 A1946 1958 B1950 1968 C1958 1961 D1959 1965考核知識點(diǎn)：計算機(jī)的發(fā)展史，見P202、 Pentium微型計算機(jī)中乘除法部件位于（ ）中。 ACPU B接口 C控制器 D專用芯片考核知識點(diǎn)：計算機(jī)的組成，見P83、 沒有外存儲器的計算機(jī)初始引導(dǎo)程序可以放在（ ） 。 ARAM BROM CRAM和ROM DCPU考核知識點(diǎn)：存儲器，見P24、虛擬存儲器是建立在多層次存儲結(jié)構(gòu)上，用來解決（ ）的問題。A存儲 B外存 C主存容量不足 D外存容量不足考核

25、知識點(diǎn)：存儲器的層次結(jié)構(gòu)，參見P705、微程序放在（ ）中。ARAM B控制存儲器 C指令寄存器 D內(nèi)存儲器考核知識點(diǎn)：微程序的設(shè)計，參見P4036、主存和CPU之間增加高速緩沖存儲器的目的是（ ）。A解決CPU和主存之間的速度匹配問題B擴(kuò)大主存容量C既擴(kuò)大主存容量，又提高了存取速度D擴(kuò)大輔存容量考核知識點(diǎn)：高速緩沖存儲器，參見P7、下列有關(guān)運(yùn)算器的描述中（ ）是正確的。 A只作算術(shù)運(yùn)算，不作邏輯運(yùn)算 B只作加法C能暫時存放運(yùn)算結(jié)果 D以上答案都不對考核知識點(diǎn)：計算機(jī)的組成，參見P88、某DRAM芯片，其存儲容量為512K8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為（ ）。 A8，512 B512，8

26、C18，8 D19，8考核知識點(diǎn)：系統(tǒng)總線，參見P439、 相聯(lián)存儲器是按（ ）進(jìn)行尋址的存儲器。 A地址指定方式 B堆棧存取方式 C內(nèi)容指定方式 D地址指定與堆棧存取方式結(jié)合考核知識點(diǎn)：相聯(lián)存儲器，參見P11710、存放欲執(zhí)行指令的寄存器是（ ）。AMARBPCCMDRDIR?？己酥R點(diǎn)：寄存器，參見P338二、改錯題（針對各題的題意，改正其錯誤或補(bǔ)充其不足。每題2分，10分）1、在計算機(jī)系統(tǒng)中，除CPU外的其它部件和設(shè)備都稱為外圍設(shè)備?？己酥R點(diǎn)：計算機(jī)的基本組成，參見P82、對I/O數(shù)據(jù)傳送的控制方式，可分為程序中斷控制方式和獨(dú)立編址傳送控制方式兩種?？己酥R點(diǎn)：I/O數(shù)據(jù)傳送的控制方式

27、，參見P1623、單級中斷與多級中斷的區(qū)別是單級中斷的硬件結(jié)構(gòu)是一維中斷，而多級中斷的硬件結(jié)構(gòu)是二維中斷?？己酥R點(diǎn)：程序中斷方式，參見P1944、程序計數(shù)器PC用來指示從外存中取指令?？己酥R點(diǎn)：寄存器，參見P3385、指令周期、機(jī)器周期和工作脈沖構(gòu)成三級時序系統(tǒng)?？己酥R點(diǎn)：多級時序系統(tǒng)，參見P385三、名詞解釋（每題4分，共20分）1、馮諾伊曼機(jī)考核知識點(diǎn)：馮諾伊曼機(jī)的特點(diǎn)，參見P82、雙總線結(jié)構(gòu)考核知識點(diǎn)：總線結(jié)構(gòu)，參見P523、 Cache考核知識點(diǎn)：Cache，參見P1174、DMA考核知識點(diǎn)：DMA的原理，參見P202DMA是一項1997初才開始廣泛采用的新的ATAIDE接口協(xié)議，所以又稱Ultra ATA。Ultra DMA采用總線主控方式，在硬盤上有DMA直接內(nèi)存訪問控制器。由于在數(shù)據(jù)傳輸過程中不需CPU的干預(yù)，因而節(jié)約了寶貴的CPU資源，使得CPU可以騰出大量的時間處理其它的數(shù)據(jù)和程序要求。其次，Ultra DMA