AMBA-AXI總線中文詳解(共25頁)

1、AXI總線協(xié)議資料整理第一部分：1、 AXI簡介：AXI（Advanced eXtensible Interface）是一種總線協(xié)議，該協(xié)議是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0協(xié)議中最重要的部分，是一種面向高性能、高帶寬、低延遲的片內(nèi)總線。它的地址/控制和數(shù)據(jù)相位是分離的，支持不對齊的數(shù)據(jù)傳輸，同時在突發(fā)傳輸中，只需要首地址，同時分離的讀寫數(shù)據(jù)通道、并支持顯著傳輸訪問和亂序訪問，并更加容易就行時序收斂。AXI 是AMBA 中一個新的高性能協(xié)議。AXI 技術(shù)豐富了現(xiàn)有的AMBA 標準內(nèi)容，滿足超高性能和復(fù)雜的片上系

2、統(tǒng)（SoC）設(shè)計的需求。2、 AXI 特點： 單向通道體系結(jié)構(gòu)。信息流只以單方向傳輸，簡化時鐘域間的橋接，減少門數(shù)量。當信號經(jīng)過復(fù)雜的片上系統(tǒng)時，減少延時。 支持多項數(shù)據(jù)交換。通過并行執(zhí)行猝發(fā)操作，極大地提高了數(shù)據(jù)吞吐能力，可在更短的時間內(nèi)完成任務(wù)，在滿足高性能要求的同時，又減少了功耗。 獨立的地址和數(shù)據(jù)通道。地址和數(shù)據(jù)通道分開，能對每一個通道進行單獨優(yōu)化，可以根據(jù)需要控制時序通道，將時鐘頻率提到最高，并將延時降到最低。 第二部分：本部分對AXI1.0協(xié)議的各章進行整理。第一章 本章主要介紹AXI協(xié)議和AXI協(xié)議定義的基礎(chǔ)事務(wù)。1、 AXI總線共有5個通道分別是read address cha

3、nnel 、 write address channel 、 read data channel 、 write data channel、 write response channel。每一個AXI傳輸通道都是單方向的。2、 每一個事務(wù)都有地址和控制信息在地址通道（address channel）中，用來描述被傳輸數(shù)據(jù)的性質(zhì)。3、 讀事務(wù)的結(jié)構(gòu)圖如下： 4、 寫事務(wù)的結(jié)構(gòu)圖如下：5、 這5條獨立的通道都包含一個信息信號和一個雙路的VALD、READY握手機制。6、 信息源通過VALID信號來指示通道中的數(shù)據(jù)和控制信息什么時候有效。目地源用READY信號來表示何時能夠接收數(shù)據(jù)。讀數(shù)據(jù)和寫數(shù)據(jù)通

4、道都包括一個LAST信號，用來指明一個事物傳輸?shù)淖詈笠粋€數(shù)據(jù)。7、 讀和寫事務(wù)都有他們自己的地址通道，這地址通道攜帶著傳輸事務(wù)所必須的地址和信息。8、 讀數(shù)據(jù)通道傳送著從設(shè)備到主機的讀數(shù)據(jù)和讀響應(yīng)信息。讀響應(yīng)信息指明讀事務(wù)的完成狀態(tài)。9、 寫數(shù)據(jù)通路傳送著主機向設(shè)備的寫數(shù)據(jù)。每八個數(shù)據(jù)都會有一個byte lane ，用來指明數(shù)據(jù)總線上面的哪些byte有效。寫響應(yīng)通道提供了設(shè)備響應(yīng)寫事務(wù)的一種方式。這完成信號每一次突發(fā)式讀寫會產(chǎn)生一個。10、 主機和設(shè)備的接口和互聯(lián)圖如下：11、 傳輸?shù)刂沸畔⒑蛿?shù)據(jù)都是在VALID和READY同時為高時有效。12、 突發(fā)式讀的時序圖如下：當?shù)刂烦霈F(xiàn)在地址總線后，

5、傳輸?shù)臄?shù)據(jù)將出現(xiàn)在讀數(shù)據(jù)通道上。設(shè)備保持VALID為低直到讀數(shù)據(jù)有效。為了表明一次突發(fā)式讀寫的完成，設(shè)備用RLAST信號來表示最后一個被傳輸?shù)臄?shù)據(jù)。13、 重疊突發(fā)式讀時序圖如下：設(shè)備會在第一次突發(fā)式讀完成后處理第二次突發(fā)式讀數(shù)據(jù)。也就意味著，主機一開始傳送了兩個地址給設(shè)備。設(shè)備在完全處理完第一個地址的數(shù)據(jù)之后才開始處理第二個地址的數(shù)據(jù)。14、 突發(fā)式寫時序圖如下：這一過程的開始時，主機發(fā)送地址和控制信息到寫地址通道中，然后主機發(fā)送每一個寫數(shù)據(jù)到寫數(shù)據(jù)通道中。當主機發(fā)送最后一個數(shù)據(jù)時，WLAST信號就變?yōu)楦?。當設(shè)備接收完所有數(shù)據(jù)之后他將一個寫響應(yīng)發(fā)送回主機來表明寫事務(wù)完成。15、 AXI協(xié)議支

6、持亂序傳輸。他給每一個通過接口的事務(wù)一個IDtag。協(xié)議要求相同ID tag的事務(wù)必須有序完成，而不同ID tag可以亂序完成。第二章 本章主要介紹一些信號描述，其中包括全局信號、寫地址通道信號、寫數(shù)據(jù)通道信號、寫響應(yīng)通道信號、讀地址通道信號、讀數(shù)據(jù)通道信號、低功耗接口信號。本章的所有表都是以32位的數(shù)據(jù)總線、4位的寫數(shù)據(jù)閘門、4位的ID段。1、 全局信號信號源描述ACLKClock source全局時鐘信號ARESETnReset source全局復(fù)位信號，低電平有效2、 寫地址通道信號 信號源描述AWID3:0主機寫地址ID，這個信號是寫地址信號組的ID tag。AWADDR31:0主機寫

7、地址。AWLEN3:0主機突發(fā)式寫的長度。此長度決定突發(fā)式寫所傳輸?shù)臄?shù)據(jù)的個數(shù)。AWSIZE2:0主機突發(fā)式寫的大小。AWBURST1:0 主機突發(fā)式寫的類型。AWLOCK1:0主機鎖類型。AWCACHE3:0主機Cache類型。這信號指明事務(wù)的bufferable、cacheable、write-through、write-back、allocate attributes信息。AWPROT2:0主機保護類型。AWVALID主機寫地址有效。1 = 地址和控制信息有效0 = 地址和控制信息無效這個信號會一直保持，直到AWREADY變?yōu)楦?。AWREADY設(shè)備寫地址準備好。這個信號用來指明設(shè)備已經(jīng)準

8、備好接受地址和控制信息了。1 = 設(shè)備準備好0 = 設(shè)備沒準備好3、 寫數(shù)據(jù)通道信號信號源描述WID3:0主機寫ID tag，WID的值必須與AWID的值匹配WDATA31:0主機寫的數(shù)據(jù)。WSTRB3:0主機寫閥門。WSTRBn標示的區(qū)間為WDATA(8*n)+7:(8*n)WLAST主機寫的最后一個數(shù)據(jù)。WVALID主機寫有效1 = 寫數(shù)據(jù)和閥門有效0 = 寫數(shù)據(jù)和閥門無效WREADY設(shè)備寫就緒。指明設(shè)備已經(jīng)準備好接受數(shù)據(jù)了1 = 設(shè)備就緒0 = 設(shè)備未就緒4、 寫響應(yīng)通道信號信號源描述BID3:0設(shè)備響應(yīng)ID ， 這個數(shù)值必須與AWID的數(shù)值匹配。BRESP1:0設(shè)備寫響應(yīng)。這個信號指明

9、寫事務(wù)的狀態(tài)?？赡苡械捻憫?yīng)：OKAY、EXOKAY、SLVERR、DECERR。BVALID設(shè)備寫響應(yīng)有效。1 = 寫響應(yīng)有效0 = 寫響應(yīng)無效BREADY主機接受響應(yīng)就緒。該信號表示主機已經(jīng)能夠接受響應(yīng)信息。1 = 主機就緒0 = 主機未就緒5、讀地址通道信號信號源描述ARID3:0主機讀地址ID。ARADDR31:0主機讀地址。ARLEN3:0主機突發(fā)式讀長度。ARSIZE2:0主機突發(fā)式讀大小。ARBURST1:0主機突發(fā)式讀類型。ARLOCK1:0主機鎖類型。ARCACHE3:0主機Cache類型。ARPROT2:0主機保護類型。ARVALID主機讀地址有效。信號一直保持，直到ARRE

10、ADY為高。1 = 地址和控制信息有效0 = 地址和控制信息無效ARREADY設(shè)備讀地址就緒。指明設(shè)備已經(jīng)準備好接受數(shù)據(jù)了。1 = 設(shè)備就緒0 = 設(shè)備未就緒6、 讀數(shù)據(jù)通道信號信號源描述RID3:0設(shè)備讀ID tag。RID的數(shù)值必須與ARID的數(shù)值匹配。RDATA31:0設(shè)備讀數(shù)據(jù)。RRESP1:0設(shè)備讀響應(yīng)。這個信號指明讀傳輸?shù)臓顟B(tài)：OKAY、EXOKAY、SLVERR、DECERR。RLAST設(shè)備讀事務(wù)傳送的最后一個數(shù)據(jù)。RVALID設(shè)備讀數(shù)據(jù)有效。1 = 讀數(shù)據(jù)有效。0 = 讀數(shù)據(jù)無效。 RREADY主機讀數(shù)據(jù)就緒。1 = 主機就緒0 = 主機未就緒7、 低功耗接口信號信號源描述CS

11、YSREQCLOCK controller系統(tǒng)低功耗請求。此信號來自系統(tǒng)時鐘控制器，使外圍設(shè)備進入低功耗狀態(tài)。CSYSACK外圍設(shè)備低功耗請求應(yīng)答。CACTIVE外圍設(shè)備Clock active 1 = 外圍設(shè)備時鐘請求0 = 外圍設(shè)備時鐘無請求第三章 本章介紹主機/設(shè)備之間的握手過程以及READY和VALD握手信號的關(guān)系以及默認值。1、 全部5個通道使用相同的VALID/READY握手機制傳輸數(shù)據(jù)及控制信息。傳輸源產(chǎn)生VLAID信號來指明何時數(shù)據(jù)或控制信息有效。而目地源產(chǎn)生READY信號來指明已經(jīng)準備好接受數(shù)據(jù)或控制信息。傳輸發(fā)生在VALID和READY信號同時為高的時候。VALID和REA

12、DY信號的出現(xiàn)有三種關(guān)系。（1） VALID先變高READY后變高。時序圖如下：在箭頭處信息傳輸發(fā)生。（2） READY先變高VALID后變高。時序圖如下：同樣在箭頭處信息傳輸發(fā)生。（3） VALID和READY信號同時變高。時序圖如下：在這種情況下，信息傳輸立馬發(fā)生，如圖箭頭處指明信息傳輸發(fā)生。2、 通道之間的關(guān)系 地址、讀、寫和寫響應(yīng)通道之間的關(guān)系是靈活的。 例如，寫數(shù)據(jù)可以出現(xiàn)在接口上早于與其相關(guān)聯(lián)的寫地址。也有可能寫數(shù)據(jù)與寫地址在一個周期中出現(xiàn)。 兩種關(guān)系必須被保持： （1）讀數(shù)據(jù)必須總是跟在與其數(shù)據(jù)相關(guān)聯(lián)的地址之后。 （2）寫響應(yīng)必須總是跟在與其相關(guān)聯(lián)的寫事務(wù)的最后出現(xiàn)。3、 通道握

13、手信號之間的依賴性 讀事務(wù)握手依賴關(guān)系如圖：（1） 設(shè)備可以在ARVALID出現(xiàn)的時候在給出ARREADY信號，也可以先給出ARREADY信號，再等待ARVALID信號。（2） 但是設(shè)備必須等待ARVALID和ARREADY信號都有效才能給出RVALID信號，開始數(shù)據(jù)傳輸。寫事務(wù)握手依賴關(guān)系如圖：（1） 主機必須不能夠等待設(shè)備先給出AWREADY或WREADY信號信號后再給出信號AWVALID或WVLAID。（2） 設(shè)備可以等待信號AWVALID或WVALID信號有效或者兩個都有效之后再給出AWREADY信號。（3） 設(shè)備可以等待AWVALID或WVALID信號有效或者兩個信號都有效之后再給出

14、WREADY信號。第四章 本章主要介紹AXI突發(fā)式讀寫的類型和在一次突發(fā)式讀寫事務(wù)內(nèi)如何計算地址和byte lanes。1、 突發(fā)式讀寫的地址必須以4KB對齊。2、 信號AWLEN或信號ARLEN指定每一次突發(fā)式讀寫所傳輸?shù)臄?shù)據(jù)的個數(shù)。具體信息如下圖：3、 ARSIZE信號或AWSIZE信號指定每一個時鐘節(jié)拍所傳輸?shù)臄?shù)據(jù)的最大位數(shù)。具體信息如下圖： 需要注意的是任何傳輸?shù)腟IZE都不能超過數(shù)據(jù)總線的寬度。4、 AXI協(xié)議定義了三種突發(fā)式讀寫的類型：固定式的突發(fā)讀寫、增值式突發(fā)讀寫、包裝式突發(fā)讀寫。用信號ARBURST或AWBURST來選擇突發(fā)式讀寫的類型。具體信息如下圖：（1） 固定式突發(fā)讀寫

15、是指地址是固定的，每一次傳輸?shù)牡刂范疾蛔?。這樣的突發(fā)式讀寫是重復(fù)的對一個相同的位置進行存取。例如FIFO。（2） 增值式突發(fā)讀寫是指每一次讀寫的地址都比上一次的地址增加一個固定的值。（3） 包裝式突發(fā)讀寫跟增值式突發(fā)讀寫類似。包裝式突發(fā)讀寫的地址是包數(shù)據(jù)的低地址當?shù)竭_一個包邊界。包裝式突發(fā)讀寫有兩個限制：起始地址必須以傳輸?shù)膕ize對齊。突發(fā)式讀寫的長度必須是2、4、8或者16。5、 關(guān)于一些地址的計算公式。Start_Address 主機發(fā)送的起始地址Number_Bytes 每一次數(shù)據(jù)傳輸所能傳輸?shù)臄?shù)據(jù)byte的最大數(shù)量Data_Bus_Bytes 數(shù)據(jù)總線上面byte lanes的數(shù)量A

16、ligned_Address 對齊版本的起始地址Burst_Length 一次突發(fā)式讀寫所傳輸?shù)臄?shù)據(jù)的個數(shù)Address_N 每一次突發(fā)式讀寫所傳輸?shù)牡刂窋?shù)量，范圍是2-16Wrap_Boundary 包裝式突發(fā)讀寫的最低地址Lower_Byte_Lane 傳輸?shù)淖畹偷刂返腷yte laneUpper_Byte_Lane 傳輸?shù)淖罡叩刂返腷yte laneINT(x) 對x進行向下取整下面是計算公式：Start_Address = ADDRNumber_Bytes = 2SIZEBurst_Length = LEN + 1Aligned_Address = (INT(Start_Address

17、 / Number_Bytes) ) x Number_BytesAddress_1 = Start_AddressAddress_N = Aligned_Address + (N 1) x Number_BytesWrap_Boundary = (INT(Start_Address / (Number_Bytes x Burst_Length)x (Number_Bytes x Burst_Length)如果有Address_N = Wrap_Boundary + (Number_Bytes x Burst_Length)，則后面的公式成立Address_N = Wrap_Boundary。

18、第一次突發(fā)式讀寫：Lower_Byte_Lane = Start_Address - (INT(Start_Address / Data_Bus_Bytes)x Data_Bus_BytesUpper_Byte_Lane = Aligned_Address + (Number_Bytes - 1) -(INT(Start_Address / Data_Bus_Bytes) x Data_Bus_Bytes除了第一次讀寫之后的讀寫：Lower_Byte_Lane = Address_N (INT(Address_N / Data_Bus_Bytes)x Data_Bus_BytesUpper_B

19、yte_Lane = Lower_Byte_Lane + Number_Bytes 1DATA(8 x Upper_Byte_Lane) + 7 : (8 x Lower_Byte_Lane)。第五章 本章描述了AXI協(xié)議支持的系統(tǒng)級的Cache和保護單元。1、 ARCACHE3:0和AWCACHE3:0的編碼如下圖： 在一些情況下，信號AWACAHE可以用來確定哪個部件來提供寫響應(yīng)。如果寫事務(wù)被指定為bufferable ，那么他接受來自橋或者系統(tǒng)級的cache提供的寫響應(yīng)。如果事務(wù)被指定為non-bufferable，那么寫響應(yīng)必須有最終目的源提供。2、 AWPROT或者ARPROT信號提

20、供三種級別的存取保護：（1） 正常存取或者特權(quán)存取， ARPROT0 和 AWPROT0（2） 安全性存取或者沒有安全性存取， ARPROT1 和 AWPROT1（3） 指令存取或者數(shù)據(jù)存取 ARPROT2 和 AWPROT2信號ARPROT2:0 和 信號AWPROT2:0的編碼如下圖：第六章 本章描述了AXI協(xié)議工具的獨占式存取和鎖存取機制。1、 當對自動存取時能之后，可以通過信號ARLOCK1:0或信號AWLOCK1:0來配置獨占式存取和鎖存取。編碼如下圖： 我們通過信號ARLOCK1:0或AWLOCK1:0來選擇獨占式存取，用信號RRESP1:0或BRESP1:0來指明獨占式存取的成功

21、與否。2、 主機在請求獨占式存取時，設(shè)備會返回兩個響應(yīng)分別是EXOKAY和OKAY。EXOKAY是指設(shè)備支持獨占式存取，而OKAY是指設(shè)備不支持獨占式存取。、3、 如果一個設(shè)備不支持獨占式存取，可以忽略信號ARLOCK1:0和AWLOCK1:0。他必須提供OKAY響應(yīng)對正常式存取和獨占式存取。如果一個設(shè)備要支持獨占式存取則必須有硬件監(jiān)視器。4、 通過信號ARLOCK1:0或信號AWLOCK1:0對事務(wù)加鎖，需要確定只允許主機存取設(shè)備區(qū)域直到一個未加鎖的事務(wù)從同一個主機完成。此處推薦鎖存取只用來支持legacy devices。5、 推薦遵循下面兩天建議，但是不強制：（1） 保持所有鎖事務(wù)序列都

22、在相同的4KB地址區(qū)域內(nèi)。（2） 限制用瑣事務(wù)序列對兩個事務(wù)加鎖。第七章 本章描述了AXI讀寫事務(wù)的四個設(shè)備響應(yīng)。1、 AXI協(xié)議對讀事務(wù)和寫事務(wù)都有響應(yīng)。對于讀事務(wù)，讀響應(yīng)與讀數(shù)據(jù)一起發(fā)送給主機，而寫事務(wù)將寫響應(yīng)通過寫響應(yīng)通道傳送。AXI協(xié)議的響應(yīng)類型有OKAY、EXOKAY、SLVERR、DECERR。2、 通過信號RRESP1:0和BRESP1:0來編碼響應(yīng)信號，具體如下圖：協(xié)議規(guī)定請求的需要傳輸?shù)臄?shù)據(jù)數(shù)量必須被執(zhí)行，即使有錯誤報告。在一次突發(fā)式讀寫的剩余數(shù)據(jù)不會被取消傳輸，即使有單個錯誤報告。3、 AXI協(xié)議的四種響應(yīng)類型：正常存取成功、獨占式存取、設(shè)備錯誤、譯碼錯誤。AXI協(xié)議要求，

23、在一個傳輸事務(wù)中的所有數(shù)據(jù)必須傳輸完成，即使有錯誤狀態(tài)發(fā)生。第八章 本章描述AXI協(xié)議用事務(wù)ID tags來處理多地址和亂序傳輸。1、 下面介紹5中事務(wù)IDs：（1） AWID 這個ID tag是寫地址群組信號。（2） WID 這個是寫ID tag在寫事務(wù)中，與寫數(shù)據(jù)在一起，主機傳送一個WID去匹配與地址相一致的AWID。（3） BID 這個ID tag是寫響應(yīng)事務(wù)中。設(shè)備會傳送BID去匹配與AWID和WID相一致的事務(wù)。（4） ARID 這個ID tag是讀地址群組信號。（5） RID 這個ID tag是在讀事務(wù)中。設(shè)備傳送RID去匹配與ARID相一致的事務(wù)。2、 主機可以使用一個事務(wù)的AR

24、ID或者AWID段提供的附加信息排序主機的需要。事務(wù)序列規(guī)則如下：（1） 從不同主機傳輸?shù)氖聞?wù)沒有先后順序限制。他們可以以任意順序完成。（2） 從同一個主機傳輸?shù)牟煌琁D事務(wù)，也沒有先后順序限制。他們可以以任意順序完成。（3） 相同數(shù)值的AWID寫事務(wù)數(shù)據(jù)序列必須按照順序依次寫入主機發(fā)送的地址內(nèi)。（4） 相同數(shù)值的ARID讀事務(wù)數(shù)據(jù)序列必須遵循下面的順序：當從相同設(shè)備讀相同的ARID時，設(shè)備必須確保讀數(shù)據(jù)按照相同的地址順序接受。當從不同的設(shè)備讀相同的ARID時，接口處必須確保讀數(shù)據(jù)按照主機發(fā)送的相同的地址順序。（5） 在相同的AWID和ARID的讀事務(wù)和寫事務(wù)之間沒有先后順序限制。如果主機要求

25、有順序限制，那么必須確保第一次事務(wù)完全完成后才開始執(zhí)行第二個事務(wù)。3、當一個主機接口與interconnect相連時，interconnect會在信號ARID、AWID、WID段添加一位，每一個主機端口都是獨一無二的。這樣做有兩個影響：（1） 主機不需要去知道其他主機的ID數(shù)值，因為interconnect是ID值是唯一的，當將主機number添加到段中。（2） 在設(shè)備接口處的ID段的寬度要比主機接口處的ID段寬。對于讀數(shù)據(jù)，interconnect附加一位到RID段中，用來判斷哪個主機端口讀取數(shù)據(jù)。Interconnect會移除RID段中的這一位在將RID的值送往正確的主機端口之前。第九章本

26、章描述了AXI讀寫數(shù)據(jù)總線傳輸?shù)牟煌笮『徒涌谌绾斡米止?jié)不變endian去握手混合endian傳輸。1、 Narrow傳輸，當主機產(chǎn)生的數(shù)據(jù)寬度小于數(shù)據(jù)總線寬度時，地址和控制信息決定哪一個byte lanes為有效的數(shù)據(jù)。下面是兩個應(yīng)用byte lanes的例子：Example 1：Example 2：2、 下面是一個數(shù)據(jù)不變性存取需求的數(shù)據(jù)結(jié)構(gòu)的例子。他包含頭信息，例如source、destination identifiers這些信息是采用little-endian格式，但是payload是big-endian 字節(jié)流，具體情況如下圖：數(shù)據(jù)不變性確保在數(shù)據(jù)結(jié)構(gòu)中l(wèi)ittle-endian存取頭信息的部分不會破壞其他big-endian數(shù)據(jù)。第十章 本章描述AXI協(xié)議不對齊握手傳輸。1、 AXI協(xié)議允許主機使用低階地址行去標示一個不對齊的起始地址在突發(fā)讀寫中。低階地址行的信息必須包含byte lane strobes信息。2、 下面是幾個例子來表明數(shù)據(jù)以對齊或者不對齊的地址為起始地址，分別在32位和64位數(shù)據(jù)總線上面?zhèn)鬏數(shù)那闆r。其中暗色的框表示沒有傳輸?shù)臄?shù)據(jù)