ADC外圍電路的設(shè)計(jì)

1、ADC 外圍電路的設(shè)計(jì)摘 要 :ADC 外圍電路的設(shè)計(jì)通常包括模擬電路、 數(shù)字電路和電源電路的設(shè)計(jì)。 為了滿足 ADC 的需要 ,ADC 外圍電 路的設(shè)計(jì)重點(diǎn)是輸入放大信號(hào) ,為了使其充分發(fā)揮整體性能必須在 ADC 轉(zhuǎn)換期間保持輸入電壓的穩(wěn)定 ;為了消除模擬多路開關(guān)因阻抗不匹配和轉(zhuǎn)換階躍信號(hào)變化對(duì) ADC 輸入及采 樣階段的影響 ,需在多路開關(guān)與 ADC 之間加接高輸入阻抗的 電壓跟隨器 ,并待階躍變化穩(wěn)定后 ,再讓采樣保持電路進(jìn)入采樣階段 ;為了滿足微控制器對(duì)時(shí)序的要求 ,必須選擇恰當(dāng)?shù)慕涌谛问健４送?,采用良好的接地方式與電壓去耦方法,可以避免模擬信號(hào)和數(shù)字信號(hào)受到噪聲干擾 ,也可避免兩種

2、信號(hào)產(chǎn)生互相干擾。 為了防止噪聲對(duì)數(shù)字信號(hào)的影響 ,還使用了相應(yīng)的隔離方式。關(guān)鍵詞 :放大 ; 匹配 ; 時(shí)序 ;去耦 ; 隔離中圖分類號(hào) :TN710-34 文獻(xiàn)標(biāo)識(shí)碼 :A文章編號(hào) :1004-373X(2010)22-0003-02Design of ADC Peripheral CircuitGAO Zhong-yi (Mechanical and Electrical Engineering Department,Baicheng Professional Technology Institute, Baicheng 137000,China)Abstract:The main de

3、sign of ADC peripheral circuitincludes analog circuit, digital circuit and power circuit. The amplifying signal input is important to meet the requirement ofADC, and the stability of input voltage between ADC conversion should be kept to enable its overall performance. In order to eliminate the infl

4、uence of unmatched impedance and transformation step signal change factor of simulation multi-way switch on the ADC input and sampling stage, the voltage follower with high input impedance should be used between multi-way switch and ADC. An appropriate connection form is adopted to meet the requirem

5、ent of micro-controller on time sequence. The good earth method and voltage decoupling method are selected to avoid the noise disturbance. The corresponding isolation way is used to prevent the influence of noise on digital signal.Keywords:enlarge;match;timing;decoupling;isolation在使用 ADC 芯片時(shí) ,由于 ADC

6、 的型號(hào)多樣化 ,其性能各有局限性 ,所以為了使 ADC 能夠適應(yīng)現(xiàn)場需要以及滿足后繼 電路的要求 ,必需對(duì) ADC 的外圍電路進(jìn)行設(shè)計(jì)。 ADC 外圍電 路的設(shè)計(jì)通常包括模擬電路、數(shù)字電路和電源電路的設(shè)計(jì)。1 模擬電路的設(shè)計(jì)1.1 前置放大器電路的設(shè)計(jì)市場上除了少數(shù)的 ADC 本身帶有放大電路外,多數(shù) ADC都不具備此結(jié)構(gòu) ,而一般模 /數(shù)轉(zhuǎn)換系統(tǒng)的模擬輸入信號(hào)是比較小的 ,因此通常需要使用模擬放大器 ,來提升輸入電壓。模擬放大器一般選用集成運(yùn)算放大器、儀表放大器或隔離放大 器等。使用模擬放大器時(shí)要著重考慮放大器的帶寬和精度 當(dāng)選擇運(yùn)算放大器時(shí) ,其帶寬和精度都應(yīng)當(dāng)優(yōu)于所選擇的ADC1 。模

7、擬放大器不僅能放大模擬輸入信號(hào),而且還具有阻抗變化的作用 2 。對(duì)于輸入電阻比較小的 ADC, 而信號(hào)源的內(nèi) 阻又比較大時(shí) ,需要選用高輸入阻抗、低輸出阻抗的放大器有時(shí)也可以加接電壓跟隨器 ,以提高輸入阻抗 ,從而達(dá)到匹配的目的。1.2 采樣保持電路的設(shè)計(jì) 采樣保持電路可以使 ADC 轉(zhuǎn)換器在轉(zhuǎn)換期間保持電壓不變,因此對(duì)于沒有采樣保持電路的 ADC, 必需在模擬輸入之 前加接采樣保持電路。 在選用采樣保持器時(shí) ,要注重捕獲時(shí)間和頂級(jí)率的選擇 ,因?yàn)樗鼈冎苯雨P(guān)系到模 /數(shù)轉(zhuǎn)換系統(tǒng)的整體性能。捕獲時(shí)間實(shí)質(zhì)就是采樣保持器的采樣階段所需的時(shí)間它要與 ADC 的轉(zhuǎn)換時(shí)間合理配合 ,過大則影響 ADC 的

8、轉(zhuǎn)換速率 ,過小則容易產(chǎn)生功能混亂或數(shù)據(jù)丟失等現(xiàn)象3。在 ADC 進(jìn)行轉(zhuǎn)換的過程中,采樣保持電路進(jìn)入保持階段。通常采樣保持電路是靠電容來進(jìn)行電壓保持的,由于電容和采樣開關(guān)中漏電流以及保持電路中偏置電流的影響,使保持的模擬電壓隨時(shí)間的延續(xù)而有所下降（或上升 ）,其下降的速率就是采樣保持電路的頂級(jí)率。頂級(jí)率過大就會(huì)影響轉(zhuǎn)換精度。頂級(jí)率和捕獲時(shí)間不但與采樣保持電路有關(guān), 而且還與外 接的保持電容有關(guān) ,增大電容時(shí) ,可以減小頂級(jí)率 ,但捕獲時(shí)間將增大 ,因此需要全面考慮。 對(duì)于模擬輸入電壓變化緩慢的系 統(tǒng),可以不使用采樣保持電路 ,一般模擬輸入電壓變化不超過 1/2 LSB 時(shí),就可不用 4 。1.

9、3 多路開關(guān)的設(shè)計(jì) 多路開關(guān)也是 ADC 的主要外圍設(shè)備之一。設(shè)計(jì)時(shí)需要注意以下問題 :實(shí)際中 ,部分 ADC 的輸入電阻較小 ,而模擬多路開關(guān)并不是理想開關(guān) ,其導(dǎo)通電阻較大 5, 因此 ADC 與模 擬多路開關(guān)之間的阻抗并不匹配 ,這將影響整個(gè)系統(tǒng)的運(yùn)行精度 ,因此不容忽視 ,這時(shí)可在多路開關(guān)與 ADC 之間加接高輸 入阻抗的電壓跟隨器 ;此外模擬多路開關(guān)存在漏電流 ,而且各路開關(guān)是并聯(lián)的 ,當(dāng)開關(guān)的路數(shù)較多時(shí) ,漏電流就不能忽視 ,這時(shí)可采用分級(jí)模擬開關(guān)來解決這個(gè)問題 ;在多通道的數(shù)據(jù)采集系統(tǒng)中 ,當(dāng)通道切換時(shí) ,模擬電壓將產(chǎn)生階躍變化 ,這時(shí)應(yīng)等階躍變化穩(wěn)定后 ,再讓采樣保持電路進(jìn)入采

10、樣階段;具有分級(jí)流水結(jié)構(gòu)的ADC和藝-型的ADC,其輸出的數(shù)據(jù)是滯后的 因此需要全面考慮轉(zhuǎn)換器外圍電路所需的穩(wěn)定時(shí)間以及ADC 對(duì)多路開關(guān)的階躍變化所需的響應(yīng)時(shí)間等。2 數(shù)字外圍電路的設(shè)計(jì)ADC 的輸出是數(shù)字電路 ,它與后繼電路相連接所需要的數(shù)據(jù)線可以分為并行接口和串行接口兩種型式。2.1 并行接口電路的設(shè)計(jì) 絕大多數(shù) ADC 的數(shù)據(jù)輸出都具備并行接口 ,可以很方便地與下級(jí)電路 （微處理器等 ）的數(shù)據(jù)總線相連接 ,數(shù)據(jù)傳送速度快。ADC的數(shù)據(jù)總線常用的有 8位和16位,但一般1016位的 ADC 既能與 16 位的接口方式與 16 位的微控制器直接相 連,又能以 8 位接口方式與 8 位微控制

11、器相連。 并行接口除了, 如啟并行的數(shù)據(jù)線外 ,還需要許多控制信號(hào)線和狀態(tài)信號(hào)線動(dòng)轉(zhuǎn)換信號(hào)線、 讀/寫信號(hào)線、 片選信號(hào)線等。 由于各種 ADC的芯片各不相同 ,所以在設(shè)計(jì)時(shí) ,必須弄清具體型號(hào)的各信號(hào)定義、時(shí)序以及使用微控制器的總線時(shí)序 ,從而才能設(shè)計(jì)出滿足時(shí)序要求的接口電路。2.2 串行接口電路的設(shè)計(jì)串行接口只需要 1 根雙向數(shù)據(jù)線、或者 2 條傳輸方向相反的數(shù)據(jù)線和少量的控制線。這樣能大大地減少芯片的引腳 數(shù)目 ,進(jìn)而簡化了整機(jī)的布線。 實(shí)際中多數(shù)微型控制器都有串 行接口 ,這樣給串行數(shù)據(jù)輸出的 ADC 使用提供了便利的條件 ,不過這種傳輸方式速度慢、 效率低 ,但隨著芯片工作頻率的提高

12、,串行傳輸速率也得到了改善。 常見的串行接口有通用異步接收/發(fā)送器、串行外圍接口和I2C 總線等 ,設(shè)計(jì)時(shí)應(yīng)根據(jù)具體情況采取相應(yīng)的方式 6 。3 電源和接地的設(shè)計(jì) 在 ADC 電路中既含有模擬信號(hào) ,又含有數(shù)字信號(hào) ,而模擬信號(hào)部分是精密的信號(hào)處理電路 ,例如分辨率為 10 位 5 V 量 程的 ADC, 所對(duì)應(yīng) 1 LSB 的模擬電壓為 4.88 mV7 。數(shù)字電 路部分是與其他邏輯電路連接在一起的 ,工作信號(hào)為脈沖信號(hào),信號(hào)的幅度大 ,頻譜寬。對(duì)于模擬信號(hào)來說 ,數(shù)字信號(hào)是個(gè)干擾源，地線噪聲可達(dá)？甘？毫伏，甚至幾百毫伏。如果存在 接地不良 ,布線不當(dāng)?shù)纫蛩?,那么數(shù)字噪聲將嚴(yán)重影響模擬信號(hào)

13、部分的精度 ,甚至無法工作 ,所以對(duì)于高速 ADC 或高分辨率 的轉(zhuǎn)換系統(tǒng)要特別重視印制電路板的布線以及電源的去耦 問題。為了減小地線噪聲干擾可以采取下列措施3.1 參考點(diǎn)的設(shè)計(jì)AGND 與 DGND 分開 ,建立模擬參考點(diǎn) ,把所有的模擬部分都接到這個(gè)參考點(diǎn)上。 此外還應(yīng)注意合理布局 ,盡量縮短地線的長度 ,加大地線的橫截面積等。3.2 AGND 和 DGND 連接的設(shè)計(jì)AGND 接模擬參考點(diǎn) ,DGND 接數(shù)字電路 ,并與數(shù)字電源地相連接 ,并且 AGND 和 DGND 只在靠近 ADC 的引腳一處 進(jìn)行連接。3.3 電源接線的設(shè)計(jì) 多數(shù) ADC 使用的不止是一種電源 ,通常 5 V 電源

14、供數(shù)字部分使用 ,15 V 電源供模擬部分使用。 這兩組電源要分別接到AGND 和 DGND 上 ,同時(shí)注意這兩組電源的變壓器繞組之間應(yīng)具有良好的絕緣和良好的靜電隔離。3.4 電源去耦的設(shè)計(jì)ADC 的電源要加去耦電容 ,并且安裝時(shí)電容要盡量靠近ADC的電源。一般情況下，電容可用110卩F鉭電容與 0.010.1卩F高頻瓷介電容并聯(lián) 3.5 高低噪聲電路接地的設(shè)計(jì) 數(shù)字電路中的高頻信號(hào)電路和大電流電路屬于高噪聲電路,而 ADC 接口中的數(shù)字信號(hào)則屬于低噪聲電路 ,因此兩者應(yīng)各有接地參考點(diǎn) 8 。前面是地線連接時(shí)需要考慮的問題 ,但是在實(shí)際中各電路結(jié)構(gòu)和參數(shù)的差別很大 ,所以一般不能采取同一模式。

15、 對(duì)于些 ADC 芯片說明書中已經(jīng)給出了電源和地線以及芯片評(píng) 估板的印制電路布線圖 ,使用時(shí)要按照說明書去連接 ,這樣才能達(dá)到系統(tǒng)的預(yù)期指標(biāo)。4 信號(hào)隔離的設(shè)計(jì) 從上面的分析可知 ,合理的布線和接地可以有效地抑制噪聲干擾 ,但由于模擬信號(hào)和數(shù)字信號(hào)仍存在共地,所以要徹底消除數(shù)字噪聲對(duì)模擬信號(hào)的影響是不可能的。 此外 ,模擬信號(hào)在傳輸線上也容易受到干擾 ,這些干擾不僅對(duì)模擬信號(hào)有影響 ,對(duì)數(shù)字電路影響更大 ,嚴(yán)重時(shí)會(huì)產(chǎn)生運(yùn)行錯(cuò)誤。因此采取隔離措施可以進(jìn)一步抑制干擾,常用的隔離元件是光電耦合器9 。根據(jù)隔離位置的不同 ,可分為 2 種隔離方式 :一種是隔離模擬信號(hào)端 ;另一種是隔離數(shù)字信號(hào)端。 由于數(shù)字信號(hào)的 工作頻率較高 ,所以必須采用高速光電耦合器或采取加速措施,并且在微處理器中加入等待周期或增加信號(hào)鎖存器等,以協(xié)調(diào)光電耦合器引來的延遲時(shí)間 ,這將帶來接口電路的復(fù)雜性和降低系統(tǒng)響應(yīng)速度的負(fù)面影響。 在實(shí)際應(yīng)用中,由于對(duì)不同系統(tǒng)的技術(shù)要求各有不同 ,所以 ADC 外圍電路的設(shè)計(jì)也要 根據(jù)具體情況采用不同的方法。參考文獻(xiàn)1 李中發(fā) .數(shù)字電子技術(shù) M.2 版.北京:中國水利水電出版社 ,2007.2 秦增煌.電工學(xué) 仆）M.6版.北京:高等教育出版社,2004.3 張寧 .全數(shù)字化超寬帶接收器的 ADC 電路及數(shù)據(jù)存儲(chǔ)設(shè)計(jì)M.哈爾濱：哈爾濱工業(yè)大學(xué)出