《計(jì)算機(jī)組織與結(jié)構(gòu)教學(xué)課件》計(jì)組期末整理

1、第一部分 概述第一章 導(dǎo)論1.計(jì)算及體系結(jié)構(gòu)是指那些對程序員可見的系統(tǒng)屬性。 計(jì)算機(jī)組織是指實(shí)現(xiàn)其結(jié)構(gòu)規(guī)范的操作單元及其相互連接（不可見）。2.計(jì)算機(jī)的基本功能：數(shù)據(jù)處理、數(shù)據(jù)存儲、數(shù)據(jù)傳送。3.計(jì)算機(jī)4種主要的結(jié)構(gòu)組件：中央處理器（CPU），主存儲器，I/O，系統(tǒng)互連。4.CPU的主要結(jié)構(gòu)部件：控制器，算術(shù)邏輯單元（ALU），寄存器，CPU內(nèi)部互連。第二章 計(jì)算機(jī)的演變和性能1.第一代：真空管（1946-1957） ENIAC：十進(jìn)制，手動的 馮諾依曼機(jī)（IAS）：“程序存儲”，二進(jìn)制，通用計(jì)算機(jī)的原型 IAS的普通結(jié)構(gòu)：主存儲器，算術(shù)邏輯單元（ALU），控制器，I/O2.第二代：晶體管（1

2、958-1964） 電子元件的改進(jìn)和更復(fù)雜的電路提高了CPU 速度。3.第三代：集成電路（1965-now） 分立元件：單個獨(dú)立封裝的晶體管。 集成電路級別，計(jì)算機(jī)系統(tǒng)的3個主要組成部分：門，內(nèi)存位元，它們之間的互連結(jié)構(gòu)。 關(guān)系：硅晶片被劃分為多塊芯片，每塊芯片包含許多邏輯門和輸入輸出連接點(diǎn)并被封裝，晶片被加上引腳用于連接外部設(shè)備。 小規(guī)模集成電路大規(guī)模集成電路超大規(guī)模集成電路巨大規(guī)模集成電路 摩爾定律：當(dāng)價格不變時，集成電路上可容納的晶體管數(shù)目，約每隔18個月便會增將提升一倍，性能也將提升一倍。4.IBM系列機(jī)的特征：相同或相似的指令集，相似或相同的操作系統(tǒng)，更高的速度，更多的I/O端口數(shù)，

3、更大的內(nèi)存容量，成本增加。5.解決CPU與主存速度差異：1）使DRAM借口更寬，增大總線的數(shù)據(jù)寬度來增加每次取出的位數(shù)；2）在DRAM中加入高速緩存機(jī)制；3）在主存和CPU之間引入更復(fù)雜、有效的高速緩存結(jié)構(gòu)；4）使用高速總線和分層總線。6.CPU提速： 1）提高CPU硬件速度（邏輯門尺寸減小，時鐘速率提升）功耗大，散熱難； 2）提高Cache容量與速度極限； 3）改變CPU的組織和體系結(jié)構(gòu)多核；7.微處理器的關(guān)鍵特征：CPU的所有元件都在同一塊芯片內(nèi)。第二部分 計(jì)算機(jī)系統(tǒng)第三章 計(jì)算機(jī)功能和互連的頂層視圖1.中斷：為了提高處理效率 為適應(yīng)中斷，中斷周期被加入指令周期中。 多重中斷的兩種處理方式

4、：1） 順序中斷：簡單有效，但未考慮優(yōu)先級和時間的緊迫性。2） 嵌套中斷：考慮優(yōu)先級，復(fù)雜每個中斷請求僅響應(yīng)一次2.互連結(jié)構(gòu)：連接各種模塊的同路的集合。 迄今最普遍的互連結(jié)構(gòu)是總線和各種多總線結(jié)構(gòu)。3.總線：連接兩個或多個設(shè)備的通信通路。關(guān)鍵特征：共享傳輸介質(zhì)。每次只能有一個設(shè)備成功的利用總線發(fā)送數(shù)據(jù)。系統(tǒng)總線：連接計(jì)算機(jī)主要部件（處理器，存儲器，I/O）。3個功能組：數(shù)據(jù)總線，地址總線，控制總線。1） 數(shù)據(jù)總線：提供系統(tǒng)模塊間傳送數(shù)據(jù)路徑的數(shù)據(jù)線的組合。數(shù)據(jù)總線的寬度：數(shù)據(jù)線的數(shù)目決定每次能同時傳多少位。2） 地址總線：指定數(shù)據(jù)總線上數(shù)據(jù)的來源或去向。地址總線的寬度：決定了系統(tǒng)能使用的最大的

5、存儲器容量。通常也用于I/O端口的尋址。3） 控制總線：控制對數(shù)據(jù)地址線的存取和使用?？偩€的操作：1）若一個模塊希望向另一個模塊發(fā)送數(shù)據(jù)，則：獲得總線的使用權(quán)；通過總線傳送數(shù)據(jù)。2） 若一個模塊希望向另一個模塊請求數(shù)據(jù)，則：獲得總線的使用權(quán)；通過適當(dāng)?shù)目刂凭€和地址線向另一個模塊發(fā)送請求，然后等待另一個模塊發(fā)送數(shù)據(jù)。局部總線：連接CPU和高速緩存。 系統(tǒng)總線：連接高速緩存和主存儲器?？偩€設(shè)計(jì)要素：類型，仲裁方法，時序，總線寬度，數(shù)據(jù)傳輸類型1） 類型：（信號線）專用：始終只負(fù)責(zé)一項(xiàng)功能，或始終分配給計(jì)算機(jī)部件的一個物理子集?？偩€沖突少，有高吞吐量；增加了系統(tǒng)的規(guī)模和成本。分時復(fù)用：將相同的線用于

6、多種目的。布線數(shù)量小，節(jié)省空間和成本；控制電路略顯復(fù)雜，且有性能降低的潛在可能。2） 仲裁：集中式：總線控制器或仲裁器的硬件設(shè)備負(fù)責(zé)分配總線。a） 菊花鏈：總線授權(quán)信號BG串行地從一個設(shè)備傳送到下一個設(shè)備。若BG到達(dá)的設(shè)備無總線請求，則繼續(xù)向下查詢；若有總線請求，則不再往下查詢，該設(shè)備獲得總線控制權(quán)。（設(shè)備按優(yōu)先級排隊(duì)）優(yōu)：只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)仲裁，易擴(kuò)充設(shè)備。缺：對電路故障敏感，故障設(shè)備之后的設(shè)備都不能工作；不公平，低優(yōu)先級的設(shè)備可能長期不能使用總線。b） 計(jì)數(shù)器查詢：總線上的任一設(shè)備要求使用總線時，通過BR線發(fā)出總線請求。中央仲裁器接到請求信號以后，在BS線為“0”的情況下

7、讓計(jì)數(shù)器開始計(jì)數(shù)，計(jì)數(shù)值通過一組地址線發(fā)向各設(shè)備。每個設(shè)備接口都有一個設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請求總線的設(shè)備地址相一致時，該設(shè)備 置“1”BS線，獲得了總線使用權(quán)，此時中止計(jì)數(shù)查詢。每次計(jì)數(shù)可以從“0”開始，也可以從中止點(diǎn)開始。如果從“0”開始，各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵兎ㄏ嗤?，?yōu)先級的順序是固定的。如果從中止點(diǎn)開始，則每個設(shè)備使用總線的優(yōu)先級相等。優(yōu)：可通過設(shè)置計(jì)數(shù)器的初值決定優(yōu)先級，靈活；對電路故障不敏感。缺：增加了設(shè)備ID線；要求譯碼并比較設(shè)備ID信號。 c）獨(dú)立請求：每一個共享總線的設(shè)備均有一對總線請求線BRi和總線授權(quán)線BGi。當(dāng)設(shè)備要求使用總線時，便發(fā)出該設(shè)備的請求信

8、號。中央仲裁器中的排隊(duì)電路決定首先響應(yīng)哪個設(shè)備的請求，給設(shè)備以授權(quán)信號BGi。優(yōu)：響應(yīng)時間快，確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時間少，用不著一個設(shè)備接一個設(shè)備地查詢。其次，對優(yōu)先次序的控制相當(dāng)靈活，可以預(yù)先固定也可以通過程序來改變優(yōu)先次序；還可以用屏蔽(禁止)某個請求的辦法，不響應(yīng)來自無效設(shè)備的請求。缺：復(fù)雜的控制邏輯；更多的控制線。 分布式：沒有仲裁器，而是在每個模塊中包含訪問控制邏輯。a） 自主選舉：預(yù)先設(shè)好優(yōu)先級，每個設(shè)備可發(fā)出請求信號到它自己的請求線上，最低優(yōu)先級的設(shè)備無請求線。每個設(shè)備可自主判定是否有更高的設(shè)備請求。若有，則請求不予響應(yīng)，若無，則響應(yīng)其請求。b）沖突檢測：當(dāng)一個設(shè)備想用總線

9、，它將檢查總線是否BUSY，若不忙碌，則可使用總線；當(dāng)兩個設(shè)備發(fā)現(xiàn)總線不忙碌，會同時發(fā)出請求。在數(shù)據(jù)傳輸中，設(shè)備將聽從總線并檢查是否存在沖突。若沖突發(fā)生，所有使用用總線的設(shè)備停止數(shù)據(jù)傳送并在一段隨機(jī)延遲后再重新?lián)屨伎偩€。 3）時序：總線上協(xié)調(diào)事件的方式。 同步時序：總線上事件的發(fā)生由時鐘決定。所有事件都在時鐘周期的開始時（上升沿）發(fā)生（即所有動作必須用時整數(shù)個時鐘周期）。優(yōu)：簡單易實(shí)現(xiàn)；完成一次總線操作只要一個來回行程（讀）或一個單程（寫），操作時間短，適于高速運(yùn)行需要。缺：適應(yīng)性差，只能按最壞情況來確定總線周期的時間，且一旦設(shè)計(jì)好后，總線上不可再接更低速的設(shè)備。 異步時序：總線上一個時間的發(fā)

10、生取決于前一事件的發(fā)生。主控器和受控器采用一問一答的方式工作。（七次握手） 優(yōu)：對于不同速的設(shè)備更靈活。 缺：每次總線操作要經(jīng)過2個來回行程，傳輸延遲是同步協(xié)作的2倍。 半同步時序：本質(zhì)上，是按同步總線原理工作?？偩€操作過程只在時鐘脈沖一個信號控制下完成。但它的總線周期不固定。它通過設(shè)置一根“等待”（WAIT）或“就緒”（READY）信號線，可是總線周期延長整數(shù)個時鐘周期。 分離總線事物：將一個總線事務(wù)分成兩部分。 優(yōu)：提高總線利用。 缺：增長了每個總線事務(wù)的延遲且提高了系統(tǒng)復(fù)雜性。3） 總線帶寬：總線最大數(shù)據(jù)傳輸率（b/s.不包含地址）。 總線帶寬=總線位寬*工作頻率總線寬度：總線中線的數(shù)目

11、即總線可同時傳送數(shù)據(jù)的位數(shù)。提高同步總線帶寬的方法：增加時鐘頻率，增大數(shù)據(jù)總線寬度需要更多線。塊傳送高復(fù)雜性。分離總線事務(wù)，增加帶寬高復(fù)雜性，每次傳送延遲變長。分開地址線和數(shù)據(jù)線更多線，高復(fù)雜性。 4）數(shù)據(jù)的傳輸類型：讀，寫，讀修改寫，寫后讀，成塊傳輸。 總線層次：單一總線層次，雙總線層次，多總線層次。1） 單一總線層次：CPU,Memory和I/O模塊都連在系統(tǒng)總線上。優(yōu)：簡單易擴(kuò)充。缺：總線會成為瓶頸。2） 雙總線層次：在CPU和Memory間增加一個Memory bus。優(yōu)：提高CPU和內(nèi)存間傳輸效率，減輕系統(tǒng)總線的負(fù)擔(dān)。3） 多總線層次：將系統(tǒng)總線分為Memory bus 和I/O b

12、us，并增加DMA bus。優(yōu)：提高I/O效率。 總線事務(wù)：從請求總線到完成總線使用的操作序列。是在一個總線周期中發(fā)生的一系列活動。典型的總線事務(wù)包括：請求操作，裁決操作，地址傳輸，數(shù)據(jù)傳輸和總線釋放。 總線周期：CPU完成一次訪問MEM或I/O端口操作所用的時間。一個總線周期有幾個時鐘周期組成。4.計(jì)算機(jī)指令指定的功能通常分為4類：CPU-存儲器，CPU-I/O，數(shù)據(jù)處理，控制。5.指令執(zhí)行的可能狀態(tài)：指令地址計(jì)算，讀取指令，指令操作譯碼，操作數(shù)地址計(jì)算，取操作數(shù)，數(shù)據(jù)操作，存儲操作數(shù)。6.與單總線相比，使用多總線的好處：多總線結(jié)構(gòu)有利于減少總線沖突和傳輸延遲，并將不同速率的設(shè)備分離，提高系

13、統(tǒng)傳輸性能，減少總線瓶頸效應(yīng)。第四章 Cache1.存儲器（由內(nèi)部到外部）：寄存器、高速緩存、主存（通常為DRAM）；固定硬盤、光盤、磁帶機(jī)等。2.計(jì)算機(jī)存儲系統(tǒng)的關(guān)鍵特性： 存儲位置：CPU、內(nèi)存（主存）、外存（輔存） 容量：字長、字?jǐn)?shù) 傳送單位：字、塊 存取方法：順序存取、直接存取、隨機(jī)存取、關(guān)聯(lián)存取 性能：存取時間、周期、傳輸率1） 存取時間：對于隨機(jī)存儲器，指執(zhí)行一次讀操作或?qū)懖僮鞯臅r間，即從地址傳送給存儲器的這一刻到數(shù)據(jù)已經(jīng)被存儲或能夠使用為止所用的時間。 對于非隨機(jī)存儲器，指把讀寫機(jī)構(gòu)定位到所要的存儲位置所花費(fèi)的時間。2） 存取周期時間：主要用于隨機(jī)存儲器，指存取時間加上下一存取開

14、始之前所要求的附加時間。（與系統(tǒng)總線有關(guān)，而不是CPU）。3） 傳輸率：數(shù)據(jù)傳入或傳出存儲器的速率。對于隨機(jī)存儲器，傳輸率=1/周期時間。對于非隨機(jī)存儲器：TN=TA+(N/R) TN=讀或?qū)慛位的平均時間 TA=平均存取時間 N=位數(shù) R=傳輸率（b/s） 物理類型：半導(dǎo)體、磁表面、光學(xué)的、磁-光的 物理特性：易散失/非易散失、可擦/不可擦 組織3.Cache工作機(jī)制 當(dāng)CPU試圖從存儲器中讀取一個字時，檢查這個字是否在Cache中。 Hit：在，則把這個字傳送給CPU。 Miss：不在，則主存儲器中一塊固定數(shù)目的字讀入Cache，然后再把這個字傳送給CPU。4.Cache存儲器原理 主存儲

15、器中的字（單元）被分成相同長度的塊；Cache由固定大小的行組成，每行存儲多個字，行的大小與塊相同，行的數(shù)目小于快的數(shù)目；若要讀存儲器中的某個字，則該字所在的塊都會被傳送到Cache的行中。 每行有一個標(biāo)記（tag），用來識別當(dāng)前存儲的是哪個塊，這個標(biāo)記通常為主存儲器地址的一部分。5.Cache的設(shè)計(jì)要素：Cache容量、映射功能、替換算法、寫策略、行大小、Cache數(shù)目 Cache容量：小每位總的平均價格接近于主存儲器。 大總的平均存取時間接近于單個Cache的存取時間。 映射功能：直接、關(guān)聯(lián)、組關(guān)聯(lián)1） 直接映射：把主存儲器的每塊映射到一個固定可用的Cache行中。根據(jù)地址直接確定行，再比

16、較該行的 標(biāo)記和地址中的標(biāo)記。 i = j mod m i：行號； j：主存儲器的塊號 m：Cache的行數(shù)標(biāo)記（tag）行（line）字（word） w位：標(biāo)識主存儲器中某個塊中唯一的字或字節(jié) l位：標(biāo)識哪一行 t位：可以存在這一行中的哪個塊Cache行被分配的主存儲塊00,m,2m,11,m+1,2m+1,：m-1m-1,2m-1,3m-1, 優(yōu)：實(shí)現(xiàn)簡單，花費(fèi)少。 缺：有可能產(chǎn)生抖動現(xiàn)象。2） 關(guān)聯(lián)映射：允許每個主存儲塊裝入到Cache的任何一行。將地址中的標(biāo)記與所有行的地址逐一比較。標(biāo)記（tag）字（word）w位：塊中的哪個字t位：唯一標(biāo)識主存儲塊優(yōu)：替換具有靈活性，可通過替換算法設(shè)

17、計(jì)成命中率最大。缺：要用復(fù)雜電路來并行檢查所有行的標(biāo)記。3） 組關(guān)聯(lián)映射：塊能映射到對應(yīng)組內(nèi)的任一行（k路組關(guān)聯(lián)：一組k行）。根據(jù)地址確定組，再將地址中的標(biāo)記與該組中所有行的地址逐一比較。標(biāo)記（tag）組（set）字（word） w位：塊中的哪個字 s位：哪個組 t位：可以裝入該組的塊中的哪一塊 替換算法：最近最少使用（LRU）、先進(jìn)先出（FIFO）、最不經(jīng)常使用（LFU）、隨機(jī)1） 最近最少使用（LRU）：替換掉在Cache中駐留時間最長且未被引用過的塊。2） 先進(jìn)先出（FIFO）：替換掉那些在Cache中停留時間最長的塊。3） 最不經(jīng)常使用（LFU）：替換掉Cache中引用次數(shù)最少的塊。4

18、） 隨機(jī)：從候選行中隨機(jī)選取一個。 寫策略：寫直達(dá)、回寫、寫一次 在駐留于Cache中的某一塊被替換之前，必須考慮它是否在Cache中修改過，而不必考慮是否在主存儲器中修改過。若沒有修改，則Cache中原來的塊被改寫。如果修改過，則意味著對Cache行中的這個字至少執(zhí)行過一次寫操作，那么主存儲器必須做相應(yīng)的修改，然后此塊才可以被替換。1） 寫直達(dá)：所有的寫操作都對Cache和主存儲器進(jìn)行。 缺：產(chǎn)生大量的存儲信息量，可能引起瓶頸問題。2） 回寫：只在Cache中進(jìn)行修改，修改時設(shè)置于此行相關(guān)的修改位。因此，當(dāng)某個塊被替換時，當(dāng)且僅當(dāng) 修改位被置位時，才將它回寫主存儲器。 缺：部分存儲器是無效的

19、，因此I/O模塊的存取只允許通過Cache進(jìn)行，造成更復(fù)雜的電路和潛在的瓶頸問題。 行大小 Cache數(shù)目：一級或二級、統(tǒng)一或分立 單級Cache系統(tǒng)的讀操作性能： TA=TC +（1-p）* TM TA：平均存取時間 TM：Cache存取時間 p：命中率 二級Cache：內(nèi)部（L1），外部（L2） 統(tǒng)一與分立：指令與數(shù)據(jù)是否分開1） 統(tǒng)一的潛在優(yōu)點(diǎn)：命中率高于分立的；只需要設(shè)計(jì)和實(shí)現(xiàn)一個Cache。2） 分立的優(yōu)點(diǎn)：取消了Cache在指令取/譯碼單元和執(zhí)行單元間的競爭，在基于指令流水線的設(shè)計(jì)中重要。第五章 內(nèi)部存儲器半導(dǎo)體存儲器1） 基本元件是存儲單元。所有的半導(dǎo)體存儲單元都具有某些相似的性

20、質(zhì)：呈現(xiàn)兩種穩(wěn)態(tài)（或半穩(wěn)定），分別代表二進(jìn)制的1和0 。能夠?qū)懭耄ㄖ辽僖淮危﹣碓O(shè)置狀態(tài)。能夠讀出狀態(tài)。2） 半導(dǎo)體存儲器類型（以下都是隨機(jī)存取的）：存儲器類型種類可擦除性寫機(jī)制易失性都是隨機(jī)存取的隨機(jī)存儲器（RAM）讀-寫存儲器電，字節(jié)級電易失只讀存儲器（ROM）只讀存儲器不能掩膜不易失可編程ROM（PROM）電可擦PROM(EPROM)讀多次存儲器紫外線，字節(jié)級電可擦PROM(EEPROM)電，字節(jié)級快閃存儲器（FlashMemory）電，塊級3） 隨機(jī)存儲器（RAM）：由存儲器讀取數(shù)據(jù)和向存儲器寫入新數(shù)據(jù)都是方便和快速的，通過使用電信號來完成讀寫操作。動態(tài)RAM（DRAM）：用電容充電來存

21、儲數(shù)據(jù)，需要周期地充電（刷新）來維持?jǐn)?shù)據(jù)的存儲，盡管電源一直在供電，也有存儲電荷丟失的趨勢。本質(zhì)上是一個模擬設(shè)備。 靜態(tài)RAM（SRAM）：采用傳統(tǒng)的觸發(fā)器、邏輯門配置來存儲二進(jìn)制值。只要電源不斷，SRAM將一直保持它所存儲的數(shù)據(jù)。是一個數(shù)字設(shè)備。 DRAM與SRAM對比： 相同：都是易失的，即都要求店員持續(xù)供電才能保存位值。 不同DRAM：位元更小且電路簡單，密度更高，價格更低，比SRAM慢。一般用于主存儲器。 SRAM：位元更大且電路復(fù)雜，密度小（集成度低），價格更高，快于DRAM。一般用于Cache（片內(nèi)或片外）。4） 只讀存儲器（ROM）：含有不能改變的永久性數(shù)據(jù)。數(shù)據(jù)保持在存儲器位置

22、中并不要求提供電源?？蓮腞OM中讀出數(shù)據(jù)但不能寫入新數(shù)據(jù)?？删幊蘎OM（PROM）：不會丟失數(shù)據(jù)，只能寫入一次，用特殊設(shè)備的電信號寫入。靈活方便。一個重要應(yīng)用是微程序設(shè)計(jì)。其他可能的應(yīng)用包括：常用功能的例程序；系統(tǒng)程序；函數(shù)表。5） 讀多次存儲器（只讀存儲器的變體）：常用于讀操作大大多于寫操作并要求非易失數(shù)據(jù)的應(yīng)用場合。EPROM：可讀可寫，在寫入前，將芯片在紫外線下照射約20min使所有的存儲單元都還原成初始化狀態(tài)，這種擦除過程可重復(fù)進(jìn)行。比PROM貴，但可多次改寫。EEPROM：在任何時候都可寫入，且無須擦除原先內(nèi)容，只更新尋址得到的一個或多個字節(jié)。比EPROM貴，結(jié)構(gòu)不夠緊湊，且芯片容量

23、小?？扉W存儲器：重編程的速度快。價格和功能介于EPROM和EEPROM之間。使用電擦除技術(shù)，遠(yuǎn)快于EPROM。可擦除塊，而非整塊芯片，不提供字節(jié)級的擦除。存儲密度與EPROM一樣高。 6）高級DRAM組織：同步DRAM、rambus DRAM、DDR SDRAM、帶Cache的DRAM 同步DRAM（SDRAM）：與處理器的數(shù)據(jù)交換同步于外部的時鐘信號，并且以處理器/存儲器總線的最高速度運(yùn)行，不需要插入等待狀態(tài)。每總線時鐘周期僅能發(fā)送一次數(shù)據(jù)到處理器，具有更高的數(shù)據(jù)傳輸率。串行傳輸大塊數(shù)據(jù)性能最好。 rambus DRAM(RDRAM)：垂直封裝的，所有的引腳都在一邊。通過高速總線獲得存儲器請

24、求。 雙速率SDRAM（DDR-SDRAM）：SDRAM的一種新版本，能每時鐘讀/寫兩次數(shù)據(jù)，一次在時鐘脈沖的上升沿，一次在下降沿。 帶Cache的DRAM（CDRAM）：在通常的DRAM芯片內(nèi)又集成了一個小的SRAM Cache。有兩種工作方式：可作為真正的Cache使用，每行由64位組成；也可用作支持串行存取數(shù)據(jù)塊的緩沖器。 7）傳統(tǒng)RAM組織成每芯片1位，而ROM通常組織成每芯片多位，為什么？ RAM組織成每芯片1位，所需數(shù)據(jù)線只有一根，有利于減少芯片的引腳數(shù)和出錯的概率，提高芯片的集成度。與RAM相比，ROM的容量通常較小，集成度要求相對較低，組織成每芯片多位可以減少芯片數(shù)量，有利于降

25、低成本。 8）芯片邏輯：半導(dǎo)體存儲器也是封裝的芯片。每塊芯片包含一組存儲位元陣列。關(guān)鍵的設(shè)計(jì)問題是半導(dǎo)體存儲器一次讀/寫數(shù)據(jù)的位數(shù)：1） 陣列中位元的物理排列與存儲器中字的邏輯排列相同。陣列組織成W個字，每個字B位。例：16M的芯片可以組織成1M的16位字。2） 每芯片一位的結(jié)構(gòu)，數(shù)據(jù)每次只能讀/寫1位。DRAM刷新方式：集中刷新、分散式刷新、異步式刷新1） 集中刷新：適用于高速存儲器停止讀/寫操作，刷新每行；在刷新期間存儲器不可以運(yùn)轉(zhuǎn)。 2） 分散式刷新：把一個存儲系統(tǒng)周期t分為兩半，前半tM用來讀/寫，后半tR為刷新。這樣每經(jīng)128個系統(tǒng)周期時間，整個存儲器全部刷新一遍。在每個存取周期讀/

26、寫操作結(jié)束時刷新；使存取周期變長。3） 異步式刷新：結(jié)合前兩種在64ms內(nèi)刷新一遍；高效。4） 刷新周期：從上一次對整個存儲器刷新結(jié)束到下一次對整個存儲器全部刷新一遍為止。模塊組織：1） 位擴(kuò)展：地址線無變化，數(shù)據(jù)線增加。 e.g.用8個4k*1位芯片來組織4k*8位存儲器。2）字?jǐn)U展：地址線增加，數(shù)據(jù)線無變化。 e.g.用4個16k*8位芯片來組織64k*8位存儲器。3）位擴(kuò)展和字?jǐn)U展：地址線增加，數(shù)據(jù)線增加。 e.g.用8個16k*4位芯片來組織64k*8位存儲器。主存：主存儲器=RAM+ROM 主存儲器容量=RAM容量.糾錯：當(dāng)數(shù)據(jù)讀入存儲器時，對數(shù)據(jù)進(jìn)行某種計(jì)算（用函數(shù)f表示）以產(chǎn)生一

27、個校驗(yàn)碼，校驗(yàn)碼和數(shù)據(jù)同時存儲。因此，如果存儲的數(shù)據(jù)字長是M位，校驗(yàn)碼是K位，則實(shí)際存儲的字長是M+K位。1） 海明碼： 2k -1M+K K：故障字的位寬； M：數(shù)據(jù)的位寬 故障字全部為0：沒有檢測到差錯。 故障字僅有1位為1：4個校驗(yàn)位中一位出錯，不需要糾正。 故障字有多位為1：故障位的數(shù)值表示出錯數(shù)據(jù)位的位置。 C1=D1D2D4D5D7 （1,2,4,5,7） C2=D1D3D4D6D7 （1,3,4,6,7） C4=D2D3D4D8 （2,3,4,8） C8=D5D6D7D8 （5,6,7,8） 新舊校驗(yàn)位異或得到故障字，例：故障字0110，表示出錯位是位置6，即第3個數(shù)據(jù)位出錯。2

28、） 循環(huán)冗余校驗(yàn)碼：有兩部分組成，前部分是信息碼（k位），后部分是校驗(yàn)碼（r位），CRC為n位。 n=k+r 將原信息碼左移r位（補(bǔ)0），生成的結(jié)果除以生成多項(xiàng)式（mod2），得到的余數(shù)是校驗(yàn)碼。 生成多項(xiàng)式：生成多項(xiàng)式的最高位和最低位必須為1例：要傳送的數(shù)據(jù)為100011，生成多項(xiàng)式G(x)=x3+1，則生成的循環(huán)冗余校驗(yàn)碼是？數(shù)據(jù)：100011x5+x1+x06,2,1G(x)：x3+x11001數(shù)據(jù)左移3位100011000Mod2：余數(shù)為111即校驗(yàn)碼。第六章 外部存儲器1.RAID磁盤技術(shù)：使用多個磁盤作為數(shù)據(jù)并行陣列存儲設(shè)備，并以內(nèi)在冗余性來補(bǔ)償磁盤故障的一系列技術(shù)。2.磁讀寫機(jī)制

29、：讀/寫操作期間，磁頭靜止不動，而盤在非?？拷蓬^的下方高速旋轉(zhuǎn)。磁盤使用玻璃襯底的好處： 1）改善磁層表面的均勻性，提高了磁盤可靠性。 2）顯著地減少了整個表面的缺陷，從而有助于讀-寫錯誤的減少。 3）支持更低的磁頭飛行高度，存儲量更大。 4）更好的剛度，從而降低了磁盤動力需求。 5）更好的耐沖擊和耐損能力。3.數(shù)據(jù)組織和格式化： 盤上的數(shù)據(jù)組織呈現(xiàn)為一組同心式圓環(huán)。每個環(huán)稱為一個磁道，磁道與磁頭同寬。每面有上千個磁道。 相鄰磁道之間有間隙，可以防止或至少可減少由于磁頭未對準(zhǔn)或磁域干擾所引起的錯誤。 數(shù)據(jù)以扇形成塊傳入或傳出磁盤。當(dāng)前大多數(shù)系統(tǒng)使用固定長度的扇區(qū)，512B幾乎是通用的扇區(qū)大小

30、。相鄰扇區(qū)間也留有間隙。 多盤片磁盤中同圓心距的一組磁道為一個柱面。 磁盤布局：恒定角速度（CAV），多帶式記錄1） 恒定角速度（CAV）：磁頭以相同速率來掃描所有信息位（通過增大信息位的間隙）。優(yōu)：能以磁道號和扇區(qū)號來直接尋址各個數(shù)據(jù)塊。磁頭只需徑向移動到指定磁道。缺：存儲容量受到最內(nèi)圈所能達(dá)到的最大記錄密度的限制。2） 多帶式記錄：將盤面劃分成幾個帶，帶中各磁道的位數(shù)是恒定的，遠(yuǎn)離中心的帶要比靠近中心的帶容納更多的位（更多的扇區(qū)）。 格式化：將磁盤格式化，使之附有僅被磁盤驅(qū)動器使用而不被用戶存取的額外數(shù)據(jù)（例：標(biāo)志磁道的起始點(diǎn)、扇區(qū)的起點(diǎn)和終點(diǎn)的控制數(shù)據(jù)）。4.磁盤性能參數(shù)尋道時間：在可移

31、動磁頭系統(tǒng)中，磁頭定位到該磁道所花的時間。 旋轉(zhuǎn)延遲：一旦磁頭選定，磁盤控制器將處于等待狀態(tài)，直到相關(guān)扇區(qū)旋轉(zhuǎn)到磁頭可讀寫位置。這段時間為旋轉(zhuǎn)延遲。存取時間：尋道時間+旋轉(zhuǎn)延遲，即定位到讀/寫位置的時間。傳送時間：磁頭定位后，扇區(qū)旋轉(zhuǎn)到磁頭下，就可完成讀/寫操作，這是整個操作的數(shù)據(jù)傳送部分，傳送所需時間為傳送時間。 T = b / ( rN ) T=傳送時間； b=傳送的字節(jié)數(shù)； N=每磁道字節(jié)數(shù)； r=旋轉(zhuǎn)速率，轉(zhuǎn)/秒； 總的平均存取時間為： Ta = Ts + 1 / (2r) + b / ( rN ) Ta=平均存取時間； Ts=平均尋道時間； 1/(2r)=旋轉(zhuǎn)延遲；5.RAID（獨(dú)立

32、磁盤冗余陣列） RAID共同特性： 1）RAID是一組物理磁盤驅(qū)動器，在操作系統(tǒng)下被視為一個單一的邏輯驅(qū)動器。 2）數(shù)據(jù)分布在一組物理磁盤上。 3）冗余磁盤容量用于存儲奇偶校驗(yàn)信息，保證磁盤萬一損壞時能恢復(fù)數(shù)據(jù)。（RAID0不支持） RAID策略使用多個小容量磁盤代替一個大容量的磁盤，并且分布數(shù)據(jù)的方法能夠同時從多個磁盤中存取數(shù)據(jù)，因而改善了I/O性能，增加了容量。 用存儲的奇偶校驗(yàn)信息來恢復(fù)由于磁盤損壞而丟失的數(shù)據(jù)。種類級描述要求的磁盤數(shù)數(shù)據(jù)的可用性大I/D數(shù)據(jù)傳輸能力小I/O請求速率條帶化0非冗余N比單盤低很高讀寫都很高鏡像化1鏡像2N,3N等比RAID2,3,4,5高；比RAID6低讀，

33、比單盤高；寫，類似于單盤讀，高達(dá)單盤的兩倍；寫，類似于單盤并行存取2漢明碼冗余N+m比單盤高很多，比RAID3,4,5高列表各級中最高接近單盤的兩倍3位交錯奇偶校驗(yàn)N+1比單盤高很多，與RAID2,4,5差不多列表各級中最高接近單盤的兩倍獨(dú)立存取4塊交錯奇偶校驗(yàn)N+1比單盤高很多，與RAID2,4,5差不多讀，類似RAID0；寫，顯著低于單盤讀，類似RAID0；寫，顯著低于單盤5塊交錯分布式奇偶校驗(yàn)N+1比單盤高很多，與RAID2,4,5差不多讀，類似RAID0；寫，低于單盤讀，類似RAID0；寫，低于單盤6塊交錯雙布式奇偶校驗(yàn)N+2列表各級中最高讀，類似RAID0；寫，比RAID5低讀，類似

34、RAID0；寫，顯著低于RAID5RAID 0：不采用冗余。用于高速數(shù)據(jù)傳輸、高速的I/O請求。 優(yōu)：兩個等待在不同磁盤上的數(shù)據(jù)塊的I/O請求能夠并行發(fā)出，減少了I/O的排隊(duì)時間。RAID 1：鏡像，將所有數(shù)據(jù)備份。只限于用在存儲系統(tǒng)軟件、數(shù)據(jù)和其他關(guān)鍵文件的驅(qū)動器中。 優(yōu)：1）一個讀請求可由包含請求數(shù)據(jù)的兩個磁盤中的某一個（尋道+延遲較小的）提供服務(wù)。 2）一個寫請求需要更新兩個對應(yīng)的條帶，這可以并行完成，因此，寫性能由兩者中較慢的一個（尋道+延遲較大的）寫來決定。無“寫損失“。 3）回復(fù)一個損壞的磁盤很簡單。 缺：價格昂貴 RAID 2：并行存取技術(shù)。當(dāng)并行存取陣列時，所有的磁盤成員都參加

35、每個I/O請求的執(zhí)行。對于RAID3,4,5,6，陣列中某一數(shù)據(jù)盤中的任何數(shù)據(jù)條帶的內(nèi)容都能從剩余磁盤的相應(yīng)條帶中重新生成。RAID 3：并行存取技術(shù)。只需要一個冗余盤。不采用糾錯碼，而采用對所有數(shù)據(jù)盤同一位置的一組位進(jìn)行簡單計(jì)算的奇偶校驗(yàn)位。 RAID 4：獨(dú)立存取技術(shù)，每個磁盤成員的操作是獨(dú)立的。適合于高速I/O請求的應(yīng)用，較少用于需要高速數(shù)據(jù)傳輸?shù)膱龊稀?兩讀兩寫：讀寫數(shù)據(jù)，讀寫校驗(yàn)碼。 RAID 5：獨(dú)立存取技術(shù)。在所有磁盤上分布了奇偶校驗(yàn)條帶，避免了RAID4潛在的I/O瓶頸問題。兩讀兩寫：讀寫數(shù)據(jù)，讀寫校驗(yàn)碼。 RAID 6：獨(dú)立存取技術(shù)。進(jìn)行兩種不同的奇偶計(jì)算并將校驗(yàn)碼以分開的塊

36、存于不同的磁盤中。兩讀兩寫：讀寫數(shù)據(jù)，讀寫校驗(yàn)碼。6.光存儲器 光盤：CD,CD-ROM,CD-R,CD-RW,DVD,DVD-R,DVD-RW(DVD-數(shù)字通用盤)7.磁帶：蛇形讀和寫，即一條磁道讀完再反序讀下一條磁道。 磁帶數(shù)據(jù)以連續(xù)的塊來進(jìn)行讀和寫，這些塊被稱為物理記錄，帶上的塊由記錄間隙來分隔。第七章 輸入輸出1. 外部設(shè)備：連接到I/O模塊的外部設(shè)備。2. I/O模塊主要功能：控制和定時處理器通信設(shè)備通信數(shù)據(jù)緩沖檢錯3. I/O操作的三種技術(shù)：編程式I/O、中斷驅(qū)動式I/O、存儲器直接存取。編程式I/O：處理器負(fù)責(zé)周期性地檢查I/O模塊的狀態(tài)，直到發(fā)現(xiàn)操作完成為止。中斷驅(qū)動式I/O：

37、處理器發(fā)送一個I/O命令到模塊，然后去處理其他事。當(dāng)I/O模塊準(zhǔn)備和處理器交換數(shù)據(jù)時， 中斷處理器請求服務(wù)；然后，處理器執(zhí)行數(shù)據(jù)傳送，最后恢復(fù)它原先處理的工作。中斷處理方式：A. 順序中斷：若1、2、3發(fā)出中斷請求，順序執(zhí)行1、2、3，中間不返回主程序。B. 嵌套中斷：每個請求只響應(yīng)一次，處理優(yōu)先級僅在判斷能否打斷某一中斷時使用。執(zhí)行主程序時，多個中斷同時請求，響應(yīng)響應(yīng)優(yōu)先級高的；執(zhí)行某一個中斷時，有多個中斷請求，響應(yīng)處理優(yōu)先級高于當(dāng)前執(zhí)行中斷中的響應(yīng)優(yōu)先級最高的。DMA（存儲器直接存?。寒?dāng)CPU想要讀或?qū)憯?shù)據(jù)塊時，它發(fā)送一個命令給DMA模塊，委托DMA模塊執(zhí)行并關(guān)心這個I/O操作。DMA模

38、塊直接傳送整個的一塊數(shù)據(jù)到存儲器或從存儲器中傳出，不經(jīng)過CPU。當(dāng)傳送結(jié)束后，DMA模塊發(fā)送一個中斷信號給CPU，因此CPU在數(shù)據(jù)傳送的開始和結(jié)束時參與。A. 停止CPU： 優(yōu)：易于控制。 缺：影響CPU，沒有充分利用主存。 適用：以快傳送的高速I/O設(shè)備。B. 周期竊取： 優(yōu)：充分利用CPU和主存，及時響應(yīng)I/O請求。 缺：每次DMA都需要請求總線。 適用：I/O周期大于主存周期。C. 輪流訪問： 優(yōu)：CPU不需要停止或等待，DMA不需要請求總線。 適用：CPU周期大于主存周期。4. I/O通道：是DMA概念的擴(kuò)充，有能力執(zhí)行I/O指令來完成對I/O操作的控制。兩種類型：選擇通道和多路轉(zhuǎn)換通

39、道。選擇通道：控制多個高速的設(shè)備，并每次只與其中的某個設(shè)備進(jìn)行數(shù)據(jù)傳送。多路轉(zhuǎn)換通道：在同一時間能處理多個設(shè)備I/O。5.I/O模塊與外設(shè)的接口類型：串行和并行串行：只有一條線用于傳送數(shù)據(jù)，每次傳送一位。通常用于打印機(jī)和終端，隨著新一代高速串行接口的出現(xiàn)，并行接口變得不太普遍。并行：同時傳送多位，在數(shù)據(jù)總線上同時傳送一個字的所有位。通常用于高速外設(shè)，如磁帶和磁盤。第8章 操作系統(tǒng)支持8.3存儲管理1.虛擬存儲器：它使得應(yīng)用程序認(rèn)為它擁有連續(xù)的可用的內(nèi)存（一個連續(xù)完整的地址空間），而實(shí)際上，它通常是被分隔成多個物理內(nèi)存碎片，還有部分暫時存儲在外部磁盤存儲器上，在需要時進(jìn)行數(shù)據(jù)交換。2.邏輯地址：

40、相對于程序起始地址的存儲單元地址，程序中的指令只包含邏輯地址。每個邏輯地址由一個頁號和頁中的相對地址組成。 物理地址：主存中的一個實(shí)際單元地址。 物理地址=塊號頁大小+偏移量3.分頁：把存儲器分成相等的固定長且比較小的存儲塊頁幀或頁框，把每個進(jìn)程也劃分成小的固定長的程序塊頁。一個頁可以分配到存儲器中可用的頁框中。4.頁表：操作系統(tǒng)為每個進(jìn)程保存一個頁表，頁表表示了進(jìn)程每一頁的頁幀地址。遇到一個邏輯地址（頁號，相對地址）處理器使用頁表產(chǎn)生一個物理地址（頁框號，相對地址）。5.請求分頁：表示一個進(jìn)程的每個頁只在需要時（請求時）調(diào)入。6.頁表項(xiàng)：頁表項(xiàng)的地址是頁號，而頁表項(xiàng)的內(nèi)容是該頁號對應(yīng)的物理幀

41、號，所以頁表項(xiàng)大小由物理幀號長度決定。每個頁表項(xiàng)代表一個頁的地址。（4B大小的頁表項(xiàng)，意味著支持最大的頁數(shù)是248）E.g.頁面大小為4K，頁表項(xiàng)大小為4B，內(nèi)存為2GB。則：共有2GB/4KB=512K個頁，即512K個頁表項(xiàng)；則：頁表在內(nèi)存中占大小512K4B=2MB，即只要2MB就可以表示512K個頁，頁表本身占了2MB/4K=512個頁。7. 頁面大小與頁表項(xiàng)無絕對關(guān)系： OS支持的最大內(nèi)存大?。ㄌ摂M內(nèi)存）=頁面大小2頁表項(xiàng)大??； 頁表占用內(nèi)存大小=（OS內(nèi)存頁面大小 ）頁表項(xiàng)大小； 頁表占用頁數(shù)=頁表占用內(nèi)存頁面大?。?. 決定虛擬內(nèi)存大小的因素： 系統(tǒng)尋址空間的大?。喝缦到y(tǒng)尋址寬度

42、為32位，則最大的虛擬內(nèi)存為232，即4G大小。 虛擬內(nèi)存一定小于磁盤空間的大小。9.塊表（轉(zhuǎn)換后援緩沖器，TLB）：包含最近使用的那些頁表項(xiàng)，與Cache作用相似。第三部分 中央處理器第九章 計(jì)算機(jī)算術(shù)1.算術(shù)邏輯單元：計(jì)算機(jī)實(shí)際完成數(shù)據(jù)算術(shù)和邏輯運(yùn)算的部分。2.整數(shù)表示 符號-幅值表示法 2的補(bǔ)碼表示法：1）范圍：-2 n-12 n-1-1（取反+1） 2）位擴(kuò)展：在此數(shù)的左邊添加指定位的位置，并以原符號位填充這些位置。 3）定點(diǎn)表示法：小數(shù)點(diǎn)固定。3.整數(shù)算數(shù) 取負(fù)：取反+1 加法和減法：注意是否溢出。 乘法： 1）無符號整數(shù)乘法：兩個N位二進(jìn)制整數(shù)的乘法得到的結(jié)果為2N位。 2）2的補(bǔ)

43、碼乘法： 被乘數(shù)和乘數(shù)都轉(zhuǎn)變?yōu)檎龜?shù)再相乘，最后判斷符號。 布斯算法：（更快）（Q:乘數(shù)，M:被乘數(shù)，Q-1:Q最低位的右邊）A Q Q-1 M S1：A=0，Q-1=0 （控制邏輯每次掃描Q的1位及它右邊的1位，Q- Q-1可能出現(xiàn)：1-1、0-0、1-0、0-1） S2：a.（1-1）或（0-0） A、Q、Q-1向右移1位 b.（0-1） A=A+M c.（1-0） A=A-M S3：A、Q、Q-1算術(shù)右移（保留符號） S4：重復(fù)上述步驟N次（N：數(shù)據(jù)的位數(shù)）。一共判斷N次QQ-1 除法： 1）無符號整數(shù)除法： 2）補(bǔ)碼除法-恢復(fù)余數(shù)法：（M：除數(shù)，Q：被除數(shù)（符號擴(kuò)展為2n位），A：Q擴(kuò)展

44、出來的n位，Q0：被除數(shù)最低位） S1：A,Q左移1位 S2：a.M與A同號 A=A-M b.M與A異號 A=A+M S3：a.A的符號沒變或者A=0 Q0=1 b.A的符號改變并且A0 Q0=0，恢復(fù)先前的A值 S4：重復(fù)S1-S3，Q有多少位就重復(fù)多少次（移位的次數(shù)為Q的位數(shù)） S5：余數(shù)在A中。a.Q與M同號 Q為商 b.Q與M異號 Q取負(fù)是商 3）補(bǔ)碼除法-不恢復(fù)余數(shù)法： S1：a.A與M同號 A=A-M b.A與M異號 A=A+M S2：a.A與M同號 Q0=1 b.A與M異號 Q0=0 S3：A,Q左移1位 S4：重復(fù)S1-S3（左移的次數(shù)為Q的位數(shù)） S5：如果被除數(shù)和除數(shù)異號，

45、商+1 如果A和被除數(shù)同號，A為余數(shù) 如果A和被除數(shù)異號：被除數(shù)與M同：A+M為余數(shù) 被除數(shù)與M異：A-M為余數(shù)4.浮點(diǎn)數(shù)表示 名稱：SBE S：有效數(shù)；B：基值；E：指數(shù) 偏值表示法：1）一個稱為偏值的固定值，從字段中減去，才得到真正的指數(shù)。2）通常偏值為2k-1-1（k是指數(shù)的位數(shù)）。規(guī)格化：有效數(shù)的最高有效位非零，對于基值2表示法，最高有效位是1。范圍與精度的權(quán)衡： 1）增加指數(shù)的位數(shù)：擴(kuò)充了可表示數(shù)的范圍總位數(shù)不變，可表示的數(shù)的總數(shù)不變，降低了精度。 2）使用較大的基值：擴(kuò)充了可表示數(shù)的范圍可表示的數(shù)的總數(shù)不變，降低了精度。 3）使用更多位：單精度與雙精度。既能增加范圍，又能增加精度。

46、二進(jìn)制浮點(diǎn)表示的IEEE標(biāo)準(zhǔn) 1）IEEE754格式參數(shù)參數(shù)單精度雙精度字寬（位數(shù)）3264指數(shù)寬（位數(shù)）811有效數(shù)寬（位數(shù)）2352指數(shù)偏移1271023最大指數(shù)（真實(shí)）1271023最小指數(shù)（真實(shí)）-126-1022數(shù)的范圍10-38,10+3810-308,10+308單精度A. 真實(shí)值+127=計(jì)算指數(shù)B.偏值指數(shù)有效數(shù)表示0002550+/-2550NaN2550NaN5. 浮點(diǎn)算術(shù)加法和減法 S1：檢查0； 若為減法，改變減數(shù)的符號，變?yōu)榧臃?，若有一個為0，另一個為結(jié)果。S2：對齊有效數(shù)； 右移較小的數(shù)，直至兩個指數(shù)相等。S3：加或減有效數(shù)加法；兩個有效數(shù)相加，包括它們的符號。若

47、有效數(shù)上溢1個數(shù)字，則有效數(shù)要右移，指數(shù)增量，若指數(shù)上溢，則停止。S4：規(guī)格化結(jié)果； 左移有效數(shù)直到最高有效數(shù)字非0，指數(shù)相應(yīng)減量，對結(jié)果進(jìn)行舍入。乘法S1：檢查0； 有一個操作數(shù)為0，乘積為0。S2：指數(shù)相加，減偏值； 若指數(shù)是偏值指數(shù)形式，指數(shù)的和將會有雙倍的偏值，應(yīng)從和中減去一個偏值。S3：有效數(shù)相乘； 若積的指數(shù)在一個恰當(dāng)?shù)姆秶鷥?nèi)，則有效數(shù)相乘，包括符號。S4：規(guī)格化結(jié)果； 規(guī)格化結(jié)果，舍入處理。除法S1：測試0；若除數(shù)為0，報告出錯或無窮大:；若被除數(shù)為0，結(jié)果為0.S2：指數(shù)相減；被除數(shù)的指數(shù)減除數(shù)的指數(shù)，然后再加上一個偏值。S3：有效數(shù)相除；S4：規(guī)格化和舍入處理；6.浮點(diǎn)數(shù)運(yùn)算

48、的精度問題 保護(hù)位：只有右移的數(shù)需要添加保護(hù)位（防止有效數(shù)丟失，降低精度），未右移的數(shù)右側(cè)補(bǔ)0。 舍入A.就近舍入：結(jié)果被舍入成最近的可表示的數(shù)。B.朝+舍入：C.朝-舍入：D.朝0舍入：7. 十進(jìn)制算術(shù)【作業(yè)10】8421 NBCD碼：每一位十進(jìn)制數(shù)用4位的二進(jìn)制表示，最高段用1100表示正數(shù)，用1101表示負(fù)數(shù)（也可以直接寫“+”、“-”號），小數(shù)位同整數(shù)部分。例：+246.121100 0010 0100 0110.0001 0101。加法1） 任何兩個對應(yīng)位BCD數(shù)相加的結(jié)果向高位無進(jìn)位： A.若得到的結(jié)果小于等于9 不用修正。 B.若得到的結(jié)果大于9且小于16 該位進(jìn)行“加6修正”。

49、2） 任何兩個對應(yīng)位BCD數(shù)相加的結(jié)果向高位有進(jìn)位： 該位進(jìn)行“加6修正”。3） 低位修正結(jié)果使高位大于9： 高位進(jìn)行“加6修正”。減法S1：減數(shù)取補(bǔ)。取補(bǔ)規(guī)則：取補(bǔ)后的BCD數(shù)與原BCD數(shù)對應(yīng)位相加和為9，最后一位和為10.S2：做加法。若低位修正結(jié)果高位進(jìn)1 高位加1.S3：若結(jié)果溢出 去掉溢出位即為答案。 若結(jié)果未溢出 結(jié)果取補(bǔ)（規(guī)則同S1），再加“”。第十章 指令集：特征和功能1.操作碼：計(jì)算機(jī)指令最主要的元素。指明將完成的操作、源和目的操作數(shù)的引用方式，以及通常隱式指明下一個指令的引用方式。2.CPU的指令集：CPU能執(zhí)行的各種不同指令的集合。3. 機(jī)器指令要素：操作碼、源操作數(shù)引用

50、、結(jié)果操作數(shù)引用、下一指令引用。 源和結(jié)果操作數(shù)能位于三個范圍： A.主存或虛存。 B.CPU寄存器。 C.I/O設(shè)備。4. 指令格式：定義指令中字段的布局，大多數(shù)CPU設(shè)計(jì)成有多種指令格式。5. 指令分類： 數(shù)據(jù)處理：算術(shù)和邏輯指令 數(shù)據(jù)存儲：存儲器指令 數(shù)據(jù)傳送：I/O指令 控制：測試和轉(zhuǎn)移指令6. 地址數(shù)目：每條指令的地址數(shù)目是基本的設(shè)計(jì)決策，每條指令中的地址數(shù)目越少，則指令的長度越短，指令也更原始（不需要復(fù)雜的CPU）。另一方面，它會使程序總的指令條數(shù)變多，導(dǎo)致執(zhí)行時間變長，程序也更長更復(fù)雜。7. 指令集設(shè)計(jì)：指令集定義了CPU應(yīng)完成的多數(shù)功能，也是程序員控制CPU的方式。 1）設(shè)計(jì)出發(fā)點(diǎn)：操作指令表、數(shù)據(jù)類型、指令格式、寄存器、尋址方式。 2）數(shù)據(jù)分類：地址、數(shù)值、字符、邏輯數(shù)據(jù)。 數(shù)值：整數(shù)或定點(diǎn)數(shù)、浮點(diǎn)數(shù)、十進(jìn)制數(shù)。 十進(jìn)制數(shù)最普遍的表示法：壓縮的（或打包的）十進(jìn)制數(shù)。E.g：2460000001001000110。8. 操作類型：數(shù)據(jù)傳送、算術(shù)、邏輯、轉(zhuǎn)換、I/O、系統(tǒng)控制、控制傳遞。 邏輯移位：不帶符號。 算術(shù)移位：有符號移位。第十一章 指令集：尋址方式和指令格式1.表示