南理工dds實驗報告蔣立平給優(yōu)秀綜述

1、南京理工大學電子線路課程設計（DDS）學 號:1004210240姓名：孫礪學院（系）:電光院專業(yè)：電子信息工程題目:數(shù)字頻率合成器（DDS）指導老師：姜萍2012年12月13日南京理工大學電子線路課程設計孫礪1004210240目錄摘要3關鍵字3正文4一. 設計要求4二. 設計方案41. 方案論證42. 整體工作原理圖5三各子模塊設計原理61. 頻率預置與調節(jié)電路 62. 累加器73. 相位控制84. 波形存儲器95.10位D觸發(fā)器116. 時鐘117. 測頻電路138. 波形選擇顯示159. 消顫電路1610. 總的電路圖16四. 調試17五. 仿真18六. 編程下載19結論19致謝20參

2、考文獻2024 / 20摘要本報告探究了數(shù)字頻率合成器的構成，使用了Quartusll軟件和SmartSOPC實驗箱，借助可編程邏輯器件，實現(xiàn)了實驗的預期目的，可以進行交換顯示，測頻，四波形（方波，正弦波，鋸齒波，三角波）切換。詳細介紹了電路實現(xiàn)的基本原理以及電路的仿真、編譯過程。關鍵詞DDS 測頻累加器脈沖AbstractThis report describes the Digital Freque ncy Syn thesizer comp onen ts, the use of the software and SmartSOPC QuartusII experime ntal box

3、, with programmable logic device to achieve the desired goal of the experime nt, can be excha nged, freque ncy measureme nt, the four waveforms (square wave, sine wave , sawtooth, tria ngle wave) switches. Details of the circuit as well as the basic prin ciples of circuit simulati on, the compiler p

4、rocessKey words DDS phase cumulative frequency control Frequency MeasuremenT正文設計要求對直接頻率合成器采用自頂向下的模塊化方法進行設計，要求設計層次清晰、合理；構成整個設計的功能模塊既可以采用原理圖輸入法實現(xiàn)，也可采用文本輸入法實現(xiàn)。1. 基本要求a. 利用Quartusll軟件和SmartSOPC實驗箱實現(xiàn) DDS的設計。b. DDS中的波形存儲器模塊用 Altera公司的Cyclone系列FPGA芯片中的RAM實現(xiàn)，RAM 結構配置成212x 10類型。c. 具體參數(shù)要求：頻率控制字K取4位；基準頻率fc=1MH

5、z,由實驗板上的系統(tǒng)時鐘分頻得到；d. 系統(tǒng)具有清零和使能的功能。e. 利用實驗箱上的 D/A轉換器件將ROM俞出的數(shù)字信號轉換為模擬信號，能夠通過示波器觀察到正弦波形；f. 通過開關（實驗箱上的 Ki）輸入DDS的頻率和相位控制字，并能用示波器觀察加以驗證；2. 提高要求a. 通過按鍵（實驗箱上的S）輸入DDS的頻率和相位控制字，以擴大頻率控制和相位控制的 范圍；（注意：按鍵后有消顫電路 ）。b. 能夠同時輸出正余弦兩路正交信號。c. 在數(shù)碼管上顯示生成的波形頻率。d. 充分考慮ROM吉構及正弦函數(shù)的特點，進行合理的配置，提高計算精度。e. 設計能輸出多種波形（三角波、鋸齒波、方波等）的多功

6、能波形發(fā)生器。f. 自己添設其他功能。設計方案1 .方案論證DDS的基本結構圖如下圖所示，主要由相位累加器、相位調制器、波形數(shù)據(jù)表（ROM） D/A轉換器構成。相位累加器由N位加法器和N位寄存器構成。每來一個時鐘clock信號，加法器就將頻率控制字fword與累加寄存器輸出的累加相位數(shù)據(jù)相加，相加的結果又反饋送至累加寄存器的數(shù) 據(jù)輸入端，以使加法器在下一個時鐘脈沖的作用下繼續(xù)與頻率控制字相加。這樣，相位累加器 在時鐘作用下，不斷對頻率控制字進行線性相位累加。由此可以看出，相位累加器在每一個時鐘脈沖輸入時，把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)就是合成信號的相位，相位累 加器的溢出頻率就是

7、DDS俞出的信號頻率。用相位累加器輸出的數(shù)據(jù)作為波形存儲器的相位取 樣地址，這樣就可把存儲在波形存儲器內的波形抽樣值（二進制編碼）經查找表查出，完成相位到幅值轉換。波形存儲器的輸出送到D/A轉換器，由D/A轉換器將數(shù)字信號轉換成模擬信號輸出，DDS言號波程示意圖如下圖所示。由于相位累加器為 N位，相當于把正弦信號在相位上的精度定為N位，所以分辨率為1/2 No若系統(tǒng)時鐘頻率為 fc，頻率控制字fword為1，則輸出頻率為fou=fc/2N,這個頻率相當于 “基頻”。若fword為K則輸出頻率為：f out=K* f c/2 N當系統(tǒng)輸入時鐘頻率fc不變時，輸出信號的頻率由頻率控制字K所決定。由

8、上式可得：K=2N*f out/f c其中，K為頻率字，注意 K要取整，有時會有誤差。選取ROM勺地址時，可以間隔選項，相位寄存器輸出的位數(shù)D一般取10-16位，這種截取方法稱為截斷式用法，以減少ROM勺容量。D太大會導致ROM容量的成倍上升，而輸出精度受D/A位數(shù)的限制未有很大改善。本實驗中，設計k為用戶設置，fout最大可達fc/2,為了配合科研訓練設計的濾波器，取f c=4.8MHz, N=12, D=10c2.整體電路工作原理圖整體工作原理圖圖1.2組裝模塊后的整體工作原理圖二、各子模塊設計原理1 .頻率預置與調節(jié)電路在我的設計中，K為相位增量。DDS的輸出頻率表達式為 fout=K*

9、 f c/2n,當K=1時，DDS俞出 最低頻率（也即頻率分辨率）為fc/2N,而DDS的最高輸出頻率由 Nyquist采樣定理決定，即 fc/2，也就是說K的最大值為2N-1。在設計時，用74161設計模16模塊，1HZ信號輸入讓其變化。該模塊有清零（k1）和保持（k0）端，由開關控制，以便計數(shù)到需要值時保持或清零。其4個輸出端口輸出的是 4個二進制數(shù)，把4位加起來就是步長，于是設計一4端口的加法器，時鐘到來時相加，把加法器輸出接到累加器的一端，就可以實現(xiàn)步長的輸入了。74161BQAcQBDQCENTQDENPRCOCLRMCLKkO :i vt Xkf!x-C低：*:；lnft COUN

10、T 甌LDNA.mOUTPUT 遷ijUTPUTz fl/HTPUT 產二m12OUTPUT|S 13封裝后的電路為:m16e?TXO 1rr2 3_rT rr1 1fii inst92.累加器累加器由12位加法器和12位寄存器兩個模塊組成。累加器在時鐘fc的控制下以頻率控制字 K為步長進行累加運算，產生所需的頻率控制數(shù)據(jù)。寄存器在時鐘控制下，將加法器每次計算的 結果寄存下來，再反饋回加法器進行下一次計算，從而實現(xiàn)累加功能。同時寄存器在時鐘的控制下把累加的結果送入相位控制模塊。設計的電路圖如下，其中，12位加法器由3個全加器7483構成，加法器將寄存器反饋的數(shù)與四位頻率控制字k相加。12位寄存

11、器由3個74173構成。gdC0A1S1B1S2A2S3B2S4A3B3C4A4B47483inst5 FULL ADDERf00f11f22f 33Xc07483XC0gdA1S1B1S2A2S3B2S4A3苗B3C4A4XB4inst6 FULL ADDERc0 -Xo0O1o2o3-Ko07417501D1Q7A o1i y42D1QNA 13DOCX點o32QKX4D2QN23QX3QNA34QXclk-CCLRN4QNAXCLKinstREGISTERo4其o5X o6尸o77clkw-01D1Q2D1QN3D2Q4D2QN3Q3QN4QCLRN4QNCLK74175inst1 RE

12、GISTERo4o7c1XclkVCUTgd8gd9gd10gdX-TT11XC0A1S1B1S2A2S3B2S4A3B3C4A4B47483inst7 FULL ADDERf0匚、 INPUT豪VCCf11.INPUT1VCCf21、 INPUT1VCCf31片 INPUT1VCCGND3.相位控制相位控制模塊實際上是用一個o8o9o10o11tKo87417581D1QA o9A.X o102D1QN93DOCX范o112QM4D2QNA103QK3QNA114QXclk-QCLRN4QNAXCLKin st2 REGISTER6X5X7X12位的加法器將之前累加器的輸出結果的高四位與四位

13、相位控制字Q相加，從而構成相位控制模塊。其中清零與保持端分別由開關控制，以便得到所需相 位。其電路圖如下：p0p1p2741751D2Dc0gd74837483p33D4D1Q一一罠 1QN-2Q 2QN-3Q3QNc1-Xc2TelkX CLRN4Q4QNp-c3-KCLKinst REGISTERC0A1S1B1S2A2S3B2S4A3B3C4A4B4gd010gd1gdgd2 gdgdC0gd4gd5gd6gdgdA1B1A2B2A3B3A4B4inst5FULL ADDERSTS2S3S4C4inst6FULL ADDERo4o5o6o7-X117483C0A1B15152A2B2S3

14、S4A3C4B3A4B4inst7FULL ADDEF11c08c19e210e3o8o9o10o1101乂 INPUT VCC2i、 INPUT1 VCC3、INPUT / VCC41 INPUT1VCC5| INPUT1卡 VCC6、 input1z VCC7、INPUT】VCC8IX INPUT1* VCC9 INPUT卜 VCC10I、 INPUT1VCC11| INPUT1z VCCgVGNDp0Iinput VCCp1- input1VCCp2IinputIVCCp3-inputr1VCCOUTPUT o0OUTPUT 、o1OUTPUT o2OUTPUT y o3OUTPUT o

15、4OUTPUT o5OUTPUT o6OUTPUT 、o7OUTPUT y o8OUTPUT 、o9OUTPUT 、o10OUTPUT 、o114.波形存儲器用相位控制模塊輸出的數(shù)據(jù)作為波形存儲器的取樣地址，進行波形的相位-幅值轉換，即可在給定的時間上確定輸出的波形的抽樣幅值。N位的尋址ROM相I當于把錯誤！未找到引用源。 的正弦信號離散成具有 2n個樣值的序列，若波形ROM有 D位數(shù)據(jù)位，則2n個樣值的幅值以D位二進制數(shù)值固化在 ROM中，按照地址的不同可以輸出相應相位的正弦信號的幅值。波形數(shù)據(jù)表ROM用于存放波形數(shù)據(jù)，這里用它存放正弦波、鋸齒波、方波、三角波、余弦 波的波形數(shù)據(jù)。建立ROM

16、步驟為：建立空白工程 t 新建ROM宏單元初始化文件*.mif(4096/10) 宀 在 當前使用的工程中建立 ROM宏單元，并調用*.mif文件。下面以正弦波波形存儲器的建立為例。其采樣數(shù)據(jù)由MATLA龍序獲得，其程序如下：clear tie;t=2*pi/4096;t=0:t:2*pi;y=511*si n(t)+512;z=y：roun d(z);將數(shù)據(jù)導入Excel，取整后得到建立*.mif文件所用數(shù)據(jù)。如下圖所示:Addr |*01吃I“ I“ I*fi 1*7 112 |51351 451451551651751 7851851952052152122523524165255255

17、265275285285295302453153253253353453553653632S3753853953854054154254340543544545546546547548549485505S0551552553554砧斗55556556557557558559560561561645B25S35645&45655RH5S76t-H72568569570571而5725735748057557557657757S576579580385815825825B358斗58558558696537538589589590591592592104593S945955965965975985

18、991125996006016026026036046051206Q6606607608609609610128612612613614615616616G171366186196196206216226226231446246256256266276286296291526306316326326336346356351B063663763BB3S63964064164164264364464S84St，4D64764876&43649b5IJB51I6516526536541 B46546S5B56BS?6S76596601 926S0&ei662663683664BBS668feoo6S

19、B6676B8S69B696?067167267267367467S675676677677|216ere879680BsoB616289368322484&BS88BBBSB67eBB689689232690691692692SS369469469520896976976936997007007012470270270370470S70S706707得到rom如下:sajiaojucho11.0clkX1 address11.0ou9.0clko11.0丿 clkXaddress11.0ot9.0clkin st10io9.0kin st5OUTPUT . o9 0elk INPUTIy L

20、JA*elkIACLRNinst3 9i4cXDFFPRND QCLRNinst4o46. 時鐘用模16計數(shù)器74161設計48分頻，模16計數(shù)器74161實現(xiàn)1000分頻的電路，將 48MHZ的輸入分成1MHZ和1HZ的頻率。模48和模1000計數(shù)器的電路分別如下：7416174151iLDNA三BQAgdcDQ9QC創(chuàng)TQBIPRCOCLRNCLKi listn b JccVDNGGND&-a*2fiQKxKKKX班Le. 譯碼顯示用4片八選一數(shù)據(jù)選擇器 74151構成16選4數(shù)據(jù)選擇器,封裝后：?*160iv-iiS! COUIT.二:Lnieo?U6fl:郵迥 _couira?1 is

21、okrJ M SHIT RS.SHFTinB.恤恥 COUNTS“腫 COUIIBzq COUITEl理到遼I理!Mii CO PiMi命；cepintri *_willin：i SHFTRK.時sisi SIEI ABQACQBDQC50 QD51 emu cueIOEHrl COUi.LIIABQACQEDQCHITQD3PiRCOCLRNCLK71160BQBcQBDCSCSOQOSICUNCLI：BQAC1QBTTQlBPICOamUKLIABQACQBDQCBITQIapoClIUcut?M80LilABQACQIDQCBITQDapRCOCLVUCLK? *160LDIABQACQ

22、BDiQCBITQBMPmCLRNCLKh：iie COUITBBCM aiaQCanQB9PRCOamCLKHQACQBnQCsoQDSICLHCLKhdg SHfTRE.SISISR5IAD cQA QBDQCSD31CLUIcueQQI fiQcQIBQCarrQlapKOCLRICLKSRS-1A t cQA CBQCCLRJ|CLK0D7(194QACQIDQCsrr底HSIPRCOamCLKfsisSRS1A BQAcQBnQCGDSICLMCLKn9aa(3.OotOSbb(3. 0qmgOcjul2llllR-&SrA*-rec*irrHDII*ic-TD2D3洲*iiry耕訕

23、；r* :ftQi；hpWJLTaHffi_ J8.波形選擇顯示用5片2選4數(shù)據(jù)選擇器74153組成,輸入由開關控制，電路原理圖如下:斤丙i - -j _6j .遠黑耐尸牙諒魚_空匸芒越;f嶼匚己1卍_ r呷廠匕5前:” 空口25商 *冒w產p萌竺52二卿廠產耐廠辻嚇網(wǎng)廣?2湘 即廣產貼 沁芒宇空氓舛74153S1(31ICO1021Y1C32T2CM2002C3tnsti riJLTFLEJRkD I74153A;-QsSH1GN10071C11C2ivX II1C32Y2OJU :2C0201*752iI-2C3if:；kel4 MUL 臚LEXERli ai M rH M ! M圭寸裝后

24、:9.消顫開關40sieci0厶o-I:-ss9- b flkOo9.0k1S(9.Q 貯口 ss9 .00in st Eli xiaochanj keyO1_X10.總的電路圖綜上所述，總的設計電路圖如下:南京理工大學電子線路課程設計孫礪1004210240仃/ 20- - M ! - 1 2_i I - 匸3吐II四、調試將模塊的原理圖或 VHDL語言程序設計完成后，先檢查有無明顯錯誤，若無則進行編譯，若 編譯成功，則可進行波形的功能仿真，如果仿真的結果和理論值相符，則可進行模塊的封裝； 否則，如果編譯或仿真有錯誤，則根據(jù)提示信息檢查并修改原電路的原理圖，直至編譯、仿真 成功為止。南京理工

25、大學電子線路課程設計孫礪1004210240佃/ 20五、仿真48分頻:|屯 Quaraui - dOi. -百 His EdiiProffifi: A-E-sinnwns, Hckme駕 TodsWindovi Hdp.f N.序巳備F燈,辛兩-IX越尋”嵯 e &I Wl-EbTt Ld雪 t-JE祐 wwwix-u | 犧 IQdbd | 粘-gOiIQ tel | nucciwitsl | 雪 rail* | Q vh! | lODlhm vM | 色 nmrW |包 BU.I hf | 惱 EK-.bAlj t-JE3Ld&-：bU kfL=- t-dEIHus bdllu t-dE

26、aLATitfCUi kAf = riE ME ELEs t-JECriL t-dELrlCltrM-bdi E 心 g Uf J uh. bd “pm bdf1-UCliL t-JE kj-B F1ETlLh.E宀弼E LOCOE-to nfEM.hlClacrirvhl寸卜| Fznw13 25 riE1000分頻:幌 Quartic H - CAftff罰檢血曲叩/ddydds ” dck - lOOOfeiLifwflDSk吃dl小c阪3 Is（尹密專卜Q kj匕Fie E曲圻ewTook Vflrdow訊曲ki rsicaisch6*5j Dmct lesipt Fl14xUhdte

27、jO.hdf1兀b廿 Hwdcld、證；*JQdrf bifM bliJOMfen bifIjJlE ld111 biiKii-0O9C bdf“el bif亡HftliE-Uf m*ji-4 IdE jtdL Idf pin bif 2fupin bif 7Llxi.4O tdf = j| Srai Jjlii 日曰 Drhw Filesa4 vif-BmeofiEi wfQIM VLf-eCrt klffViCtH.If-Biin_|3 u Ai f-Bjxji if站嗆咖:日佩|貴|呵11窗i祇百7：Stwl：J. 4 u10 Q p30 D ni口Lx如jhintr、.晳筒出時cepm

28、bd :柑jiwd兇i |怕1除1陽 |包41壇訓時|皙趣時即対 訂誕himf|遠| rUQE| lOOfetwJHiAiVd1 吐IE.4 hlITi1 (f ;|istw Taav- F-c扌 Sjyri已A Fbdkm j, ExTibIHei 卜 Irtn 入 Wariig 人Enor f glb r4南京理工大學電子線路課程設計孫礪1004210240六、編程下載1. 分配管腳在打開的 Quartus II 5.0 窗口中，選擇Assignments-Pins ，在To欄中，輸入各管腳 名稱，在Location下拉選擇相應的管腳。2. 安全設置選擇Assig nmen ts-Setti ng，在 Device&Pin Optio ns中點擊 Un used Pi ns 標簽頁，設置不用的管腳為三態(tài)。3.