組成原理--存儲(chǔ)系統(tǒng)(1)

1、復(fù)習(xí) 浮點(diǎn)加減運(yùn)算浮點(diǎn)加減運(yùn)算： 比較階碼大小并完成對階：比較階碼大小并完成對階：小階向大階看小階向大階看齊齊； 尾數(shù)進(jìn)行加或減運(yùn)算：尾數(shù)進(jìn)行加或減運(yùn)算：與定點(diǎn)加減法運(yùn)算與定點(diǎn)加減法運(yùn)算完全一樣完全一樣； 結(jié)果規(guī)格化：結(jié)果規(guī)格化：向左規(guī)格化、向右規(guī)格化向左規(guī)格化、向右規(guī)格化； 舍入處理：舍入處理：0舍舍1入法、恒置入法、恒置1法法； 溢出處理：溢出處理：判斷階碼的溢出判斷階碼的溢出。復(fù)習(xí) 浮點(diǎn)乘除運(yùn)算浮點(diǎn)乘除運(yùn)算 浮點(diǎn)乘法運(yùn)算: 乘積的尾數(shù)是相乘兩數(shù)的尾數(shù)之積; 乘積的階碼是相乘兩數(shù)的階碼之和。 浮點(diǎn)除法運(yùn)算： 商的尾數(shù)是相除兩數(shù)的尾數(shù)之商; 商的階碼是相除兩數(shù)的階碼之差。存儲(chǔ)器存儲(chǔ)器：用來：

2、用來存儲(chǔ)存儲(chǔ)程序和數(shù)據(jù)的程序和數(shù)據(jù)的記憶設(shè)備記憶設(shè)備。存儲(chǔ)介質(zhì)存儲(chǔ)介質(zhì)：具有兩種明顯區(qū)別且穩(wěn)定的物理狀態(tài)，在外界的作：具有兩種明顯區(qū)別且穩(wěn)定的物理狀態(tài)，在外界的作用下，能夠相互轉(zhuǎn)化；一種穩(wěn)定狀態(tài)表示用下，能夠相互轉(zhuǎn)化；一種穩(wěn)定狀態(tài)表示“0”，則另一種狀態(tài)，則另一種狀態(tài)表示表示“1”。目前主要采用。目前主要采用半導(dǎo)體器件半導(dǎo)體器件和和磁性材料磁性材料。存儲(chǔ)位存儲(chǔ)位或或存儲(chǔ)元存儲(chǔ)元：最小的存儲(chǔ)單位：最小的存儲(chǔ)單位一位二進(jìn)制代碼一位二進(jìn)制代碼存儲(chǔ)單元存儲(chǔ)單元：由若干個(gè)存儲(chǔ)元組成。：由若干個(gè)存儲(chǔ)元組成。半導(dǎo)體半導(dǎo)體存儲(chǔ)器存儲(chǔ)器磁表面磁表面存儲(chǔ)器存儲(chǔ)器存儲(chǔ)器存儲(chǔ)器（1）按）按存儲(chǔ)介質(zhì)存儲(chǔ)介質(zhì)分類分類:隨

3、機(jī)隨機(jī)存儲(chǔ)器存儲(chǔ)器順序順序/半順序半順序存儲(chǔ)器存儲(chǔ)器讀寫讀寫存儲(chǔ)器存儲(chǔ)器只讀只讀存儲(chǔ)器存儲(chǔ)器非永久非永久記憶的存儲(chǔ)器記憶的存儲(chǔ)器永久性永久性記憶的存儲(chǔ)器記憶的存儲(chǔ)器主主/輔輔助存儲(chǔ)器助存儲(chǔ)器高速緩沖高速緩沖/控制控制存儲(chǔ)器存儲(chǔ)器（2）按）按存取方式存取方式分類：分類：存儲(chǔ)器存儲(chǔ)器（3）按）按讀寫功能讀寫功能分類：分類： 存儲(chǔ)器存儲(chǔ)器（4）按）按信息可保存性信息可保存性分：分：存儲(chǔ)器存儲(chǔ)器（5）按）按系統(tǒng)作用系統(tǒng)作用分類：分類：存儲(chǔ)器存儲(chǔ)器對存儲(chǔ)器要求：容量對存儲(chǔ)器要求：容量大大、速度、速度快快、成本、成本低。低。多級(jí)存儲(chǔ)器體系結(jié)構(gòu)：多級(jí)存儲(chǔ)器體系結(jié)構(gòu)：高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器、主存儲(chǔ)器主存

4、儲(chǔ)器和和外存儲(chǔ)器外存儲(chǔ)器；按按CPU是否可直接訪問，存儲(chǔ)器分為是否可直接訪問，存儲(chǔ)器分為：高速緩沖存儲(chǔ)器、主存儲(chǔ)器：高速緩沖存儲(chǔ)器、主存儲(chǔ)器：必須調(diào)入內(nèi)存，才能被：必須調(diào)入內(nèi)存，才能被CPU處理處理TTL門電路門電路（Transistor Transistor Logic）由由雙極性晶體管雙極性晶體管組成的集成門電路，其輸入級(jí)和輸出極均采用了三極管，稱為組成的集成門電路，其輸入級(jí)和輸出極均采用了三極管，稱為晶體管晶體管晶體管邏輯門電路晶體管邏輯門電路。MOS電路電路（Metal Oxide Semiconductor）金屬性氧化物半導(dǎo)金屬性氧化物半導(dǎo)體電路，由體電路，由MOS管（管（單極性場效

5、應(yīng)管單極性場效應(yīng)管）組成的集成門電路，）組成的集成門電路，其有三種類型：其有三種類型：PMOS電路電路，NMOS電路電路，CMOS電路電路。高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器：又稱：又稱“cache”，由由TTL半導(dǎo)體材料組成。存半導(dǎo)體材料組成。存取時(shí)間為取時(shí)間為到到，容量在，容量在到到。存放。存放。 CMOS電路電路（Complementary Metal Oxide Semiconductor）它是由它是由PMOS和和NMOS管組成的互補(bǔ)電路，其突出特點(diǎn)是功耗小，管組成的互補(bǔ)電路，其突出特點(diǎn)是功耗小，抗干擾能力強(qiáng)，穩(wěn)定性好，速度快，但工藝較復(fù)雜。抗干擾能力強(qiáng)，穩(wěn)定性好，速度快，但工藝較復(fù)雜。小容

6、量、快速存儲(chǔ)器小容量、快速存儲(chǔ)器位于位于CPU和內(nèi)存之間，屬于和內(nèi)存之間，屬于CPU可放在可放在CPU內(nèi)部，也可作為單獨(dú)的模內(nèi)部，也可作為單獨(dú)的模塊塊主存儲(chǔ)器主存儲(chǔ)器：簡稱：簡稱“主存主存”，由，由MOS半導(dǎo)體存儲(chǔ)器組成，存放半導(dǎo)體存儲(chǔ)器組成，存放。容量在。容量在到到，存取時(shí)存取時(shí)間為間為到到。外存儲(chǔ)器外存儲(chǔ)器：簡稱：簡稱“外存外存”，大容量，大容量輔助輔助存儲(chǔ)器；磁表面存儲(chǔ)存儲(chǔ)器；磁表面存儲(chǔ)器或光盤存儲(chǔ)器；存放器或光盤存儲(chǔ)器；存放。容量從。容量從到到，。存取速度為。存取速度為。其他功能的存儲(chǔ)器其他功能的存儲(chǔ)器：如微程序控制器的控存、在顯示和印刷：如微程序控制器的控存、在顯示和印刷輸出設(shè)備中的

7、字庫和數(shù)據(jù)緩沖存儲(chǔ)器。輸出設(shè)備中的字庫和數(shù)據(jù)緩沖存儲(chǔ)器。主要性能指標(biāo)主要性能指標(biāo)：存儲(chǔ)容量、存取時(shí)間、存儲(chǔ)周期和存儲(chǔ)器帶寬。字存儲(chǔ)單元存儲(chǔ)單元（存放一個(gè)機(jī)器字的存儲(chǔ)單元），相應(yīng)地址為字地址字節(jié)存儲(chǔ)單元存儲(chǔ)單元（存放一個(gè)字節(jié)的存儲(chǔ)單元），相應(yīng)地址為字節(jié)地址按按字尋址的計(jì)算機(jī)尋址的計(jì)算機(jī)：計(jì)算機(jī)中可編址的最小單位是機(jī)器字按按字節(jié)尋址的計(jì)算機(jī)尋址的計(jì)算機(jī)：計(jì)算機(jī)中可編址的最小單位是字節(jié)存儲(chǔ)容量存儲(chǔ)容量：存儲(chǔ)器中可容納的存儲(chǔ)單元總數(shù)；：存儲(chǔ)器中可容納的存儲(chǔ)單元總數(shù)； 單位：單位：B(Byte), KB, MB, GB, TB, PB。存取時(shí)間存取時(shí)間：又稱訪問時(shí)間，從啟動(dòng)一次存儲(chǔ)器操作到：又稱訪問時(shí)間

8、，從啟動(dòng)一次存儲(chǔ)器操作到 完成該操作所經(jīng)歷的時(shí)間。完成該操作所經(jīng)歷的時(shí)間。存儲(chǔ)周期存儲(chǔ)周期：連續(xù)兩次啟動(dòng)同一存儲(chǔ)器操作需要的最?。哼B續(xù)兩次啟動(dòng)同一存儲(chǔ)器操作需要的最小時(shí)間間隔。時(shí)間間隔。存儲(chǔ)周期存儲(chǔ)周期存取時(shí)間存取時(shí)間存儲(chǔ)器帶寬存儲(chǔ)器帶寬：單位時(shí)間存儲(chǔ)器所存取的信息量；：單位時(shí)間存儲(chǔ)器所存取的信息量； 度量單位：度量單位：位位/秒秒、字節(jié)字節(jié)/秒秒； 可靠性可靠性：在規(guī)定的時(shí)間內(nèi)，存儲(chǔ)器無故障的概率。：在規(guī)定的時(shí)間內(nèi)，存儲(chǔ)器無故障的概率。 用用平均無故障時(shí)間平均無故障時(shí)間MTBF功耗與集成度功耗與集成度：耗電的多少；單個(gè)芯片存儲(chǔ)容量；：耗電的多少；單個(gè)芯片存儲(chǔ)容量；性能性能/價(jià)格比價(jià)格比：衡量

9、存儲(chǔ)器經(jīng)濟(jì)性能好壞的綜合性指標(biāo)。：衡量存儲(chǔ)器經(jīng)濟(jì)性能好壞的綜合性指標(biāo)。 性能包括前述的各項(xiàng)指標(biāo)。性能包括前述的各項(xiàng)指標(biāo)。04012345672k-4 2k-3 2k-2 2k-12k-4321076542k-1 2k-2 2k-3 2k-4042k-4Big-endian assignmentLittle-endian assignmentApplying:IBM, MotorolaApplying:Intel, DEC例如：某計(jì)算機(jī)機(jī)器字長為例如：某計(jì)算機(jī)機(jī)器字長為32位位=48位位=4字節(jié)字節(jié)把一個(gè)字中地址為把一個(gè)字中地址為xx00的字節(jié)放在字中最小有效位上，稱的字節(jié)放在字中最小有效位上，

10、稱 “小小端端” 排序；放在最大有效位上則為排序；放在最大有效位上則為“大端大端”排序。排序。(Random Access Memory)：存儲(chǔ)單元的內(nèi)容可隨機(jī)讀寫。存儲(chǔ)單元的內(nèi)容可隨機(jī)讀寫。 優(yōu)點(diǎn)優(yōu)點(diǎn)：存取速度快、體積小、可靠性高、價(jià)格低廉。：存取速度快、體積小、可靠性高、價(jià)格低廉。 缺點(diǎn)缺點(diǎn)：斷電后信息即丟失。：斷電后信息即丟失。3.2.1 3.2.1 SRAMSRAM（Static RAMStatic RAM）存儲(chǔ)器存儲(chǔ)器 存儲(chǔ)器的核心和基礎(chǔ)，用來存儲(chǔ)一位二進(jìn)制信息存儲(chǔ)器的核心和基礎(chǔ)，用來存儲(chǔ)一位二進(jìn)制信息0或或1。 以六管以六管SRAM存儲(chǔ)元為例解釋工作原理，它是由兩個(gè)存儲(chǔ)元為例解釋工

11、作原理，它是由兩個(gè)MOS反相器交叉耦合而成的反相器交叉耦合而成的觸發(fā)器觸發(fā)器，用來存儲(chǔ)一位二進(jìn)制代碼。，用來存儲(chǔ)一位二進(jìn)制代碼。SRAM 靜態(tài)靜態(tài)MOS存儲(chǔ)器存儲(chǔ)器DRAM動(dòng)態(tài)動(dòng)態(tài)MOS存儲(chǔ)器存儲(chǔ)器MOS管的相關(guān)介紹管的相關(guān)介紹MOSMOS管截止：若柵極和源極之間的電壓為零，即管截止：若柵極和源極之間的電壓為零，即V VGSGS=0=0，則在漏極和源極之間有一個(gè)非常大的內(nèi)阻，相當(dāng)于則在漏極和源極之間有一個(gè)非常大的內(nèi)阻，相當(dāng)于不導(dǎo)通，處于斷開狀態(tài)；不導(dǎo)通，處于斷開狀態(tài)；MOSMOS管導(dǎo)通：若使管導(dǎo)通：若使V VGSGS大于某一正電壓（約大于某一正電壓（約2V2V），），則則MOSMOS管導(dǎo)通，漏

12、極和源極之間處于連通狀態(tài)。管導(dǎo)通，漏極和源極之間處于連通狀態(tài)。源極漏極柵極寫操作寫操作： 寫入寫入“1”時(shí)，使高、低電位分別加到時(shí)，使高、低電位分別加到A、B兩端，兩端，T1截止截止、 T2導(dǎo)通；地址線上無信號(hào)時(shí)，導(dǎo)通；地址線上無信號(hào)時(shí)， T5、T6、T7、T8都截止，都截止，T1、T2保持狀態(tài)不變，通過反相器使?fàn)顟B(tài)保持狀態(tài)不變，通過反相器使?fàn)顟B(tài)更加穩(wěn)定。更加穩(wěn)定。 寫寫“0 ”的情況完全類似。的情況完全類似。讀操作讀操作： 地址信息到達(dá)時(shí)，使地址信息到達(dá)時(shí)，使T5、T6、T7、T8導(dǎo)通，存儲(chǔ)導(dǎo)通，存儲(chǔ)元的信息被送到元的信息被送到I/O與與I/O線上，線上， I/O與與I/O線接上一個(gè)線接上一

13、個(gè)差動(dòng)讀出放大器，從其電流方向，可以得出所存信息差動(dòng)讀出放大器，從其電流方向，可以得出所存信息是是“1”或或“0”。也可。也可I/O或或I/O一端接到外部，看其一端接到外部，看其有無電流通過，得出所存信息。有無電流通過，得出所存信息。擴(kuò)充：存儲(chǔ)芯片規(guī)格的表示在很多內(nèi)存產(chǎn)品介紹文檔中，都會(huì)用MW的方式來表示芯片的容量。 M是該芯片中存儲(chǔ)單元的總數(shù)，單位是兆（英文簡寫M，精確值是1048576，而不是1000000）。 W代表每個(gè)存儲(chǔ)單元的容量，也就是SDRAM芯片的位寬（Width），單位是bit。圖3.2 基本的靜態(tài)存儲(chǔ)元陣列2、基本的靜態(tài)存儲(chǔ)元陣列 （1）存儲(chǔ)位元 （2）三組信號(hào)線 l地址線

14、 l數(shù)據(jù)線 l行線 l列線 l控制線 l地址譯碼器：行線26=64644=256 存儲(chǔ)位元存儲(chǔ)位元 由由存儲(chǔ)體存儲(chǔ)體、地址譯碼電路地址譯碼電路、讀寫電路讀寫電路和和控制電路控制電路等組成。等組成。 存儲(chǔ)體存儲(chǔ)體：存儲(chǔ)單元的集合。通常把各個(gè)字的同一位組織在一個(gè)：存儲(chǔ)單元的集合。通常把各個(gè)字的同一位組織在一個(gè)集成片中，同一位的這些字通常排成矩陣形式。集成片中，同一位的這些字通常排成矩陣形式。地址譯碼器地址譯碼器：把用二進(jìn)制代碼表示的地址轉(zhuǎn)換成輸出端的高電位，把用二進(jìn)制代碼表示的地址轉(zhuǎn)換成輸出端的高電位，用來驅(qū)動(dòng)相應(yīng)的讀寫電路，以便選擇所要訪問的存儲(chǔ)單元。用來驅(qū)動(dòng)相應(yīng)的讀寫電路，以便選擇所要訪問的存

15、儲(chǔ)單元。地址譯碼器的輸入信息來自地址譯碼器的輸入信息來自CPU的的地址寄存器地址寄存器（AR）。單譯碼結(jié)構(gòu)單譯碼結(jié)構(gòu)：地址譯碼器只有一個(gè)，譯碼器輸出為：地址譯碼器只有一個(gè)，譯碼器輸出為字選線字選線雙譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)：兩個(gè)地址譯碼器，可減少選擇線條數(shù)：兩個(gè)地址譯碼器，可減少選擇線條數(shù)地址譯碼的兩種方式：地址譯碼的兩種方式：驅(qū)動(dòng)器驅(qū)動(dòng)器：一條：一條X選擇線要控制掛其上所有存儲(chǔ)元電路，選擇線要控制掛其上所有存儲(chǔ)元電路， 其所帶的電容負(fù)載很大，為此需加驅(qū)動(dòng)器。其所帶的電容負(fù)載很大，為此需加驅(qū)動(dòng)器。I/O電路電路：處于數(shù)據(jù)總線和被選用的單元之間，用于控：處于數(shù)據(jù)總線和被選用的單元之間，用于控 制被選中

16、的單元讀出或?qū)懭耄⒕哂蟹糯笮胖票贿x中的單元讀出或?qū)懭?，并具有放大?息作用。息作用。片選與讀片選與讀/寫控制電路寫控制電路：當(dāng)需要大容量的存儲(chǔ)器時(shí)，需把：當(dāng)需要大容量的存儲(chǔ)器時(shí)，需把存儲(chǔ)器片按照一定方式連接而成。在地址選擇時(shí)，首先存儲(chǔ)器片按照一定方式連接而成。在地址選擇時(shí)，首先要選片，此片所連接的地址線才有效。通常用要選片，此片所連接的地址線才有效。通常用地址譯碼地址譯碼器的輸出器的輸出和和一些控制信號(hào)一些控制信號(hào)來形成片選信息。來形成片選信息。輸出驅(qū)動(dòng)電路輸出驅(qū)動(dòng)電路：為擴(kuò)展存儲(chǔ)器容量，需將幾個(gè)芯片的數(shù)：為擴(kuò)展存儲(chǔ)器容量，需將幾個(gè)芯片的數(shù) 據(jù)線并聯(lián)使用，這同樣需要驅(qū)動(dòng)電路。據(jù)線并聯(lián)使用，這

17、同樣需要驅(qū)動(dòng)電路?；镜腟RAM邏輯結(jié)構(gòu)lSRAM芯片大多采用雙譯碼方式，以便組織更大的存儲(chǔ)容量。 l采用了二級(jí)譯碼：將地址分成x向、y向兩部分如圖所示。 存儲(chǔ)體（存儲(chǔ)體（2561288） l存儲(chǔ)陣列為三維結(jié)構(gòu)，即256行128列8位 l通常把各個(gè)字的同一位集成在一個(gè)芯片（32K1）中，32K位排成256128的矩陣。8個(gè)片子就可以構(gòu)成32KB。 l地址譯碼器 l采用雙譯碼的方式（減少選擇線的數(shù)目）。 lA0A7為行地址譯碼線 lA8A14為列地址譯碼線l讀與寫的互鎖邏輯讀與寫的互鎖邏輯 控制信號(hào)中CS是片選信號(hào)，CS有效時(shí)（低電平），門G1、G2均被打開。 OE為讀出使能信號(hào)，OE有效時(shí)（低

18、電平），門G2開啟，當(dāng)寫命令WE=1時(shí)（高電平），門G1關(guān)閉，存儲(chǔ)器進(jìn)行讀操讀操作作。 寫操作寫操作時(shí)，WE=0，門G1開啟，門G2關(guān)閉。 注意，門G1和G2是互鎖的，一個(gè)開啟時(shí)另一個(gè)必定關(guān)閉，這樣保證了讀時(shí)不寫，寫時(shí)不讀。讀周期讀周期: 讀周期與讀出時(shí)間是兩個(gè)不同的概念。讀周期與讀出時(shí)間是兩個(gè)不同的概念。讀出時(shí)間讀出時(shí)間是從給出是從給出有效地址到外部數(shù)據(jù)總線上穩(wěn)定地出現(xiàn)所讀出的數(shù)據(jù)信息所經(jīng)歷的有效地址到外部數(shù)據(jù)總線上穩(wěn)定地出現(xiàn)所讀出的數(shù)據(jù)信息所經(jīng)歷的時(shí)間。時(shí)間。讀周期時(shí)間讀周期時(shí)間則是存儲(chǔ)片進(jìn)行兩次連續(xù)讀操作時(shí)所必須間隔的則是存儲(chǔ)片進(jìn)行兩次連續(xù)讀操作時(shí)所必須間隔的時(shí)間，它總是大于或等于讀出時(shí)

19、間。時(shí)間，它總是大于或等于讀出時(shí)間。tAtRCtWCtW寫周期：實(shí)現(xiàn)寫操作，要求寫周期：實(shí)現(xiàn)寫操作，要求CS和和WE同時(shí)有效，同時(shí)有效，有效期間地址有效期間地址和數(shù)據(jù)信號(hào)不能變化和數(shù)據(jù)信號(hào)不能變化；為了保證；為了保證CS和和WE變?yōu)闊o效前能把數(shù)據(jù)變?yōu)闊o效前能把數(shù)據(jù)可靠的寫入，數(shù)據(jù)必須提前一段時(shí)間在數(shù)據(jù)總線上穩(wěn)定存在；可靠的寫入，數(shù)據(jù)必須提前一段時(shí)間在數(shù)據(jù)總線上穩(wěn)定存在；而在而在WE變?yōu)楦唠娖胶笤俳?jīng)過一段時(shí)間地址信號(hào)才允許改變。變?yōu)楦唠娖胶笤俳?jīng)過一段時(shí)間地址信號(hào)才允許改變。 二者之間傳遞的信息有：地址、數(shù)據(jù)、控制信息。二者之間傳遞的信息有：地址、數(shù)據(jù)、控制信息。 存儲(chǔ)容量擴(kuò)充的方法：存儲(chǔ)容量擴(kuò)充

20、的方法： 位擴(kuò)展法位擴(kuò)展法：只加大字長，而存儲(chǔ)器的字?jǐn)?shù)與存儲(chǔ)器芯片：只加大字長，而存儲(chǔ)器的字?jǐn)?shù)與存儲(chǔ)器芯片 字?jǐn)?shù)一致，即字?jǐn)?shù)一致，即字變長，字?jǐn)?shù)不變字變長，字?jǐn)?shù)不變。數(shù)據(jù)線條數(shù)據(jù)線條 數(shù)增加，地址線條數(shù)不變數(shù)增加，地址線條數(shù)不變。 字?jǐn)U展法字?jǐn)U展法：字?jǐn)?shù)變多，字長不變字?jǐn)?shù)變多，字長不變，地址線增加，數(shù)據(jù)線不，地址線增加，數(shù)據(jù)線不 變；變； 芯片的地址線、數(shù)據(jù)線、讀寫控制線并芯片的地址線、數(shù)據(jù)線、讀寫控制線并 聯(lián)，由片選信號(hào)區(qū)分各片地址。聯(lián)，由片選信號(hào)區(qū)分各片地址。 字位同時(shí)擴(kuò)展法字位同時(shí)擴(kuò)展法：需要容量：需要容量MN存儲(chǔ)器存儲(chǔ)器，使用的芯片為使用的芯片為 l k，則需要芯片個(gè)數(shù)為（則需要芯片個(gè)

21、數(shù)為（M/l）（）（N/k）A12D7D0A0CSCSCSA15A14CPU16K116K116K116K1D0-D32:4譯碼器譯碼器CSA0-A13復(fù)習(xí) 存儲(chǔ)器的存儲(chǔ)器的分類分類 存儲(chǔ)器的存儲(chǔ)器的分級(jí)結(jié)構(gòu)分級(jí)結(jié)構(gòu)： 高速緩沖存儲(chǔ)器、主存儲(chǔ)器、外存儲(chǔ)器 SRAM存儲(chǔ)器存儲(chǔ)器： 六管靜態(tài)存儲(chǔ)元 SRAM存儲(chǔ)器組成：存儲(chǔ)體、地址譯碼電路、讀寫電路和控制電路 SRAM的讀寫周期存儲(chǔ)器與存儲(chǔ)器與CPU連接連接：位擴(kuò)展法、字?jǐn)U展法、字位同時(shí)擴(kuò)展法1、四管動(dòng)態(tài)存儲(chǔ)元、四管動(dòng)態(tài)存儲(chǔ)元 寫操作寫操作： 在在I/O與與I/O加相反電平，將信息送至加相反電平，將信息送至A，B端，存儲(chǔ)在端，存儲(chǔ)在T1，T2管的柵

22、極電容上，在一定時(shí)間可保管的柵極電容上，在一定時(shí)間可保持寫入的信息。持寫入的信息。 讀操作讀操作：讀出時(shí)先給出預(yù)充信號(hào)，使位線上的電容：讀出時(shí)先給出預(yù)充信號(hào)，使位線上的電容充電達(dá)到電源電壓。當(dāng)?shù)刂沸畔⒌竭_(dá)時(shí)，充電的電容通充電達(dá)到電源電壓。當(dāng)?shù)刂沸畔⒌竭_(dá)時(shí)，充電的電容通過導(dǎo)通的管自泄漏電荷，另一端通過充電的電容對沒有過導(dǎo)通的管自泄漏電荷，另一端通過充電的電容對沒有泄漏的管子充電，從而可以讀出信息，同時(shí)對存儲(chǔ)的信泄漏的管子充電，從而可以讀出信息，同時(shí)對存儲(chǔ)的信息刷新。息刷新。讀出過程同時(shí)是刷新過程讀出過程同時(shí)是刷新過程。 刷新操作刷新操作：存儲(chǔ)的信息電荷會(huì)泄漏，時(shí)間一長就丟：存儲(chǔ)的信息電荷會(huì)泄漏，

23、時(shí)間一長就丟失信息。為此必須按照一定的規(guī)律不斷給工作管充電，失信息。為此必須按照一定的規(guī)律不斷給工作管充電，補(bǔ)足柵極信息電荷。在刷新操作中的補(bǔ)足柵極信息電荷。在刷新操作中的“讀讀”稱為稱為“假假讀讀”。 利用電容存儲(chǔ)電荷原理，把管子數(shù)目再次減少，僅用利用電容存儲(chǔ)電荷原理，把管子數(shù)目再次減少，僅用一個(gè)電一個(gè)電容容C存儲(chǔ)信息，使用存儲(chǔ)信息，使用一個(gè)管子一個(gè)管子T1選擇即可。選擇即可。 四管和單管存儲(chǔ)元電路比較四管和單管存儲(chǔ)元電路比較： 四管電路四管電路：管子多，占用的芯片面積大，集成度低。：管子多，占用的芯片面積大，集成度低。 外圍電路簡單，刷新不需要另加外部邏輯。外圍電路簡單，刷新不需要另加外部

24、邏輯。 單管電路單管電路：管子少，集成度高。：管子少，集成度高。 需高鑒別力的放大器配合工作，外圍電路復(fù)雜。需高鑒別力的放大器配合工作，外圍電路復(fù)雜。 需需20根地址線，但其用根地址線，但其用10根地址線的根地址線的分時(shí)復(fù)用分時(shí)復(fù)用來傳遞來傳遞20位位地址信息，需要內(nèi)部提供地址鎖存器。地址信息，需要內(nèi)部提供地址鎖存器。 10位行地址線亦用于刷新地址，實(shí)現(xiàn)一行一行的刷新。位行地址線亦用于刷新地址，實(shí)現(xiàn)一行一行的刷新。 當(dāng)某一行被選中時(shí)，則這一行的存儲(chǔ)元都被選通到當(dāng)某一行被選中時(shí)，則這一行的存儲(chǔ)元都被選通到讀出放大讀出放大器器，在那里被鑒別且鎖存和重寫。但列譯碼器只選通，在那里被鑒別且鎖存和重寫。

25、但列譯碼器只選通1024個(gè)放大個(gè)放大器中的一個(gè)。器中的一個(gè)。 數(shù)據(jù)的輸出和輸入端是分開的，且有各自的鎖存器。數(shù)據(jù)的輸出和輸入端是分開的，且有各自的鎖存器。 讀周期讀周期：行地址必須在：行地址必須在RAS之前有效，列地址必須在之前有效，列地址必須在CAS之之前有效。由于地址鎖存器，所以在列地址保持后，讀寫周期完成前有效。由于地址鎖存器，所以在列地址保持后，讀寫周期完成之前，外界的地址總線可改變。之前，外界的地址總線可改變。 寫周期寫周期：要求寫命令必須在要求寫命令必須在RAS變高之前變高之前，或或CAS變高之前有變高之前有效。效。數(shù)據(jù)必須提前有效出現(xiàn)在數(shù)據(jù)總線上。數(shù)據(jù)必須提前有效出現(xiàn)在數(shù)據(jù)總線上

26、。 刷新周期刷新周期：在每次讀或?qū)懼芷跁r(shí)，選中的：在每次讀或?qū)懼芷跁r(shí)，選中的存儲(chǔ)元都被刷存儲(chǔ)元都被刷新。新。 刷新周期刷新周期：。 集中式集中式 分散式分散式 異步式異步式集中刷新方式RW刷新2刷新1RW128RWRW刷新間隔2ms讀寫/維持刷新過程/ 死區(qū)500ns500ns 把刷新間隔分為兩部分，前一部分進(jìn)行把刷新間隔分為兩部分，前一部分進(jìn)行，后一部分，后一部分。因?yàn)樗⑿?。因?yàn)樗⑿聲r(shí)期不能進(jìn)行讀寫操作，稱為時(shí)期不能進(jìn)行讀寫操作，稱為死時(shí)間死時(shí)間。本方式適用于。本方式適用于高速存儲(chǔ)器。高速存儲(chǔ)器。用在實(shí)時(shí)要求不高的場合。2ms內(nèi)集中安排所有刷新周期。集中式刷新集中式刷新分散刷新方式RW刷新2

27、刷新1RW128RWRW刷新間隔2ms500ns500ns存儲(chǔ)周期各刷新周期分散安排在存取周期中。用在低速系統(tǒng)中 把存儲(chǔ)系統(tǒng)周期分為兩半，前半段時(shí)間用來讀把存儲(chǔ)系統(tǒng)周期分為兩半，前半段時(shí)間用來讀/寫寫操作或維持信息，后半段用于刷新操作，經(jīng)過一段時(shí)操作或維持信息，后半段用于刷新操作，經(jīng)過一段時(shí)間把整個(gè)存儲(chǔ)器刷新一遍。該方式使整個(gè)系統(tǒng)讀寫速間把整個(gè)存儲(chǔ)器刷新一遍。該方式使整個(gè)系統(tǒng)讀寫速度降低，但刷新周期變短，且不存在死時(shí)間。度降低，但刷新周期變短，且不存在死時(shí)間。 分散式刷新分散式刷新異步刷新方式RW刷新1RWRW15.5微秒500nsRW128RW各刷新周期分散安排在2ms內(nèi)每隔一段時(shí)間刷新一行

28、。每隔15.5微秒提一次刷新請求，刷新一行；2毫秒內(nèi)刷新完所有行用在大多數(shù)計(jì)算機(jī)中。2ms128行15.5 微秒15.5微秒500ns【例【例2】 說明說明1M1位位DRAM片子的刷新方法，刷新片子的刷新方法，刷新周期定為周期定為8ms 。【解】解】 如果選擇一個(gè)行地址進(jìn)行刷新，如果選擇一個(gè)行地址進(jìn)行刷新， 刷新地址為刷新地址為A0A8，因因此這一行上的此這一行上的2048個(gè)存儲(chǔ)元同時(shí)進(jìn)行刷新，即在個(gè)存儲(chǔ)元同時(shí)進(jìn)行刷新，即在8ms內(nèi)進(jìn)行內(nèi)進(jìn)行512個(gè)周期的刷新。按照這個(gè)周期數(shù)，個(gè)周期的刷新。按照這個(gè)周期數(shù)，51220481 048 567，即對，即對1M位的存儲(chǔ)元全部進(jìn)行刷新。刷新方式可采用：

29、在位的存儲(chǔ)元全部進(jìn)行刷新。刷新方式可采用：在8ms中進(jìn)行中進(jìn)行512次刷新操作的集中式刷新，或按次刷新操作的集中式刷新，或按8ms51215.5s刷新一次的異步式刷新。刷新一次的異步式刷新。 1M=220 應(yīng)有應(yīng)有20根地址線，由于分時(shí)復(fù)用地址線，根地址線，由于分時(shí)復(fù)用地址線，用用10根即可，但上面電路設(shè)計(jì)卻用掉根即可，但上面電路設(shè)計(jì)卻用掉11根，其中行地根，其中行地址僅用了其中的址僅用了其中的9根，列地址用到根，列地址用到11根。根。 故有故有29=512行，行， 211=2048列，每行有列，每行有2048個(gè)存儲(chǔ)元。個(gè)存儲(chǔ)元。 DRAM刷新需要硬件電路支持，它們集成在一個(gè)芯片刷新需要硬件電

30、路支持，它們集成在一個(gè)芯片上，形成上，形成DRAM控制器，是控制器，是CPU和和DRAM間的接口電路。間的接口電路。組成部分：組成部分： 地址多路開關(guān)地址多路開關(guān)：選擇分時(shí)送出：選擇分時(shí)送出、及及。 刷新定時(shí)器刷新定時(shí)器：提供刷新請求。：提供刷新請求。 刷新地址計(jì)數(shù)器刷新地址計(jì)數(shù)器：采用：采用RAS刷新時(shí)，需要刷新地址計(jì)刷新時(shí)，需要刷新地址計(jì)數(shù)器。數(shù)器。 仲裁電路仲裁電路：讀寫請求和刷新請求同時(shí)產(chǎn)生時(shí)：讀寫請求和刷新請求同時(shí)產(chǎn)生時(shí)，裁決誰裁決誰優(yōu)先。優(yōu)先。 定時(shí)發(fā)生器定時(shí)發(fā)生器：向：向DRAM提供提供RAS、CAS及及WE，實(shí)現(xiàn)讀實(shí)現(xiàn)讀寫和刷新操作。寫和刷新操作。 問題問題： 半導(dǎo)體半導(dǎo)體RA

31、M是靠是靠_存儲(chǔ)存儲(chǔ)信息；而半導(dǎo)體信息；而半導(dǎo)體動(dòng)態(tài)動(dòng)態(tài)RAM靠靠_存儲(chǔ)信息。存儲(chǔ)信息。 答案：答案： 觸發(fā)器原理觸發(fā)器原理 電容存儲(chǔ)電荷原理電容存儲(chǔ)電荷原理 存儲(chǔ)器在進(jìn)行讀寫操作時(shí)，首存儲(chǔ)器在進(jìn)行讀寫操作時(shí)，首先必須先接受先必須先接受_信號(hào)，再接受信號(hào)，再接受_和和_信號(hào)信號(hào), ,最后最后才在數(shù)據(jù)總線上進(jìn)行信息交換才在數(shù)據(jù)總線上進(jìn)行信息交換。答案：地址、片選和讀寫答案：地址、片選和讀寫例例1:1:用用21142114（1K1K4 4）SRAMSRAM芯片組成容量為芯片組成容量為4K4K8 8的存儲(chǔ)器。地址總線的存儲(chǔ)器。地址總線A15A15A0A0（低）（低）, ,雙向數(shù)據(jù)雙向數(shù)據(jù)總線總線D7

32、D7D0D0（低）（低）, ,讀讀/ /寫信號(hào)線寫信號(hào)線R/WR/W。給出芯片地址分配與片選邏輯給出芯片地址分配與片選邏輯, ,并畫出框圖。并畫出框圖。1.1.計(jì)算芯片數(shù)計(jì)算芯片數(shù)（1 1）先擴(kuò)展位數(shù)，再擴(kuò)展單元數(shù)。）先擴(kuò)展位數(shù)，再擴(kuò)展單元數(shù)。 2 2片片1K1K4 4 1K1K8 8 4 4組組1K1K8 8 4K4K8 8 8 8片片 （2 2）先擴(kuò)展單元數(shù)，再擴(kuò)展位數(shù)。）先擴(kuò)展單元數(shù)，再擴(kuò)展位數(shù)。 4 4片片1K1K4 4 4K4K4 4 2 2組組4K4K4 4 4K4K8 8 8 8片片 存儲(chǔ)器尋址邏輯存儲(chǔ)器尋址邏輯2.2.地址分配與片選邏輯地址分配與片選邏輯芯片內(nèi)的尋址系統(tǒng)芯片內(nèi)的

33、尋址系統(tǒng)( (二級(jí)譯碼二級(jí)譯碼) )芯片外的芯片外的地址分配地址分配與與片選邏輯片選邏輯為芯片分配哪幾位地址，為芯片分配哪幾位地址，以便尋找片內(nèi)的存儲(chǔ)單以便尋找片內(nèi)的存儲(chǔ)單元元由哪幾位地址形由哪幾位地址形成芯片選擇邏輯，成芯片選擇邏輯，以便尋找芯片以便尋找芯片存儲(chǔ)空間分配：存儲(chǔ)空間分配：4KB4KB存儲(chǔ)器在存儲(chǔ)器在1616位地址空間（位地址空間（64KB64KB）中占據(jù)）中占據(jù)任意連續(xù)區(qū)間。任意連續(xù)區(qū)間。64KB64KB1K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 4需需1212位地址位地址尋址：尋址：4KB4KBA A1515A

34、 A1212A A1111A A1010A A9 9A A0 0A11A11A0A00 0 0 0 0 0 0 0任意值任意值 0 0 0 0 1 1 1 10 1 0 1 1 1 1 11 0 1 0 1 1 1 10 1 0 1 0 0 0 01 0 1 0 0 0 0 01 1 1 1 0 0 0 01 1 1 1 1 1 1 1片選片選 芯片地址芯片地址 低位地址分配給芯片，高位地址形成片選邏輯。低位地址分配給芯片，高位地址形成片選邏輯。 芯片芯片 芯片地址芯片地址 片選信號(hào)片選信號(hào) 片選邏輯片選邏輯1K1K1K1K1K1K1K1KA9A9A0A0A9A9A0A0A9A9A0A0A9A

35、9A0A0CS0CS0CS1CS1CS2CS2CS3CS3A A1111A A1010A A1111A A1010A A1111A A1010A A1111A A10103.3.連接方式連接方式（1 1）擴(kuò)展位數(shù)）擴(kuò)展位數(shù)4 1K4 1K4410 1K4 1K4410 1K4 1K44104 1K4 1K441044A9A0D7D4D3D044R/WA11 A10CS3A11 A10CS0A11 A10CS1A11 A10CS2（2 2）擴(kuò)展單元數(shù)）擴(kuò)展單元數(shù) （3 3）連接控制線）連接控制線（4 4）形成片選邏輯電路）形成片選邏輯電路某半導(dǎo)體存儲(chǔ)器，按字節(jié)編址。其中，某半導(dǎo)體存儲(chǔ)器，按字節(jié)編

36、址。其中，0000H0000H 07FFH07FFH為為ROMROM區(qū)，選用區(qū)，選用EPROMEPROM芯片芯片（2KB/2KB/片）；片）；0800H0800H13FFH13FFH為為RAMRAM區(qū)，選用區(qū)，選用RAMRAM芯片（芯片（2KB/2KB/片和片和1KB/1KB/片）。地址總線片）。地址總線A15A15A0A0（低）。給出地址分配和片選邏輯。（低）。給出地址分配和片選邏輯。例例2:2:1.1.計(jì)算容量和芯片數(shù)計(jì)算容量和芯片數(shù)ROMROM區(qū)：區(qū)：2KB 2KB RAMRAM區(qū)：區(qū)：3KB 3KB 存儲(chǔ)空間分配：存儲(chǔ)空間分配：2.2.地址分配與片選邏輯地址分配與片選邏輯先安排大容量芯

37、片（放地址低先安排大容量芯片（放地址低端），再安排小容量芯片。端），再安排小容量芯片。便于擬定片選邏輯。便于擬定片選邏輯。共共3 3片片 A A1515A A1414A A1313A A1212A A1111A A1010A A9 9A A0 00 0 00 0 0 0 0 0 0 0 0 0 00 0 00 0 0 0 0 0 0 1 1 1 1 0 0 00 0 0 0 1 0 1 1 1 1 1 0 0 00 0 0 1 0 0 1 0 0 1 1 1 1 0 0 00 0 0 0 1 0 1 0 0 0 0 0 0 00 0 0 1 0 0 1 0 0 0 0 0 0低位地址分配給芯片

38、，高位地址形成片選邏輯。低位地址分配給芯片，高位地址形成片選邏輯。 芯片芯片 芯片地址芯片地址 片選信號(hào)片選信號(hào) 片選邏輯片選邏輯2K2K2K2K1K1KA10A10A0A0A10A10A0A0A9A9A0A0CS0CS0CS1CS1CS2CS2A A1212A A1111A A1212A A1111A A1212A A11115KB5KB需需1313位地位地址尋址尋址：址：ROMROMA12A12A0A064KB64KB1K1K2K2K2K2KRAMRAMA A1010A A1515A A1414A A1313為全為全0 01、用16K16位的SRAM芯片構(gòu)成64K32位的存儲(chǔ)器。要求：（1

39、）總共需要多少片SRAM芯片？地址線共需多少位？數(shù)據(jù)線共需多少位？使用何種方式的譯碼器？（2）畫出該芯片組成的存儲(chǔ)器邏輯框圖。2、解：（1）所需芯片總數(shù)（64K32）（16K16）= 8片，因此存儲(chǔ)器可分為4個(gè)模塊，每個(gè)模塊16K32位，地址線共需16位，數(shù)據(jù)線共需32位，各模塊通過地址線A15、A14進(jìn)行選片，用2：4譯碼器進(jìn)行譯碼。（2）該芯片組成的存儲(chǔ)器邏輯框圖：1、FPM-DRAM：快速頁模式動(dòng)態(tài)存儲(chǔ)器，它是根據(jù)程序的：快速頁模式動(dòng)態(tài)存儲(chǔ)器，它是根據(jù)程序的局部性原理來實(shí)現(xiàn)的。讀周期和寫周期中，為了尋找一個(gè)確局部性原理來實(shí)現(xiàn)的。讀周期和寫周期中，為了尋找一個(gè)確定的存儲(chǔ)單元地址，首先由低電

40、平的行選通信號(hào)定的存儲(chǔ)單元地址，首先由低電平的行選通信號(hào)RAS確定行確定行地址，然后由低電平的列選信號(hào)地址，然后由低電平的列選信號(hào)CAS確定列地址。下一次尋確定列地址。下一次尋找操作，也是由找操作，也是由RAS選定行地址，選定行地址，CAS選定列地址，依此類選定列地址，依此類推?？焖夙撃Ｊ皆试S在選定的行中對每一個(gè)列地址進(jìn)行連續(xù)推?？焖夙撃Ｊ皆试S在選定的行中對每一個(gè)列地址進(jìn)行連續(xù)快速的讀操作或?qū)懖僮??？焖俚淖x操作或?qū)懖僮鳌?、CDRAM（Enhanced DRAM）芯片芯片：在：在DRAM芯片上集成芯片上集成一個(gè)一個(gè)SRAM實(shí)現(xiàn)的小容量高速緩沖器，以改善芯片性能。實(shí)現(xiàn)的小容量高速緩沖器，以改善芯

41、片性能。 ： 首先，行地址先到，保存在行地址鎖存器和最后讀出行地址首先，行地址先到，保存在行地址鎖存器和最后讀出行地址鎖存器中，并將此行指定的所有內(nèi)容送出保存到鎖存器中，并將此行指定的所有內(nèi)容送出保存到SRAM中；然中；然后，列地址到達(dá)，保存到列地址鎖存器中，直接從后，列地址到達(dá)，保存到列地址鎖存器中，直接從SRAM中取中取出所選中的存儲(chǔ)單元；出所選中的存儲(chǔ)單元； 當(dāng)下一次讀取時(shí)，輸入的行地址立即和最后讀出行鎖存器的當(dāng)下一次讀取時(shí)，輸入的行地址立即和最后讀出行鎖存器的內(nèi)容相比較，若相等，則命中，輸入的列地址直接從內(nèi)容相比較，若相等，則命中，輸入的列地址直接從SRAM中中取出存儲(chǔ)單元，若不等，則

42、需重復(fù)前一步驟。取出存儲(chǔ)單元，若不等，則需重復(fù)前一步驟。（1）在）在SRAM讀出期間可同時(shí)對讀出期間可同時(shí)對DRAM陣列刷新；陣列刷新；（2）芯片內(nèi)的數(shù)據(jù)輸出路徑與數(shù)據(jù)的輸入路徑是分開）芯片內(nèi)的數(shù)據(jù)輸出路徑與數(shù)據(jù)的輸入路徑是分開的，允許在寫操作完成的同時(shí)來啟動(dòng)同一行的讀操作。的，允許在寫操作完成的同時(shí)來啟動(dòng)同一行的讀操作。（3）對猝發(fā)式讀取非常有利。）對猝發(fā)式讀取非常有利。 復(fù)習(xí) DRAM存儲(chǔ)器存儲(chǔ)器： 四管動(dòng)態(tài)存儲(chǔ)元、單管動(dòng)態(tài)存儲(chǔ)元 DRAM的的刷新刷新： 集中式、分散式、異步式 高級(jí)高級(jí)的的DRAM： FPM-DRAM、CDRAMSDRAM：同步型動(dòng)態(tài)存儲(chǔ)器。計(jì)算機(jī)系統(tǒng)中的CPU使用的是系

43、統(tǒng)時(shí)鐘，SDRAM的操作要求與系統(tǒng)時(shí)鐘相同步，在系統(tǒng)時(shí)鐘的控制下從CPU獲得地址、數(shù)據(jù)和控制信息。換句話說，它與CPU的數(shù)據(jù)交換同步于外部的系統(tǒng)時(shí)鐘信號(hào)，并且以CPU/存儲(chǔ)器總線的最高速度運(yùn)行，而不需要插入等待狀態(tài)。其原理和時(shí)序關(guān)系見下一頁圖。DRAM通常用做主存儲(chǔ)器，其讀寫操作的正確性與通常用做主存儲(chǔ)器，其讀寫操作的正確性與可靠性至關(guān)重要。為此除了正常的數(shù)據(jù)位寬度，還可靠性至關(guān)重要。為此除了正常的數(shù)據(jù)位寬度，還增加了附加位，用于讀增加了附加位，用于讀/寫操作正確性校驗(yàn)。增加的寫操作正確性校驗(yàn)。增加的附加位也要同數(shù)據(jù)位一起寫入附加位也要同數(shù)據(jù)位一起寫入DRAM中保存。其原中保存。其原理如圖所示

44、。理如圖所示。1、ROM的分類的分類 最大優(yōu)點(diǎn)：最大優(yōu)點(diǎn)： ROM掩模式掩模式ROM（M）一次編程一次編程ROM（PROM）多次編程多次編程ROM熔絲燒斷型熔絲燒斷型PROMPN結(jié)擊穿型結(jié)擊穿型PROM光擦編程光擦編程ROM（EPROM）電擦編程電擦編程ROM（EEPROM）掩膜掩膜ROMROMPROM基本基本存儲(chǔ)電路存儲(chǔ)電路ROMROM定義定義優(yōu)優(yōu) 點(diǎn)點(diǎn)缺缺 點(diǎn)點(diǎn)掩模式掩模式數(shù)據(jù)在芯片制造過程數(shù)據(jù)在芯片制造過程中已確定中已確定可靠性和集可靠性和集成度高，價(jià)成度高，價(jià)格便宜格便宜不能重寫不能重寫一次編程一次編程用戶可自行改變產(chǎn)品用戶可自行改變產(chǎn)品中某些存儲(chǔ)元中某些存儲(chǔ)元可以根據(jù)用可以根據(jù)用戶需

45、要編程戶需要編程只能一次只能一次性改寫性改寫多次編程多次編程可以用紫外光照射或可以用紫外光照射或電擦除原來數(shù)據(jù)，然電擦除原來數(shù)據(jù)，然后再重新寫入新數(shù)據(jù)后再重新寫入新數(shù)據(jù)可以多次改可以多次改寫寫ROM中中的內(nèi)容的內(nèi)容ROMROM的分類的分類2 2、光擦可編程只讀存儲(chǔ)器（光擦可編程只讀存儲(chǔ)器（EPROMEPROM） （1）基本存儲(chǔ)元電路）基本存儲(chǔ)元電路 與普通與普通MOS電路不同的是：在電路不同的是：在S極和極和D極之間，有一個(gè)極之間，有一個(gè)由多晶硅做的柵極，被浮空的絕緣物二氧化硅包圍。由多晶硅做的柵極，被浮空的絕緣物二氧化硅包圍。 工作原理工作原理：管子制造好時(shí)，硅柵上沒有電荷，管子：管子制造好

46、時(shí)，硅柵上沒有電荷，管子內(nèi)沒有導(dǎo)電溝道，內(nèi)沒有導(dǎo)電溝道，D極和極和S極之間不能導(dǎo)通，極之間不能導(dǎo)通，表示表示“ 1 ” ；當(dāng)兩端加上高壓時(shí)，擊穿兩極，有電子通過；當(dāng)兩端加上高壓時(shí)，擊穿兩極，有電子通過絕緣層注入到硅柵，當(dāng)擊穿的高壓撤去，因硅柵被絕絕緣層注入到硅柵，當(dāng)擊穿的高壓撤去，因硅柵被絕緣層包圍，注入的電子無處泄露，兩極是導(dǎo)通的，緣層包圍，注入的電子無處泄露，兩極是導(dǎo)通的，表表示示“ 0 ” 。EPROM實(shí)例：實(shí)例：2716（2K8位）芯片位）芯片 芯片正常工作使用芯片正常工作使用+5V電源，片子脫機(jī)編程用電源，片子脫機(jī)編程用+25V電源；為了在片子沒有選中時(shí)功耗降低，設(shè)計(jì)一電源；為了在片

47、子沒有選中時(shí)功耗降低，設(shè)計(jì)一個(gè)個(gè)PD/PGM功率下降功率下降/編程輸入端，使編程輸入端，使EPROM輸出端輸出端工作在高阻狀態(tài)。工作在高阻狀態(tài)?！纠?】CPU的地址總線16根，雙向數(shù)據(jù)總線8根，控制總線中與主存有關(guān)的信號(hào)有MREQ(允許訪存，低電平有效)，R/W(高電平為讀命令，低電平為寫命令)。 主存地址空間分配如下： 08191為系統(tǒng)程序區(qū)，由只讀存儲(chǔ)芯片組成； 819232767為用戶程序區(qū)； 最后(最大地址)2K地址空間為系統(tǒng)程序工作區(qū)。 上述地址為十進(jìn)制，按字節(jié)編址。 現(xiàn)有如下存儲(chǔ)器芯片： EPROM：8K8位; SRAM：16K1位，2K8位，4K8位，8K8位。 請從上述芯片中

48、選擇適當(dāng)芯片設(shè)計(jì)該計(jì)算機(jī)主存儲(chǔ)器，畫出主存儲(chǔ)器邏輯框圖，注意畫出選片邏輯(可選用門電路及3 8譯碼器74LS138)與CPU 的連接，說明選哪些存儲(chǔ)器芯片，選多少片？【解解】主存地址空間分布如圖所示。根據(jù)給定條件，選用 EPROM：8K8位芯片1片 SRAM：8K8位芯片3片， 2K8位芯片1片。 3 8譯碼器僅用Y0，Y1，Y2，Y3和Y7輸出端，且對最后的2K8位芯片還需加門電路譯碼。 主存儲(chǔ)器組成與CPU的連接邏輯圖 由由INTEL公司于公司于90年代發(fā)明的一種高密度、非易失年代發(fā)明的一種高密度、非易失性的讀性的讀/寫半導(dǎo)體存儲(chǔ)器。寫半導(dǎo)體存儲(chǔ)器。特性：特性： 固有的非易失性；固有的非易

49、失性； 廉價(jià)的高密度：成本低，不需后援存儲(chǔ)器；廉價(jià)的高密度：成本低，不需后援存儲(chǔ)器； 直接執(zhí)行：不從后援存儲(chǔ)器加載，可直接執(zhí)行；直接執(zhí)行：不從后援存儲(chǔ)器加載，可直接執(zhí)行； 固態(tài)性能：低功耗、高密度且沒有機(jī)電移動(dòng)裝置的固態(tài)性能：低功耗、高密度且沒有機(jī)電移動(dòng)裝置的半導(dǎo)體技術(shù)；半導(dǎo)體技術(shù)；1、 閃速存儲(chǔ)器的邏輯結(jié)構(gòu)（以閃速存儲(chǔ)器的邏輯結(jié)構(gòu)（以28F256A為例為例 32K8） 增加了狀態(tài)控制、指令寄存器和編程增加了狀態(tài)控制、指令寄存器和編程/擦除定時(shí)器，擦除定時(shí)器，另外還有擦除電壓開關(guān)和編程電壓開關(guān)。另外還有擦除電壓開關(guān)和編程電壓開關(guān)。 三部分通過三組信號(hào)線連接，地址與控制總線發(fā)向存儲(chǔ)器和三部分通過

50、三組信號(hào)線連接，地址與控制總線發(fā)向存儲(chǔ)器和接口電路。接口電路。決定存儲(chǔ)器的決定存儲(chǔ)器的；決定存儲(chǔ)器的決定存儲(chǔ)器的。 CPU與存儲(chǔ)器速度不匹配，以及在一個(gè)與存儲(chǔ)器速度不匹配，以及在一個(gè)CPU周期中周期中需幾次到存儲(chǔ)器存取信息，從而限制了高速計(jì)算，故必需幾次到存儲(chǔ)器存取信息，從而限制了高速計(jì)算，故必須設(shè)法提高存儲(chǔ)器性能。須設(shè)法提高存儲(chǔ)器性能。 （1 1）采用新工藝或加大存儲(chǔ)器字長。）采用新工藝或加大存儲(chǔ)器字長。 （2 2）采用并行操作的雙端口存儲(chǔ)器。）采用并行操作的雙端口存儲(chǔ)器。 （3 3）在）在CPUCPU和主存之間插入和主存之間插入cachecache。 （4 4）每次存取更多信息。）每次存取

51、更多信息。 同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的讀寫控制線路同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的讀寫控制線路。 當(dāng)當(dāng)兩個(gè)端口的地址不同時(shí)兩個(gè)端口的地址不同時(shí)，在兩個(gè)端口上進(jìn)行，在兩個(gè)端口上進(jìn)行讀寫操作，一定讀寫操作，一定不會(huì)發(fā)生沖突不會(huì)發(fā)生沖突。 當(dāng)兩個(gè)端口同時(shí)存取同一存儲(chǔ)單元時(shí)，便發(fā)生讀當(dāng)兩個(gè)端口同時(shí)存取同一存儲(chǔ)單元時(shí)，便發(fā)生讀寫沖突，為此設(shè)置寫沖突，為此設(shè)置BUSY標(biāo)志。由存儲(chǔ)器的仲裁邏輯標(biāo)志。由存儲(chǔ)器的仲裁邏輯決定對哪個(gè)端口優(yōu)先進(jìn)行讀寫操作，而對另一個(gè)被延決定對哪個(gè)端口優(yōu)先進(jìn)行讀寫操作，而對另一個(gè)被延遲的端口置遲的端口置BUSY標(biāo)志，即暫時(shí)關(guān)閉此端口。標(biāo)志，即暫時(shí)關(guān)閉此端口。 優(yōu)點(diǎn)：優(yōu)點(diǎn)： 某個(gè)模塊

52、出現(xiàn)故障時(shí)，不影響其他模塊工作；存儲(chǔ)某個(gè)模塊出現(xiàn)故障時(shí)，不影響其他模塊工作；存儲(chǔ)器的容量擴(kuò)充比較方便。器的容量擴(kuò)充比較方便。 缺點(diǎn)：缺點(diǎn)： 各個(gè)模塊串行工作，存儲(chǔ)器的帶寬受到限制。各個(gè)模塊串行工作，存儲(chǔ)器的帶寬受到限制。連續(xù)地址分布在相鄰不同模塊內(nèi)，而同一個(gè)模塊內(nèi)連續(xù)地址分布在相鄰不同模塊內(nèi)，而同一個(gè)模塊內(nèi)的地址不連續(xù)。的地址不連續(xù)。 優(yōu)點(diǎn)：優(yōu)點(diǎn)： 對連續(xù)字的成塊傳送，容易實(shí)現(xiàn)多模塊流水式的并對連續(xù)字的成塊傳送，容易實(shí)現(xiàn)多模塊流水式的并行存取，能大大提高存儲(chǔ)器帶寬。行存取，能大大提高存儲(chǔ)器帶寬。00000001110100001111100001011111000111110000011100

53、000011110100010111100001111111缺點(diǎn)：缺點(diǎn)： 多個(gè)模塊必須協(xié)同工作，一個(gè)出現(xiàn)故障時(shí)，其他模多個(gè)模塊必須協(xié)同工作，一個(gè)出現(xiàn)故障時(shí)，其他模塊不能工作，且不便于存儲(chǔ)器容量的擴(kuò)充。塊不能工作，且不便于存儲(chǔ)器容量的擴(kuò)充。 四個(gè)模塊都有自己的四個(gè)模塊都有自己的、和和，各自以等同的方式與各自以等同的方式與CPU傳送信息。傳送信息。 CPU同時(shí)訪問四個(gè)模塊，由存儲(chǔ)器控制部件控制同時(shí)訪問四個(gè)模塊，由存儲(chǔ)器控制部件控制它們分時(shí)使用數(shù)據(jù)總線。它們分時(shí)使用數(shù)據(jù)總線。對于一個(gè)存儲(chǔ)模塊，從對于一個(gè)存儲(chǔ)模塊，從CPU給出訪存命令直到讀出信息仍然使用一個(gè)存儲(chǔ)周期給出訪存命令直到讀出信息仍然使用一個(gè)

54、存儲(chǔ)周期，而而對于對于CPU來說，可以在一個(gè)存取周期內(nèi)連續(xù)訪問四來說，可以在一個(gè)存取周期內(nèi)連續(xù)訪問四個(gè)模塊個(gè)模塊，各個(gè)模塊的讀寫過程將重疊進(jìn)行，使存儲(chǔ)器，各個(gè)模塊的讀寫過程將重疊進(jìn)行，使存儲(chǔ)器成為并行存儲(chǔ)器結(jié)構(gòu)。成為并行存儲(chǔ)器結(jié)構(gòu)。流水方式存取示意圖M0TM1M2M3M0T: T: 模塊存取周期模塊存取周期 總線傳輸周期總線傳輸周期 m: m: 存儲(chǔ)器交叉模塊數(shù)存儲(chǔ)器交叉模塊數(shù)時(shí)間時(shí)間字字 設(shè)模塊字長等于數(shù)據(jù)總線寬度，模塊存取一個(gè)字的存儲(chǔ)周設(shè)模塊字長等于數(shù)據(jù)總線寬度，模塊存取一個(gè)字的存儲(chǔ)周期為期為T，總線傳送周期為總線傳送周期為，存儲(chǔ)器的交叉模塊數(shù)為存儲(chǔ)器的交叉模塊數(shù)為m，為了實(shí)為了實(shí)現(xiàn)流水線

55、方式存取，應(yīng)滿足現(xiàn)流水線方式存取，應(yīng)滿足 ：T=m （m=T/為為） 交叉存儲(chǔ)器要求其模塊數(shù)必須大于或等于交叉存儲(chǔ)器要求其模塊數(shù)必須大于或等于m，以保證啟動(dòng)以保證啟動(dòng)某模塊后經(jīng)某模塊后經(jīng)m時(shí)間再次啟動(dòng)該模塊時(shí)，它的上次存取操作已時(shí)間再次啟動(dòng)該模塊時(shí)，它的上次存取操作已經(jīng)完成。經(jīng)完成。以交叉方式連續(xù)讀取以交叉方式連續(xù)讀取n n個(gè)字所需的時(shí)間為：個(gè)字所需的時(shí)間為：t1=T+(n-1)而順序方式存儲(chǔ)器連續(xù)讀取而順序方式存儲(chǔ)器連續(xù)讀取n個(gè)字所需時(shí)間為個(gè)字所需時(shí)間為:t2=nT：t1 t2 每塊容量為每塊容量為256K32位位，由，由8片片256K 4位的位的DRAM芯片組成，數(shù)據(jù)總線為芯片組成，數(shù)據(jù)總

56、線為32位，地址總線為位，地址總線為24位。位。 24位的地址，使存儲(chǔ)器按照位的地址，使存儲(chǔ)器按照“存儲(chǔ)體存儲(chǔ)體-塊塊-字字”進(jìn)行尋址。進(jìn)行尋址。A23A21用于存儲(chǔ)體選擇，用于存儲(chǔ)體選擇，1個(gè)存儲(chǔ)體為個(gè)存儲(chǔ)體為512 K32 ，全系統(tǒng)有，全系統(tǒng)有8個(gè)存儲(chǔ)體，個(gè)存儲(chǔ)體，A20A3用于模用于模塊中塊中256K個(gè)字選擇，個(gè)字選擇，A2用于模塊選擇，而用于模塊選擇，而CPU沒沒有有A1,A0位，代替的是位，代替的是4個(gè)字節(jié)允許信號(hào)個(gè)字節(jié)允許信號(hào)BE3BE0，以允許對以允許對A23A2指定的存儲(chǔ)字中字節(jié)指定的存儲(chǔ)字中字節(jié)/字字/雙字讀寫。雙字讀寫。 復(fù)習(xí) 只讀存儲(chǔ)器：只讀存儲(chǔ)器： 掩模式掩模式ROM、

57、一次編程、一次編程ROM、多次編程、多次編程ROM（EPROM、EEPROM） FLASH存儲(chǔ)器存儲(chǔ)器 并行存儲(chǔ)器：并行存儲(chǔ)器： 雙端口存儲(chǔ)器雙端口存儲(chǔ)器: :同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的讀寫控制線路。立的讀寫控制線路。 多模塊交叉存儲(chǔ)器多模塊交叉存儲(chǔ)器: :連續(xù)地址分布在相鄰不同連續(xù)地址分布在相鄰不同模塊內(nèi)，各個(gè)模塊都有自己的讀寫控制電路、模塊內(nèi)，各個(gè)模塊都有自己的讀寫控制電路、地址寄存器和數(shù)據(jù)寄存器地址寄存器和數(shù)據(jù)寄存器，各自以等同的方式各自以等同的方式與與CPUCPU傳送信息。傳送信息。特點(diǎn)：根據(jù)任一存儲(chǔ)項(xiàng)特點(diǎn)：根據(jù)任一存儲(chǔ)項(xiàng)內(nèi)容內(nèi)容作為地址來進(jìn)行存取作為地址

58、來進(jìn)行存取。叫做叫做關(guān)鍵字（鍵）關(guān)鍵字（鍵）。 。 ：用來：用來存放檢索字存放檢索字，其位數(shù)和相聯(lián)存儲(chǔ)，其位數(shù)和相聯(lián)存儲(chǔ)器的存儲(chǔ)單元位數(shù)相等。器的存儲(chǔ)單元位數(shù)相等。 ：用來：用來存放屏蔽碼存放屏蔽碼，其位數(shù)和檢索寄存，其位數(shù)和檢索寄存位數(shù)相同。位數(shù)相同。 用關(guān)鍵字項(xiàng)作為檢索項(xiàng)，去檢索存儲(chǔ)器，對相符用關(guān)鍵字項(xiàng)作為檢索項(xiàng)，去檢索存儲(chǔ)器，對相符合的存儲(chǔ)單元內(nèi)容進(jìn)行讀寫操作。合的存儲(chǔ)單元內(nèi)容進(jìn)行讀寫操作。 ：存放按檢索項(xiàng)內(nèi)容檢索存儲(chǔ)體中與：存放按檢索項(xiàng)內(nèi)容檢索存儲(chǔ)體中與之符合的單元地址，其位數(shù)等于相聯(lián)存儲(chǔ)器的存儲(chǔ)單之符合的單元地址，其位數(shù)等于相聯(lián)存儲(chǔ)器的存儲(chǔ)單元數(shù)，每一位對應(yīng)一個(gè)存儲(chǔ)單元。元數(shù)，每一位

59、對應(yīng)一個(gè)存儲(chǔ)單元。 ：把檢索項(xiàng)和從存儲(chǔ)體中讀出的所有單：把檢索項(xiàng)和從存儲(chǔ)體中讀出的所有單元內(nèi)容的相應(yīng)位進(jìn)行比較，如果某個(gè)存儲(chǔ)單元和檢索元內(nèi)容的相應(yīng)位進(jìn)行比較，如果某個(gè)存儲(chǔ)單元和檢索項(xiàng)符合，就把符合寄存器的相應(yīng)位置項(xiàng)符合，就把符合寄存器的相應(yīng)位置“1”，表示該，表示該字已被檢索字已被檢索 。 ：存放讀出和寫入的代碼。：存放讀出和寫入的代碼。 ：由高速半導(dǎo)體存儲(chǔ)器構(gòu)成。：由高速半導(dǎo)體存儲(chǔ)器構(gòu)成。相聯(lián)存儲(chǔ)器相聯(lián)存儲(chǔ)器 訪問實(shí)例訪問實(shí)例 相聯(lián)存儲(chǔ)器在下面講到的相聯(lián)存儲(chǔ)器在下面講到的cache和虛擬存儲(chǔ)器中承和虛擬存儲(chǔ)器中承擔(dān)地址變換的角色，此外其在數(shù)據(jù)庫和知識(shí)庫，在語擔(dān)地址變換的角色，此外其在數(shù)據(jù)庫和

60、知識(shí)庫，在語音識(shí)別、圖像處理等領(lǐng)域也有應(yīng)用。音識(shí)別、圖像處理等領(lǐng)域也有應(yīng)用。0111匹配結(jié)果輸出寄存器屏蔽寄存器輸入寄存器01xx010000001110000100101001 CPU運(yùn)行程序是一條指令一條指令執(zhí)行的，指令運(yùn)行程序是一條指令一條指令執(zhí)行的，指令的地址是連續(xù)的，即的地址是連續(xù)的，即CPUCPU對內(nèi)存的訪問在相對較短的對內(nèi)存的訪問在相對較短的時(shí)間間隔內(nèi)往往集中于某個(gè)局部時(shí)間間隔內(nèi)往往集中于某個(gè)局部，特別是碰到循環(huán)、，特別是碰到循環(huán)、遞歸和反復(fù)調(diào)用的程序等更是如此。遞歸和反復(fù)調(diào)用的程序等更是如此。 在一小段時(shí)間內(nèi)，最近被訪問過的程序和數(shù)據(jù)很在一小段時(shí)間內(nèi)，最近被訪問過的程序和數(shù)據(jù)很