組合邏輯電路的和設(shè)計(jì)

1、 4.1概述概述邏輯電路邏輯電路組合組合 ? 邏輯電路邏輯電路時(shí)序時(shí)序 ? 邏輯電路邏輯電路功能：功能：輸出只取決于輸出只取決于 當(dāng)前的輸入。當(dāng)前的輸入。 組成：組成：門電路，不存在門電路，不存在記憶元件。記憶元件。功能：功能：輸出取決于當(dāng)輸出取決于當(dāng)前的輸入和原前的輸入和原來的狀態(tài)。來的狀態(tài)。組成：組成：組合電路組合電路+記憶記憶元件元件(第第7章章)。1112221212,nnmmnyfaaayfaaayfaaa)( AFY 向量形式向量形式輸入與輸出的函數(shù)關(guān)系輸入與輸出的函數(shù)關(guān)系組合邏輯電路的框圖組合邏輯電路的框圖 組組合合邏邏輯輯電電路路（由邏輯門（由邏輯門構(gòu)成）構(gòu)成）y1y2yma1

2、a2ann輸入邏輸入邏輯變量輯變量m輸出邏輸出邏輯變量輯變量組合邏輯電路任一時(shí)刻的輸出僅僅取決于組合邏輯電路任一時(shí)刻的輸出僅僅取決于該時(shí)刻該時(shí)刻的輸入，的輸入，而與而與過去的輸入無關(guān)。過去的輸入無關(guān)。組合電路的研究內(nèi)容：組合電路的研究內(nèi)容：分析：分析：設(shè)計(jì)：設(shè)計(jì)：給定給定 邏輯圖邏輯圖得到得到邏輯功能邏輯功能分析分析 給定給定邏輯功能邏輯功能畫出畫出 邏輯圖邏輯圖設(shè)計(jì)設(shè)計(jì) 邏輯門是組合邏輯電路的基本單元，即使后面介紹的基于MSI組合邏輯，MSI內(nèi)部仍然是門 基于門級(jí)組合邏輯電路的基本單元是各種基本門電路，它的分析和設(shè)計(jì)是組合電路分析設(shè)計(jì)方法的基礎(chǔ)。組合邏輯電路分析流程圖組合邏輯電路分析流程圖

3、例4.2.1 分析下圖電路的邏輯功能L1=CB L2=BA L3=ACL= L1 L2 L3=CB BA ACL=CB+BA+ACA例例4.2.1的電路圖的電路圖CB74LS001L&L2L74LS103L 輸入輸出A B C L0 0 00 0 10 1 00 1 11 0 01 0 11 1 0 1 1 100010111 當(dāng)輸入變量當(dāng)輸入變量A、B和和C中有兩個(gè)以上取值為中有兩個(gè)以上取值為1時(shí)，時(shí)，輸出函數(shù)輸出函數(shù)L=1；否則否則L= 0。實(shí)現(xiàn)了多數(shù)表決電路。實(shí)現(xiàn)了多數(shù)表決電路。L=CB+BA+AC 正確填寫正確填寫1C&L1例4.2.2 題圖L2L3L4SBA&111234SL LLL

4、C BA CBA CB A CBAC BACBACB ACBCBAA 輸入輸出C B A S0 0 00 0 10 1 00 1 11 0 01 0 11 1 0 1 1 101101001ABC1S11120S1ABCSC BACBACB ACBA 全 ， 為其中 個(gè)為 ，另 個(gè)為 時(shí)， 為門級(jí)組合邏輯電路設(shè)計(jì)方法流程圖門級(jí)組合邏輯電路設(shè)計(jì)方法流程圖 舉例說明 例4.2.3 C表示噴嘴開關(guān)表示噴嘴開關(guān):1開開,0關(guān)關(guān)B表示鍋爐水溫表示鍋爐水溫:1過高過高,0正常正常A表示壓力表示壓力:1過高過高,0正常正常 輸入輸出A B CL0 0 00 0 10 1 00 1 11 0 01 0 11

5、1 0 1 1 100010101 L=CBA+CBA+CBAL=CB+CA=CB CAL=CB+CA=CB CA L=CB+CA若直接用集成門電路實(shí)現(xiàn)，至少需要與門和或若直接用集成門電路實(shí)現(xiàn)，至少需要與門和或門兩種類型的門電路。門兩種類型的門電路。74LS08&CAB1L74LS32（a）用與門和或門實(shí)現(xiàn)用與門和或門實(shí)現(xiàn)74LS00（b）用與非門實(shí)現(xiàn)用與非門實(shí)現(xiàn)&CABL&VCC&RLACB74LS03R？ L=CB+CA 燈亮燈亮如何變換？如何變換？OC特點(diǎn)？特點(diǎn)？LCB CA 要接上拉電阻；要接上拉電阻；低電平驅(qū)動(dòng)能力強(qiáng)；低電平驅(qū)動(dòng)能力強(qiáng)；可線與可線與 例4.2.4 評(píng)判小組由A、B、C

6、三名評(píng)判員組成，其中A為主評(píng)判。當(dāng)兩名或兩名以上評(píng)判員（必須包括A在內(nèi)）認(rèn)為同意，按動(dòng)按鍵，可發(fā)出評(píng)判通過信號(hào)（燈亮）。試設(shè)計(jì)一個(gè)能實(shí)現(xiàn)此功能的表決器電路。 解 確定輸入、輸出變量；（確定輸入、輸出變量；（Y為輸出，正邏輯）為輸出，正邏輯） 列出真值表列出真值表 寫出函數(shù)表達(dá)式并化簡寫出函數(shù)表達(dá)式并化簡 YABCABCABCABACn畫邏輯電路圖畫邏輯電路圖n 74LS08&ACB1Y74LS32（a）用與門和或門實(shí)現(xiàn)用與門和或門實(shí)現(xiàn)74LS00（b）用與非門實(shí)現(xiàn)用與非門實(shí)現(xiàn)&ACBY& QUAD 2 INPUT HCC4011B VDD3 to 18V 需要外接低電流發(fā)光二極管4.3.1 編

7、碼器4.3.2 譯碼器4.3.3 BCD-七段顯示譯碼器二進(jìn)制代碼二進(jìn)制代碼某種控制信息、符號(hào)等某種控制信息、符號(hào)等編編 碼碼編碼器編碼器 把每一輸入信號(hào)把每一輸入信號(hào)轉(zhuǎn)化為對(duì)應(yīng)的編碼，轉(zhuǎn)化為對(duì)應(yīng)的編碼，這種組合邏輯電路稱這種組合邏輯電路稱為編碼器。為編碼器。 有一鍵盤輸入電路，一共有有一鍵盤輸入電路，一共有8個(gè)按鍵，鍵按下時(shí)，對(duì)個(gè)按鍵，鍵按下時(shí)，對(duì)應(yīng)的輸入信號(hào)為高電平。應(yīng)的輸入信號(hào)為高電平。 編碼器的作用就是把每一個(gè)鍵信號(hào)轉(zhuǎn)化成相應(yīng)的編碼編碼器的作用就是把每一個(gè)鍵信號(hào)轉(zhuǎn)化成相應(yīng)的編碼（鍵碼）。（鍵碼）。 二進(jìn)制編碼器二進(jìn)制編碼器編碼器K0VCCY2I0K7K1I7I1Y1Y0鍵碼I0I1I2

8、I3I4I5I6I7A0A1A2編碼器框圖編碼器框圖輸 入輸 出I0 I1 I2 I3 I4 I5 I6 I7A2 A1 A0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 10 0 00 0 10 1 00 1 11 0 0 1 0 11 1 01 1 1功能表功能表 I1 I2 I3 I4 I5 I6 I7 I8 I9 Y3 Y2 Y1 Y0 輸 入輸 出 0 0 1 0 1 1 0 1

9、 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0 1 1 0 11 1 1 010 11 1 12 13 2 3 4 59 7 6 1474LS147Y0Y1Y2Y3I1I2I3I4I5I6I7I8I974LS147 符號(hào)圖符號(hào)圖0Y1I仍然是一仍然是一個(gè)符號(hào)！個(gè)符號(hào)！09II9I8I0I9I9I9I3210Y Y Y Y8I8I3210Y Y Y Y0I3210Y Y Y Y基本概念：譯碼輸入：譯

10、碼輸入：n n位位二進(jìn)制二進(jìn)制代碼代碼譯碼輸出：譯碼輸出：m位輸出信號(hào)位輸出信號(hào)m=2n譯碼規(guī)則：對(duì)應(yīng)輸入的譯碼規(guī)則：對(duì)應(yīng)輸入的一組一組二進(jìn)制代碼有二進(jìn)制代碼有且僅有一個(gè)輸且僅有一個(gè)輸出端為有效電平，其余輸出出端為有效電平，其余輸出端為相反電平端為相反電平15 14 13 12 11 10 9 7 4 5 6 A1A2A0Y0Y1Y2Y3Y5Y6Y7Y4STBSTCSTA1 2 3 74LS138符號(hào)圖符號(hào)圖 16 15 14 13 12 11 10 9 74LS138 1 2 3 4 5 6 7 8 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 G2A G2B G1 Y

11、7 GND 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 G2A G2B G1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA (a) 引腳排列圖 (b) 邏輯功能示意圖 （1）.集成二進(jìn)制譯碼器集成二進(jìn)制譯碼器74LS138輸入端輸入端使能端使能端輸出端輸出端15 14 13 12 11 10 9 7 4 5 6 A1A2A0Y0Y1Y2Y3Y5Y6Y7Y4STBSTCSTA1 2 3 74LS138符號(hào)圖符號(hào)圖v 74LS138是最常用的是最常用的 集成譯碼器之一，它有集成譯碼器之一，它有3個(gè)個(gè)譯碼輸入端譯碼輸入

12、端A2、A1和和A0，8個(gè)輸出端個(gè)輸出端 ，因此又稱為，因此又稱為3-8譯碼器譯碼器。圖中圖中 STA 、STB、 STC是三個(gè)控制輸入端是三個(gè)控制輸入端(使使能控制端能控制端) ，當(dāng)，當(dāng) = =0、 = 1時(shí)，譯碼器處于時(shí)，譯碼器處于工作狀態(tài)，否則譯碼器被工作狀態(tài)，否則譯碼器被禁止禁止(即譯碼器不工作即譯碼器不工作)。 ASTBSTCST其內(nèi)部由集成門構(gòu)成，知道了邏輯門的參數(shù)和使用注其內(nèi)部由集成門構(gòu)成，知道了邏輯門的參數(shù)和使用注意事項(xiàng)后，中規(guī)模我們就不需要知道內(nèi)部電路，后面意事項(xiàng)后，中規(guī)模我們就不需要知道內(nèi)部電路，后面很少介紹。很少介紹。MSIMSI需要會(huì)看功能表及靈活使用需要會(huì)看功能表及靈

13、活使用二進(jìn)制譯碼器二進(jìn)制譯碼器7474LS138LS138內(nèi)部邏輯電路圖內(nèi)部邏輯電路圖 &1A2A1A0&Y7Y6&Y5&Y4&Y3&Y2&Y1&Y011111&1E2E1E3E譯碼輸入譯碼輸入控制輸入控制輸入 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1

14、01 1 1100000000011111111 A2 A1 A0 STABCSTST76543210YYYYYYYY輸出輸出74LS138真值表或功能表真值表或功能表輸出的邏輸出的邏輯表達(dá)式輯表達(dá)式是？是？0?Y 02100YA A AmiiYm依此：02100YA A Am12101YA A Am22102YA A Am32103YA A Am42104YA A Am52105YA A Am62106YA A Am72107YA A Am 設(shè)A B分別是待加的2個(gè)一位二進(jìn)制數(shù)，C0為低位進(jìn)位位 和與進(jìn)位分別是S和C 輸入輸出A B C0 C S0 0 00 0 10 1 00 1 11 0

15、 01 0 11 1 0 1 1 10 00 10 11 00 11 01 01 1A B C S C01247035670()S m m m m A B CC m m m mA BC AB S = m1m2 m4 m7 = Y1 Y2 Y4 Y7 C = m3m5 m6 m7 = Y3 Y5 Y6 Y7A1A2A0STASTCSTBY0Y1Y2Y3Y5Y6Y7Y4SCC0BA1&7420&試用譯碼器和門電路實(shí)現(xiàn)邏輯函數(shù) 解： （1）將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式，再轉(zhuǎn)換成與非與非形式。35673567YABC ABC ABC ABCmmmmm m m m（2）該函數(shù)有三個(gè)變量，所以選用3線8線

16、譯碼器74LS138。 用一片74LS138加一個(gè)與非門就可實(shí)現(xiàn)邏輯函數(shù)Y，邏輯圖如圖1所示。YABACBC1G0A74LS138G2A2B12AGAY1YYY2YYY73Y4560ABC100Y圖1 例1邏輯圖A0A1A2A3Y0Y1Y2Y3Y4Y5Y6Y7_ _ _ _ _ _ _ _Y8Y9Y10Y11Y12Y13Y14Y15_ _ _ _ _ _ _ _ST_A1A2A0Y0Y1Y2Y3Y5Y6Y7Y4STASTBSTC74LS138-IA1A2A0Y0Y1Y2Y3Y5Y6Y7Y474LS138-II1STASTBSTC集成集成8421 BCD碼譯碼器碼譯碼器74LS42 16 15

17、14 13 12 11 10 974LS42 1 2 3 4 5 6 7 8VCC A0 A1 A2 A3 Y9 Y8 Y7Y0 Y1 Y2 Y3 Y4 Y5 Y6 GND 74LS42 A0 A1 A2 A3Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A0 A1 A2 A3(a) 引腳排列圖(b) 邏輯功能示意圖數(shù)字系統(tǒng)中運(yùn)行的是二進(jìn)制數(shù)，但在數(shù)字測量儀表和數(shù)字系統(tǒng)中運(yùn)行的是二進(jìn)制數(shù)，但在數(shù)字測量儀表和各種顯示系統(tǒng)中，為了便于表示測量和運(yùn)算的結(jié)果以各種顯示系統(tǒng)中，為了便于表示測量和運(yùn)算的結(jié)果以及對(duì)系統(tǒng)的運(yùn)行情況進(jìn)行監(jiān)測，

18、常需將數(shù)字量用人們及對(duì)系統(tǒng)的運(yùn)行情況進(jìn)行監(jiān)測，常需將數(shù)字量用人們習(xí)慣的十進(jìn)制字符直觀地顯示出來，這就要靠專門的習(xí)慣的十進(jìn)制字符直觀地顯示出來，這就要靠專門的譯碼電路把二進(jìn)制數(shù)譯成十進(jìn)制字符，通過驅(qū)動(dòng)電路譯碼電路把二進(jìn)制數(shù)譯成十進(jìn)制字符，通過驅(qū)動(dòng)電路由數(shù)碼顯示器顯示出來。在中規(guī)模集成電路中，常把由數(shù)碼顯示器顯示出來。在中規(guī)模集成電路中，常把譯碼和驅(qū)動(dòng)電路集于一體，用來驅(qū)動(dòng)數(shù)碼顯示管。譯碼和驅(qū)動(dòng)電路集于一體，用來驅(qū)動(dòng)數(shù)碼顯示管。顯示譯碼器abcdfegACBDabcdefg1. 七段七段LED數(shù)碼管的結(jié)構(gòu)及顯示原理數(shù)碼管的結(jié)構(gòu)及顯示原理 LED數(shù)碼管有兩種結(jié)構(gòu)：共陰和共陽，共陰數(shù)碼管的外數(shù)碼管有兩

19、種結(jié)構(gòu)：共陰和共陽，共陰數(shù)碼管的外形和內(nèi)部結(jié)構(gòu)為：形和內(nèi)部結(jié)構(gòu)為： 123456ABCD654321DCBAT itleN um berR evisionSizeBD ate:15-A ug-2002Sheet of File:D :數(shù) 電 講 稿 -賈 立 新 徐 海 軍 B E IK E .D D BD raw n B y:abfecdg9ab6C O M810gdp725314fcdpC O Meda7b6c4d2e1f9g10dp5C O M3,8數(shù) 碼 管 外 形 及 引 腳數(shù) 碼 管 內(nèi) 部結(jié) 構(gòu)顯示譯碼器顯示譯碼器123456ABCD654321DCBAT itleN um be

20、rR evisionSizeBD ate:15-A ug-2002Sheet of File:D :數(shù) 電 講 稿 -賈 立 新 徐 海 軍 B E IK E .D D BD raw n B y:abfecdg9ab6C O M810gdp725314fcdpC O Meda7b6c4d2e1f9g10dp5C O M3,8數(shù) 碼 管 外 形 及 引 腳數(shù) 碼 管 內(nèi) 部結(jié) 構(gòu)abedcfgabcdefg0000000100100011010001010110011110001001BCDBCD碼相應(yīng)發(fā)光段對(duì)照表碼相應(yīng)發(fā)光段對(duì)照表點(diǎn)亮其中某幾段來構(gòu)成點(diǎn)亮其中某幾段來構(gòu)成09字形或簡單符號(hào)字形或

21、簡單符號(hào)2. 顯示原理顯示原理 3. 顯示譯碼器的邏輯功能顯示譯碼器的邏輯功能 顯示譯碼器顯示譯碼器顯示譯碼器abcdfegACBD84218421BCDBCD碼碼七段顯示碼七段顯示碼BCD七段顯示譯碼器七段顯示譯碼器74LS47功能表功能表LTRBI/BIRBOabcdefgBIRBILT十進(jìn)十進(jìn)制數(shù)制數(shù)字或字或功能功能輸輸 入入輸輸 出出顯示顯示字型字型A3A2A1A0 012345678911111111111 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 11111111111

22、 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 0 1 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 1 0 0 0 1 0 0 1 0 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0 101112131415111111 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1111111 1 1 1 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1 1 0 0 0 1 1 0 1 0 0 1 1 1 0 0 0 0 1 1 1 1 1 1 1 10

23、0 0 0 0 0 001 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 7 1 2 6 3 4 513 12 1110 9 15 1474LS47abcdefgA1A0A2A3LTBI/RBORBI七段譯碼器符號(hào)圖七段譯碼器符號(hào)圖 74LS47輔助控制信號(hào)輸入端輔助控制信號(hào)輸入端功能分析功能分析 是試燈輸入端，用來測試七段數(shù)碼管的好壞，當(dāng)是試燈輸入端，用來測試七段數(shù)碼管的好壞，當(dāng) =0、 =1時(shí)，不論時(shí)，不論 和和A3A2A1A0輸入為何，輸入為何，顯示數(shù)碼管的七段全亮，工作時(shí)應(yīng)置顯示數(shù)碼管的七段全亮，工作時(shí)應(yīng)置 =1。 是滅零是滅零輸入端，用來熄滅不需

24、要顯示的輸入端，用來熄滅不需要顯示的0。 是熄滅信號(hào)輸入是熄滅信號(hào)輸入端，可控制數(shù)碼管是否顯示。端，可控制數(shù)碼管是否顯示。 是滅零信號(hào)輸出端。是滅零信號(hào)輸出端。當(dāng)當(dāng) =1， =0，且，且A3A2A1A0=0000時(shí)，數(shù)碼管不顯示，時(shí)，數(shù)碼管不顯示， 輸出為輸出為0。在多位數(shù)顯示電路中，在顯示數(shù)據(jù)小數(shù)。在多位數(shù)顯示電路中，在顯示數(shù)據(jù)小數(shù)點(diǎn)左邊，將高位的點(diǎn)左邊，將高位的 與相鄰低位的與相鄰低位的 相連，最高位相連，最高位 接地；在小數(shù)點(diǎn)右邊將低位的接地；在小數(shù)點(diǎn)右邊將低位的 接到相鄰高位的接到相鄰高位的 上，最低位的上，最低位的 接地。這樣，可將有效數(shù)字前后的零接地。這樣，可將有效數(shù)字前后的零滅掉

25、。滅掉。 LTLT/BI RBORBILTRBORBIBILTRBIRBORBORBIRBIRBORBIRBI圖圖4.12RBIRBORBIRBI圖圖4.10圖4.3.8 例4.8題圖74LS47a b c d e f gLT BI/RBO RBI A0 A1 A2 A374LS47a b c d e f gLT BI/RBO RBI A0 A1 A2 A374LS47a b c d e f gLT BI/RBO RBI A0 A1 A2 A374LS47a b c d e f gLT BI/RBO RBI A0 A1 A2 A3abcdefgCOMRabcdefgCOMRabcdefgCOM

26、RabcdefgCOMRVCCA1 B1 C1 D1A0 B0 C0 D0A-1B-1C-D-1A-2B-2C-D-2RLT1數(shù)據(jù)選擇器（數(shù)據(jù)選擇器（Multiplexer,MUX） 數(shù)據(jù)選擇器功能是將多路信號(hào)有選擇地送到一條輸出總數(shù)據(jù)選擇器功能是將多路信號(hào)有選擇地送到一條輸出總線上去。線上去。數(shù)據(jù)輸出數(shù)據(jù)輸出地址碼地址碼 多多路路數(shù)數(shù)據(jù)據(jù)輸輸入入數(shù)據(jù)選擇器數(shù)據(jù)選擇器究竟選擇哪一路數(shù)據(jù)輸出由究竟選擇哪一路數(shù)據(jù)輸出由A1、A0兩位地址碼決定。兩位地址碼決定。74LS2536 5 4 3 1 10 11 12 13 152 141D11D01D21D31EN2D12D02D22D32ENA1A07

27、91Y2Y74LS253 符號(hào)圖符號(hào)圖74LS2531EN2EN74LS2536 5 4 3 1 10 11 12 13 152 141D11D01D21D31EN2D12D02D22D32ENA1A0791Y2Y74LS253 符號(hào)圖符號(hào)圖ENMUX74LS253功能表功能表輸輸 入入輸輸 出出選通選通地址地址數(shù)數(shù) 據(jù)據(jù)A1 A0D i Y10000 0 0 0 1 1 0 1 1D0D3D0D3D0D3D0D3(Z)三態(tài)三態(tài)D0D1D2D3由表可知，當(dāng)使能端有效時(shí)，輸出由表可知，當(dāng)使能端有效時(shí)，輸出表示為表示為:010110210310 YD A AD A AD A AD A A74LS2

28、536 5 4 3 1 10 11 12 13 152 141D11D01D21D31EN2D12D02D22D32ENA1A0791Y2Y74LS253 符號(hào)圖符號(hào)圖-1i=0 mi Di mi Di LD1D0D2D3D6D5D7A2STA1A0YD474151數(shù) 字 量 輸 入000111LD1D0D2D3D6D5D7A2STA1A0YD474151數(shù) 字 量 輸 入000111tLO1 1 0 1 1 0 0 1210 D1,4,6 D0,2,3,5,7LD1D0D2D3D6D5D7A2STA1A056YD474151+VCCCBAi=0 mi Di 7LD1D0D2D3D6D5D7A

29、2STA1A0YD474151+VCCCBAD數(shù)據(jù)選擇器數(shù)據(jù)選擇器課堂練習(xí)課堂練習(xí)()() 1 ()()LC B ACBCB ACB A100101102103YA A DA A DA A DA A DA1CBA例例3邏輯圖邏輯圖1A1A0D0 D1 D2 D3YST1/2-74LS153L例例4電路圖電路圖74253/2輸出高阻，輸出高阻，74253/2LCBDA1VCCRD0D1D2D3 YA1A0EN74253/2CBA010001101100000111D0D1D2D374LS253 74LS2531D11D01D21D31EN2D12D02D22D32ENA1A01Y2YD0D1D2

30、D3D4D5D6D7A1A017404A2YY74LS253 1D11D01D21D31EN74LS2532D12D02D22D32ENA1A01Y2YD0D1D2D3D4D5D6D7A1A017404A2YYA2=01D11D01D21D31EN1A2=12D12D02D22D32EN74LS2531D11D01D21D31ENA1A01Y2YD0D1D2D3D4D5D6D7A1A017404A2YY2D12D02D22D32EN一般一般TTL邏輯輸出絕對(duì)禁邏輯輸出絕對(duì)禁止直接相接。止直接相接。在此為什么輸出直接連在此為什么輸出直接連在一起在一起？ 由上圖可知，當(dāng)由上圖可知，當(dāng)A2A1A0為

31、為000011時(shí)，選通時(shí)，選通1D01D3，而當(dāng)而當(dāng)A2A1A0為為100111時(shí)，選通時(shí)，選通2D02D3。多路分配器的示意圖多路分配器的示意圖Y1Y0Y2Y3D 多路選擇器和多路分配器配合用于數(shù)據(jù)傳輸 A2A1A074LS253D0D1D2D0D1D274LS138D3D4D5D6D7YD3D4D5D6D7A2A1A0ENA2A1A0Y0Y1Y2Y4Y5Y6Y7Y3STASTCSTBD0D1D2D3D4D5D6D74.5.1 加法器加法器 4.5.2 數(shù)值比較器數(shù)值比較器COABSC1.半加器和全加器功能描述CICOAiBiSiCiCi-1CO CI CO CI CO CI CO CI C

32、n-1 Sn-1 Sn-2 S1 S0 An-1 Bn-1 An-2 Bn-2 A1 B1 A0 B0 5 3 14 12 6 2 15 11 7A4A1A2A3CIB4B1B2B3F4F1F2F3CO4 1 13 109超前進(jìn)位全加器超前進(jìn)位全加器74LS283和輸出端和輸出端被加數(shù)被加數(shù)Ci=fi(A1,A4,B1,B4, CI )加數(shù)加數(shù)超前進(jìn)位全加器超前進(jìn)位全加器74LS283A3A0A1A2CIB3B0B1B2F3F0F1F2COVCCS3S0S1S21. 四位數(shù)值比較器功能描述10 7 2 15 11 9 1 14 4 6 5 A3A0A1A2B3B0B1B2YABIAB 相比較的

33、兩組二進(jìn)制數(shù)的輸入端相比較的兩組二進(jìn)制數(shù)的輸入端 片擴(kuò)展端片擴(kuò)展端 比較結(jié)果輸出端比較結(jié)果輸出端 比較器的原理比較器的原理： 從高位到低位逐位比較。從高位到低位逐位比較。 級(jí)聯(lián)及運(yùn)算的級(jí)聯(lián)及運(yùn)算的優(yōu)先級(jí)優(yōu)先級(jí)： I IAB AB AB 的優(yōu)先級(jí)最低的優(yōu)先級(jí)最低 比比 較較 輸輸 入入 級(jí)級(jí) 聯(lián)聯(lián) 輸輸 入入 輸輸 出出 A3 B3 A2 B2 A1 B1 A0 B0 IAB YABA3 B3 1 0 0 1A3 = B3 A2 B2 1 0 0 1A3 = B3 A2 = B2 A1 B1 1 0 0 1A3 = B3 A2 = B2 A1= B1 A0 B0 1 0 0 1A3 = B3 A

34、2 = B2 A1= B1 A0 = B00 0 1 0 0 1A3 = B3 A2 = B2 A1= B1 A0 = B00 1 0 1 0A3= B3 A2 = B2 A1= B1 A0 = B01 1 0 0A3 = B3 A2 = B2 A1= B1 A0 B0 1 0 0A3= B3 A2 = B2 A1 B1 1 0 0A3 = B3 A2 B2 1 0 0A3 B可以始終接可以始終接1ABABYYYI運(yùn)算優(yōu)先級(jí)最低A0A1A2A3A4A5A6A7B3B1B2B0B7B5B6B40A1A2A3A0B2B1B3BIABIA=BYABYA=BYABIABYA=BYABIA=BYABYA

35、=BYABIABA2A3 YA=BB0B1 YABB2B3A0A1A2A3B0B1B2B311.IIIIII 74283是四位二進(jìn)制加法器，輸出是四位二進(jìn)制加法器，輸出S3S0是是A3A0與與B3B0的和；當(dāng)?shù)暮?；?dāng)S3S2S1S0B=1。 74LS47是是BCD-七段譯碼器，輸出低電平有效，可以七段譯碼器，輸出低電平有效，可以直接驅(qū)動(dòng)七段共陽極數(shù)碼管直接驅(qū)動(dòng)七段共陽極數(shù)碼管a) LED七段共陽極數(shù)碼管，可顯示十進(jìn)制數(shù)七段共陽極數(shù)碼管，可顯示十進(jìn)制數(shù)09。電阻。電阻R用來限制各段通過的電流。用來限制各段通過的電流。 Y7Y6Y5Y4Y3Y2Y1Y074LS138-IISTC STB STA A

36、2 A1 A0 Y7Y6Y5Y4Y3Y2Y1Y074LS138-ISTC STB STA A2 A1 A0 D C B A 1 &F1F2& 由分析可知，電路為多輸出邏輯電路。當(dāng)4位二進(jìn)制數(shù)DCBA為偶數(shù)時(shí)F1=1，否則F1=0。當(dāng)二進(jìn)制數(shù)DCBA可被4整除時(shí)F2=1，否則F2=0。 難點(diǎn)和容易出錯(cuò)處難點(diǎn)和容易出錯(cuò)處 本題的難點(diǎn)是要能看出由兩片3-8譯碼器擴(kuò)展成的4-16線譯碼器。 212840(12,8,4,0)FY Y Y Ym114121086420(14,12,10,8,6,4,2,0)FY Y Y Y Y Y Y Ym分析整個(gè)電路的邏輯關(guān)系根據(jù)邏輯圖 或 為低電平時(shí)，Y3為高電平，7

37、4148的輸出都為高電平，有 和 都為高電平時(shí)，Y3為低電平，74148的 有效，8-3線優(yōu)先編碼器工作。分析電路邏輯功能:整個(gè)電路實(shí)現(xiàn)了10-4線原碼輸出的BCD優(yōu)先編碼器。 90I 32101001Y Y YY 80I 32101000Y Y YY 8I9I8I9IEI9I功能塊組合電路設(shè)計(jì)流程圖功能塊組合電路設(shè)計(jì)流程圖011 010 110001二進(jìn)制減法運(yùn)算任意一位二進(jìn)制減：二進(jìn)制減法運(yùn)算任意一位二進(jìn)制減：1iiCiiiABC S (1) 規(guī)定邏輯變量 設(shè)輸入邏輯變量Ai為被減數(shù)、Bi為減數(shù)、Ci-1為低位的借位，輸出邏輯函數(shù)Si為差、Ci為本級(jí)的借位輸出信號(hào) (2) 設(shè)計(jì)電路 Ci-

38、1BiAi&74LS20&SiCiA0A1A2STBSTCSTAY0Y1Y2Y3Y4Y5Y6Y774LS138123(1,2,4,7)(1,2,3,7)iiSmCm 例例22設(shè)計(jì)用設(shè)計(jì)用3 3個(gè)開關(guān)控制一盞燈的邏輯電路。要求個(gè)開關(guān)控制一盞燈的邏輯電路。要求改變?nèi)魏我粋€(gè)開關(guān)的狀態(tài)都能控制燈的亮滅。改變?nèi)魏我粋€(gè)開關(guān)的狀態(tài)都能控制燈的亮滅。LABCABCABCABC設(shè)三個(gè)邏輯變量設(shè)三個(gè)邏輯變量A、B和和C代表三個(gè)開關(guān)狀態(tài)，邏代表三個(gè)開關(guān)狀態(tài)，邏輯輸出輯輸出L代表燈的狀態(tài)，代表燈的狀態(tài)， L =1表示燈亮。用一個(gè)表示燈亮。用一個(gè)功能塊實(shí)現(xiàn)。功能塊實(shí)現(xiàn)。寫出邏輯函數(shù)寫出邏輯函數(shù):74LS1510D1D2

39、D3D1A0A4D6D5D7DSY2ALCBA1A2 A1 A0 = CBA 試用單片試用單片MSIMSI設(shè)計(jì)一路設(shè)計(jì)一路3 3位多數(shù)表決邏輯電路。位多數(shù)表決邏輯電路。即有即有2 2個(gè)或個(gè)或2 2個(gè)以上的輸入變量為個(gè)以上的輸入變量為1 1時(shí)，輸出時(shí)，輸出F F=1=1。 解：解： (1) (1) 列真值表、寫出邏輯函數(shù)列真值表、寫出邏輯函數(shù) (2) (2) 選擇合適的選擇合適的MSIMSI本題是單輸出邏輯函數(shù)，一般可以本題是單輸出邏輯函數(shù)，一般可以選擇選擇MUXMUX。但本題用全加器來實(shí)現(xiàn)更但本題用全加器來實(shí)現(xiàn)更為方便。為方便。()FAB CAB真值表真值表C B A F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1方法方法1：選選4選選1MUX，令令A(yù)1A0=BA，D0=0、D1=D2=C、D3 =1，則則Y=F。 74LS153方法方法2：選選HA，令令A(yù)iBi=BA 、Ci-1=C，則則F=Ci。邏輯電路圖略。（邏輯電路圖略。（F與全加器進(jìn)位位一致）與全加器進(jìn)位位一致） 設(shè)計(jì)一個(gè)8421BCD碼四舍五入的電路 ？ 試設(shè)計(jì)一個(gè)將余三碼轉(zhuǎn)換為8421 BCD的邏輯電路？ 設(shè)計(jì)一個(gè)8421BCD碼四舍五入的電路