基于FPGA的電子密鎖的設(shè)計(jì)長(zhǎng)江大學(xué)

1、畢業(yè)論文(設(shè)計(jì))題 目 名 稱： 基于fpga的電子密鎖的設(shè)計(jì) 題 目 類 型： 畢 業(yè) 設(shè) 計(jì) 院 （系）： 電 子 信 息 學(xué) 院 專 業(yè) 班 級(jí)： 學(xué) 生 姓 名： 指 導(dǎo) 教 師： 陳 英 芝 輔 導(dǎo) 教 師： 陳 英 芝 時(shí) 間：2013年3月11日至2013年6月10 1目 錄畢業(yè)設(shè)計(jì)（論文）任務(wù)書畢業(yè)設(shè)計(jì)（論文）開(kāi)題報(bào)告長(zhǎng)江大學(xué)畢業(yè)設(shè)計(jì)（論文）指導(dǎo)教師評(píng)審意見(jiàn)長(zhǎng)江大學(xué)畢業(yè)設(shè)計(jì)（論文）評(píng)閱教師評(píng)語(yǔ)長(zhǎng)江大學(xué)畢業(yè)設(shè)計(jì)(論文)答辯記錄及成績(jī)?cè)u(píng)定長(zhǎng)江大學(xué)畢業(yè)設(shè)計(jì)(論文)中外文摘要1 前言11.1本課題研究的國(guó)內(nèi)外現(xiàn)狀及其發(fā)展21.2本課題研究的目的和意義32 設(shè)計(jì)背景知識(shí)介紹32.1 常用

2、eda軟件介紹42.2 fpga硬件設(shè)計(jì)描述52.2.1 fpga的設(shè)計(jì)流程52.2.2 vhdl語(yǔ)言的基本結(jié)構(gòu)及特點(diǎn)82.2.3 自上而下（top down）的設(shè)計(jì)方法102.3 quartus綜述及設(shè)計(jì)流程113 電子密碼鎖系統(tǒng)總體設(shè)計(jì)123.1 電子密碼鎖系統(tǒng)設(shè)計(jì)要求123.2 電子密碼鎖設(shè)計(jì)的原理123.3 方案的提出143.4 系統(tǒng)設(shè)計(jì)和各功能模塊的描述143.5 系統(tǒng)流程164 系統(tǒng)詳細(xì)設(shè)計(jì)174.1 電子密碼鎖輸入模塊174.1.1 時(shí)序產(chǎn)生電路174.1.2 按鍵消抖電路184.1.3 鍵盤掃描電路194.1.4 鍵盤譯碼電路204.1.5 鍵盤輸入模塊的實(shí)現(xiàn)204.2 電子密

3、碼鎖控制模塊214.2.1 控制模塊的功能描述214.2.2 控制模塊的實(shí)現(xiàn)214.3 電子密碼鎖顯示模塊224.3.1 數(shù)碼管顯示原理224.3.2 譯碼顯示的實(shí)現(xiàn)235 系統(tǒng)仿真245.1 去抖模塊的仿真245.2 密碼鎖輸入電路的仿真255.3 密碼鎖控制電路的仿真255.4 數(shù)碼管譯碼器仿真276 結(jié)束語(yǔ)27參考文獻(xiàn)28致謝29附錄1：彈跳消除電路主要程序30附錄2：dcfq 模塊的主要程序31附錄3：debouncing 模塊主要程序32附錄4：掃描信號(hào)發(fā)生器主要程序33附錄5：鍵盤譯碼電路主要程序34附錄6：七段譯碼器主要程序36畢業(yè)設(shè)計(jì)(論文)任務(wù)書學(xué) 院（系） 電子信息 專業(yè)

4、自動(dòng)化 班級(jí) 學(xué)生姓名 指導(dǎo)教師/職稱 陳英芝 1. 畢業(yè)設(shè)計(jì)（論文）題目：基于fpga的電子密鎖的設(shè)計(jì)2. 畢業(yè)設(shè)計(jì)（論文）起止時(shí)間：2013年3月11日-2013年6月10日 3. 畢業(yè)設(shè)計(jì)（論文）所需資料及原始數(shù)據(jù)（指導(dǎo)教師選定部分）1譚會(huì)生,張昌凡,鄭進(jìn).eda技術(shù)及應(yīng)用m.第2版.西安：西安電子科技大學(xué)出版社，20022夏宇聞.verilog hdlm.北京：高等教育出版社，20063江國(guó)強(qiáng).eda技術(shù)及應(yīng)用m.北京：電子工業(yè)出版社，20064謝自美.電子線路設(shè)計(jì)實(shí)驗(yàn)測(cè)試m武漢：華中科技大學(xué)出版社，20035康華光.電子技術(shù)基礎(chǔ)數(shù)字部分m武漢：高等教育出版社，20056盧毅，賴杰編著

5、.vhdl與數(shù)字電路設(shè)計(jì)m 出版社：科學(xué)出版社20037王鎖平編著.電子設(shè)計(jì)自動(dòng)化（eda）教程m.電子科技大學(xué)出版社. 2000 8通過(guò)查閱有關(guān)論文4. 畢業(yè)設(shè)計(jì)（論文）應(yīng)完成的主要內(nèi)容 密碼鎖輸入電路和密碼鎖控制電路的實(shí)現(xiàn)5. 畢業(yè)設(shè)計(jì)（論文）的目標(biāo)及具體要求目標(biāo)：（1）應(yīng)用eda技術(shù)，在fpga中實(shí)現(xiàn)一個(gè)簡(jiǎn)易電子密碼鎖電路設(shè)計(jì)。該密碼鎖具備的功能有能設(shè)置4位密碼，并在數(shù)碼管上顯示；（2）培養(yǎng)學(xué)生查閱資料、分析問(wèn)題和解決問(wèn)題。具體要求：能利用quartus ii軟件開(kāi)發(fā)環(huán)境和硬件描述語(yǔ)言，編寫所有的程序代碼，并能繪制出系統(tǒng)頂層設(shè)計(jì)文件框圖。通過(guò)軟件提供的仿真器，對(duì)所有模塊進(jìn)行時(shí)序仿真，并分

6、析仿真結(jié)果。最后將設(shè)計(jì)文件下載到目標(biāo)器件中進(jìn)行硬件模擬檢測(cè)，觀察結(jié)果。6 完成畢業(yè)設(shè)計(jì)（論文）所需的條件及上機(jī)時(shí)數(shù)要求所需條件： 計(jì)算機(jī)設(shè)備、網(wǎng)絡(luò)、quartus條件、eda實(shí)驗(yàn)箱上機(jī)時(shí)數(shù)要求：2小時(shí)30天=60小時(shí)任務(wù)書批準(zhǔn)日期 2013 年 3月 11 日 教研室(系)主任(簽字) 任務(wù)書下達(dá)日期 2013 年 3月 11 日 指導(dǎo)教師(簽字) 完成任務(wù)日期 2013 年 3月 17 日 學(xué)生（簽名） 長(zhǎng)江大學(xué)畢業(yè)設(shè)計(jì)（論文）開(kāi)題報(bào)告 題 目 名 稱： 基于fpga的電子密鎖的設(shè)計(jì) 題 目 類 別： 畢 業(yè) 設(shè) 計(jì) 學(xué) 院（系）： 電子信息學(xué)院 專 業(yè) 班 級(jí)： 學(xué) 生 姓 名： 指 導(dǎo)

7、教 師： 陳英芝 輔 導(dǎo) 老 師： 陳英芝 開(kāi)題報(bào)告日期: 2013年3月12日 基于fpga的電子密鎖的設(shè)計(jì)學(xué) 生：，電子信息學(xué)院指導(dǎo)教師：陳英芝，電子信息學(xué)院1 題目來(lái)源 社會(huì)實(shí)際2 研究目的與意義 隨著人們生活水平的提高，對(duì)家庭防盜技術(shù)的要求也是越來(lái)越高，傳統(tǒng)的機(jī)械鎖由于其構(gòu)造的簡(jiǎn)單，被撬的事件屢見(jiàn)不鮮，電子鎖由于其保密性高，使用靈活性好，安全系數(shù)高，受到了廣大用戶的歡迎?，F(xiàn)在市場(chǎng)上主要是基于單片機(jī)技術(shù)的電子密碼鎖，但可靠性較差。fpga即現(xiàn)場(chǎng)可編程門陣列，它是在pal、gal、epld等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物，是一種超大規(guī)模集成電路，具有對(duì)電路可重配置能力。通常fpga都有

8、著上萬(wàn)次的重寫次數(shù)，也就是說(shuō)現(xiàn)在的硬件設(shè)計(jì)和軟件設(shè)計(jì)一樣靈活、方便。相對(duì)于基于單片機(jī)技術(shù)的電子密碼鎖，用fpga器件來(lái)構(gòu)成系統(tǒng)，可靠性提高，并且由于fpga具有的現(xiàn)場(chǎng)可編程功能，使得電子密碼鎖的更改與升級(jí)更為方便簡(jiǎn)單。 通過(guò)本次設(shè)計(jì)掌握f(shuō)pga系統(tǒng)設(shè)計(jì)的方法，熟悉fpga設(shè)計(jì)的相關(guān)軟件，以及硬件描述語(yǔ)言的使用，了解電子密碼鎖的系統(tǒng)構(gòu)成，利用fpga實(shí)現(xiàn)電子密碼鎖的設(shè)計(jì)與實(shí)現(xiàn)，可以加深自己對(duì)所學(xué)專業(yè)的認(rèn)識(shí)，關(guān)聯(lián)知識(shí)，增強(qiáng)自己的動(dòng)手能力，積累實(shí)踐經(jīng)驗(yàn)，為以后的工作打好基礎(chǔ)。 3 閱讀的主要參考文獻(xiàn)及資料名稱1譚會(huì)生,張昌凡,鄭進(jìn).eda技術(shù)及應(yīng)用m.第2版.西安：西安電子科技大學(xué)出版社，20022

9、夏宇聞.verilog hdlm.北京：高等教育出版社，20063江國(guó)強(qiáng).eda技術(shù)及應(yīng)用m.北京：電子工業(yè)出版社，20064謝自美.電子線路設(shè)計(jì)實(shí)驗(yàn)測(cè)試m武漢：華中科技大學(xué)出版社，20035康華光.電子技術(shù)基礎(chǔ)數(shù)字部分m武漢：高等教育出版社，20056盧毅，賴杰編著.vhdl與數(shù)字電路設(shè)計(jì)m 出版社：科學(xué)出版社20037王鎖平編著.電子設(shè)計(jì)自動(dòng)化（eda）教程m.電子科技大學(xué)出版社. 2000 4 國(guó)內(nèi)外現(xiàn)狀和發(fā)展趨勢(shì)與研究的主攻方向4.1 國(guó)內(nèi)外研究現(xiàn)狀 隨著人們生活水平的提高和安全意識(shí)的加強(qiáng)，對(duì)安全的要求也就越來(lái)越高。鎖自古以來(lái)就是把守護(hù)門的鐵將軍，人們對(duì)它要求甚高，既要安全可靠的防盜，

10、又要使用方便，這也是制鎖者長(zhǎng)期以來(lái)研制的主題。隨著電子技術(shù)的發(fā)展，各類電子產(chǎn)品應(yīng)運(yùn)而生，電子密碼鎖就是其中之一。據(jù)有關(guān)資料介紹，電子密碼鎖的研究從20世紀(jì)30年代就開(kāi)始了，在一些特殊場(chǎng)所早就有所應(yīng)用。這種鎖是通過(guò)鍵盤輸入一組密碼完成開(kāi)鎖過(guò)程。研究這種鎖的初衷，就是為提高鎖的安全性。由于電子鎖的密鑰量（密碼量）極大，可以與機(jī)械鎖配合使用，并且可以避免因鑰匙被仿制而留下安全隱患。電子鎖只需記住一組密碼，無(wú)需攜帶金屬鑰匙，免除了人們攜帶金屬鑰匙的煩惱，而被越來(lái)越多的人所欣賞。電子鎖的種類繁多，例如數(shù)碼鎖，指紋鎖，磁卡鎖，ic卡鎖，生物鎖等。但較實(shí)用的還是按鍵式電子密碼鎖。 20世紀(jì)80年代后，隨著電

11、子鎖專用集成電路的出現(xiàn)，電子鎖的體積縮小，可靠性提高，成本較高，是適合使用在安全性要求較高的場(chǎng)合，且需要有電源提供能量，使用還局限在一定范圍，難以普及，所以對(duì)它的研究一直沒(méi)有明顯進(jìn)展。 目前，在西方發(fā)達(dá)國(guó)家，電子密碼鎖技術(shù)相對(duì)先進(jìn)，種類齊全，電子密碼鎖已被廣泛應(yīng)用于智能門禁系統(tǒng)中，通過(guò)多種更加安全，更加可靠的技術(shù)實(shí)現(xiàn)大門的管理。在我國(guó)電子鎖整體水平尚處于國(guó)際上70年代左右，電子密碼鎖的成本還很高，市場(chǎng)上仍以按鍵電子鎖為主，按鍵式和卡片鑰匙式電子鎖已引進(jìn)國(guó)際先進(jìn)水平，現(xiàn)國(guó)內(nèi)有幾個(gè)廠生產(chǎn)供應(yīng)市場(chǎng)。但國(guó)內(nèi)自行研制開(kāi)發(fā)的電子鎖，其市場(chǎng)結(jié)構(gòu)尚未形成，應(yīng)用還不廣泛。國(guó)內(nèi)的不少企業(yè)也引進(jìn)了世界上先進(jìn)的技術(shù)，

12、發(fā)展前景非常可觀。希望通過(guò)不斷的努力，使電子密碼鎖在我國(guó)也能得到廣泛應(yīng)用。4.2發(fā)展方向 目前使用的電子密碼鎖大部分是基于單片機(jī)技術(shù)，以單片機(jī)為主要器件，其編碼器與解碼器的生成為軟件方式。在實(shí)際應(yīng)用中，由于程序容易跑飛，系統(tǒng)的可靠性能較差。基于現(xiàn)場(chǎng)可編程邏輯門陣列fpga器件的電子密碼鎖，用fpga器件構(gòu)造系統(tǒng)，所有算法完全由硬件電路來(lái)實(shí)現(xiàn)，使得系統(tǒng)的工作可靠性大為提高。由于fpga具有現(xiàn)場(chǎng)可編程功能，當(dāng)設(shè)計(jì)需要更改時(shí)，只需更改fpga中的控制和接口電路，利用eda工具將更新后的設(shè)計(jì)下載到fpga中即可，無(wú)需更改外部電路的設(shè)計(jì)，大大提高了設(shè)計(jì)的效率。5主要研究?jī)?nèi)容、需重點(diǎn)研究的關(guān)鍵問(wèn)題及解決思

13、路5.1 主要研究問(wèn)題 設(shè)計(jì)可設(shè)定1到8位的密碼，從鍵盤輸入正確密碼才可以修改密碼和開(kāi)鎖，輸入三次錯(cuò)誤密碼就不斷報(bào)警 1、可設(shè)置密碼 2、按鍵按下是發(fā)出提示音 3、設(shè)置新密碼是要驗(yàn)證舊密碼 5.2 需重點(diǎn)研究的關(guān)鍵問(wèn)題 密碼鎖輸入電路和密碼鎖控制電路的實(shí)現(xiàn)6 完成畢業(yè)設(shè)計(jì)(論文)所必須具備的工作條件及解決的辦法6.1 工作條件 計(jì)算機(jī)設(shè)備，網(wǎng)絡(luò)，quartus ii軟件，eda實(shí)驗(yàn)箱。6.2 解決辦法 通過(guò)到圖書館借書，到實(shí)驗(yàn)室借設(shè)備和充分利用學(xué)院安排的上機(jī)時(shí)間來(lái)完成畢業(yè)設(shè)計(jì)。7 工作的主要階段、進(jìn)度與時(shí)間安排收集整理資料并撰寫開(kāi)題報(bào)告 3月10日-3月16日完成英文翻譯 3月17日-4月10

14、日學(xué)習(xí)課題相關(guān)內(nèi)容 4月11日-4月25日編程、逐步實(shí)現(xiàn)各項(xiàng)功能 4月26日-5月15日調(diào)試程序、撰寫畢業(yè)設(shè)計(jì)正文 5月16日-5月31日正文的進(jìn)一步完善 6月1日-6月5 日準(zhǔn)備畢業(yè)論文答辯 6月6日-6月10日8 指導(dǎo)教師審查意見(jiàn)長(zhǎng)江大學(xué)畢業(yè)論文(設(shè)計(jì))指導(dǎo)教師評(píng)審意見(jiàn)學(xué)生姓名專業(yè)班級(jí)畢業(yè)論文(設(shè)計(jì))題目基于fpga的電子密鎖的設(shè)計(jì)指導(dǎo)教師陳英芝職 稱講師評(píng)閱日期評(píng)審參考內(nèi)容：畢業(yè)論文(設(shè)計(jì))的研究?jī)?nèi)容、研究方法及研究結(jié)果，難度及工作量，質(zhì)量和水平，存在的主要問(wèn)題與不足。學(xué)生的學(xué)習(xí)態(tài)度和組織紀(jì)律，學(xué)生掌握基礎(chǔ)和專業(yè)知識(shí)的情況，解決實(shí)際問(wèn)題的能力，畢業(yè)論文(設(shè)計(jì))是否完成規(guī)定任務(wù)，達(dá)到了學(xué)士

15、學(xué)位論文的水平，是否同意參加答辯。評(píng)審意見(jiàn)： 指導(dǎo)教師簽名： 評(píng)定成績(jī)（百分制）：_分 長(zhǎng)江大學(xué)畢業(yè)論文(設(shè)計(jì))評(píng)閱教師評(píng)語(yǔ)學(xué)生姓名專業(yè)班級(jí)畢業(yè)論文(設(shè)計(jì))題目基于fpga的電子密鎖的設(shè)計(jì)評(píng)閱教師職 稱評(píng)閱日期評(píng)閱參考內(nèi)容：畢業(yè)論文(設(shè)計(jì))的研究?jī)?nèi)容、研究方法及研究結(jié)果，難度及工作量，質(zhì)量和水平，存在的主要問(wèn)題與不足。學(xué)生掌握基礎(chǔ)和專業(yè)知識(shí)的情況，解決實(shí)際問(wèn)題的能力，畢業(yè)論文(設(shè)計(jì))是否完成規(guī)定任務(wù)，達(dá)到了學(xué)士學(xué)位論文的水平，是否同意參加答辯。評(píng)語(yǔ)： 評(píng)閱教師簽名： 評(píng)定成績(jī)（百分制）：_分長(zhǎng)江大學(xué)畢業(yè)論文(設(shè)計(jì))答辯記錄及成績(jī)?cè)u(píng)定學(xué)生姓名專業(yè)班級(jí)畢業(yè)論文(設(shè)計(jì))題目基于fpga的電子密鎖的設(shè)

16、計(jì)答辯時(shí)間2013年6月16日 時(shí)答辯地點(diǎn)一、答辯小組組成答辯小組組長(zhǎng)：成 員：二、答辯記錄摘要答辯小組提問(wèn)（分條摘要列舉）學(xué)生回答情況評(píng)判三、答辯小組對(duì)學(xué)生答辯成績(jī)的評(píng)定（百分制）：_分畢業(yè)論文(設(shè)計(jì))最終成績(jī)?cè)u(píng)定(依據(jù)指導(dǎo)教師評(píng)分、評(píng)閱教師評(píng)分、答辯小組評(píng)分和學(xué)校關(guān)于畢業(yè)論文(設(shè)計(jì))評(píng)分的相關(guān)規(guī)定)等級(jí)(五級(jí)制)：_答辯小組組長(zhǎng)(簽名) ： 秘書(簽名)： 年 月 日基于fpga的電子密鎖的設(shè)計(jì)學(xué) 生：，電子信息學(xué)院指導(dǎo)教師：陳英芝，電子信息學(xué)院【摘要】：本文主要介紹了一種運(yùn)用可編程邏輯器件（fpga）技術(shù)來(lái)編程實(shí)現(xiàn)電子密碼鎖的設(shè)計(jì)方法。在整個(gè)系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)中采用fpga器件作為控制器，所有

17、算法完全由硬件電路來(lái)實(shí)現(xiàn)，使得系統(tǒng)的工作可靠性大大提高。該密碼鎖具有的功能是可以設(shè)置4位密碼，通過(guò)數(shù)字鍵盤進(jìn)行輸入并在數(shù)碼管上進(jìn)行顯示。同時(shí)，該密碼鎖還設(shè)計(jì)了一個(gè)萬(wàn)能密碼，在忘記了密碼的情況下可使用萬(wàn)能密碼來(lái)開(kāi)鎖。本文的內(nèi)容主要包含以下幾個(gè)部分：eda技術(shù)的介紹，電子密碼鎖總體設(shè)計(jì)，系統(tǒng)詳細(xì)設(shè)計(jì)，系統(tǒng)仿真和結(jié)束語(yǔ)。文中重點(diǎn)介紹了應(yīng)用eda技術(shù)和硬件描述語(yǔ)言，在quartus ii工作平臺(tái)上完成電子密碼鎖系統(tǒng)總體設(shè)計(jì)的詳細(xì)過(guò)程。通過(guò)時(shí)序仿真，驗(yàn)證了整個(gè)設(shè)計(jì)的正確性以及系統(tǒng)的完整性。 【關(guān)鍵詞】：電子密碼鎖 ； 可編程邏輯器件 ；eda技術(shù) circuit design of digital lo

18、ck based on fpga【abstract】: the article mainly introduce the technology of designing a digital lock with the utility of fpga. all the calculation are totally finished by the hardware ,based on the fpga, so as to improve the reliability of the system. we just change the control and interface circuit

19、of fpga when there is something needed to change in the designing because of the field programme function. its tremendously increase the efficiency because we only need to download the newest design into the fpga by the help of eda without modifying the external circuit design . therefore, fpga will

20、 not only improve the reliability , but the conveniences of promotion. there are four password for digital lock and we can also set a universal password in case of forgetting the password. the article mainly includes several parts :the introduction of eda, the overall design of digital lock, the des

21、ign in detail of system, emulation and conclusion . through the introduction of eda, we know the software requirement of production the digital lock . in the overall design and detail design of digital lock , it introduce in detail the theory and the system designing .the article designed a digital

22、lock and made it be in form with fpga .【key word】: eda ；verall password ；digital lock ；chipxi前言第0頁(yè)（共36頁(yè)）基于fpga的電子密鎖的設(shè)計(jì)學(xué) 生：，電子信息學(xué)院指導(dǎo)教師：陳英芝，電子信息學(xué)院1 前言當(dāng)今人們對(duì)物質(zhì)的積累越來(lái)越多，覺(jué)得要如何有效的保護(hù)好自己的財(cái)產(chǎn)，這已成為了全社會(huì)的問(wèn)題，人們對(duì)鎖的要求越來(lái)越高，既要安全性很高，又要能很好的防盜，又要能讓他使用很方便，這也導(dǎo)致了電子行業(yè)的蓬勃發(fā)展。而隨著大規(guī)模和超大規(guī)模可編程器件在fpga技術(shù)支持下的廣泛應(yīng)用，使現(xiàn)代化設(shè)計(jì)計(jì)算已進(jìn)入一個(gè)全新的階段，從設(shè)

23、計(jì)思想、設(shè)計(jì)工具一直到實(shí)現(xiàn)方式都發(fā)生了諸多變化。在fpga技術(shù)中，最為引人矚目的是以現(xiàn)代電子技術(shù)為特征的邏輯設(shè)計(jì)仿真測(cè)試技術(shù)。改技術(shù)只需通過(guò)計(jì)算機(jī)就能對(duì)所設(shè)計(jì)的電子系統(tǒng)從不同層次的性能特點(diǎn)上進(jìn)行一些列準(zhǔn)確測(cè)試和仿真；在完成實(shí)際系統(tǒng)的設(shè)計(jì)后，還能對(duì)系統(tǒng)上的目標(biāo)器件進(jìn)行邊界掃描測(cè)試。電子密碼鎖系統(tǒng)主要由電子鎖體、電子密匙等部分組成，一把電子密匙里能存放多組開(kāi)鎖密碼，用戶在使用過(guò)程中能夠隨時(shí)修改開(kāi)鎖密碼，更新或配制鑰匙里開(kāi)鎖密碼。一把電子鎖可配制多把鑰匙。下面就是現(xiàn)在主流電子密碼鎖。遙控式電子防盜鎖目前常見(jiàn)的遙控式電子防盜鎖主要有光遙控和無(wú)線電遙控兩類。鍵盤式電子密碼鎖從目前的技術(shù)水平和市場(chǎng)認(rèn)可程度

24、看，使用最為廣泛的是鍵盤式電子密碼鎖，該產(chǎn)品主要應(yīng)用于保險(xiǎn)箱、保險(xiǎn)柜和金庫(kù)，還有一部分應(yīng)用于保管箱和運(yùn)鈔車。卡式電子防盜鎖使用各種“卡”作為鑰匙的電子防盜鎖是當(dāng)前最為活躍的產(chǎn)品，無(wú)論卡的種類如何多種多樣，按照輸入卡的操作方式，都可分為接觸式卡和非接觸式卡兩大類。生物特征防盜鎖人的某些與生俱來(lái)的個(gè)性特征（如手、眼睛、聲音的特征）幾乎不可重復(fù)，作為“鑰匙”就是唯一的（除非被逼迫或傷害），因此，利用生物特征做密碼的電子防盜鎖也特別適合金融業(yè)注重“驗(yàn)明正身”的行業(yè)特點(diǎn)?；趂pga的電子密鎖的設(shè)計(jì)本文介紹的基于fpga的電子密鎖具有顯示接口，顯示時(shí)可以是明文也可以是密文星號(hào)。由于fpga具有isp功能

25、，當(dāng)用戶需要更改時(shí)，如增加口令位數(shù)和更改口令權(quán)限管理時(shí)，只需更改fpga中的控制和接口電路，利用eda工具將更新后的設(shè)計(jì)下載到fpga中即可，無(wú)需更改外部電路，這就大大提高了設(shè)計(jì)效率。而且采用fpga設(shè)計(jì)的電子密碼鎖與單片機(jī)控制的電子密碼鎖相比結(jié)構(gòu)簡(jiǎn)單、具有更高的系統(tǒng)保密性和可靠性。這種基于fpga的電子密碼鎖可以應(yīng)用在辦公室、倉(cāng)庫(kù)、賓館等人員經(jīng)常變動(dòng)的場(chǎng)所。 fpga技術(shù)是現(xiàn)代電子工程領(lǐng)域的一門新技術(shù)，提供了基于計(jì)算機(jī)和信息技術(shù)的電路系統(tǒng)設(shè)計(jì)的方法。它是從計(jì)算機(jī)輔助設(shè)計(jì)（cad）、計(jì)算機(jī)輔助制造（cam）、計(jì)算機(jī)輔助測(cè)試（cat）和計(jì)算機(jī)輔助工程（cae）等技術(shù)發(fā)展而來(lái)的。設(shè)計(jì)者只需要對(duì)系統(tǒng)

26、功能進(jìn)行描述，在fpga工具的幫助下即可完成系統(tǒng)設(shè)計(jì)，從而為電子產(chǎn)品的設(shè)計(jì)和開(kāi)發(fā)縮短了實(shí)踐降低了成本，提高了系統(tǒng)的可靠性。1.1本課題研究的國(guó)內(nèi)外現(xiàn)狀及其發(fā)展隨著人們生活水平的提高和安全意識(shí)的加強(qiáng)，對(duì)安全的要求也就越來(lái)越高。鎖自古以來(lái)就是把守護(hù)門的鐵將軍，人們對(duì)它要求甚高，既要安全可靠的防盜，又要使用方便，這也是制鎖者長(zhǎng)期以來(lái)研制的主題。隨著電子技術(shù)的發(fā)展，各類電子產(chǎn)品應(yīng)運(yùn)而生，電子密碼鎖就是其中之一。據(jù)有關(guān)資料介紹，電子密碼鎖的研究從20世紀(jì)30年代就開(kāi)始了，在一些特殊場(chǎng)所早就有所應(yīng)用。這種鎖是通過(guò)鍵盤輸入一組密碼完成開(kāi)鎖過(guò)程。研究這種鎖的初衷，就是為提高鎖的安全性。由于電子鎖的密鑰量（密碼

27、量）極大，可以與機(jī)械鎖配合使用，并且可以避免因鑰匙被仿制而留下安全隱患。電子鎖只需記住一組密碼，無(wú)需攜帶金屬鑰匙，免除了人們攜帶金屬鑰匙的煩惱，而被越來(lái)越多的人所欣賞。電子鎖的種類繁多，例如數(shù)碼鎖，指紋鎖，磁卡鎖，ic卡鎖，生物鎖等。但較實(shí)用的還是按鍵式電子密碼鎖。20世紀(jì)80年代后，隨著電子鎖專用集成電路的出現(xiàn)，電子鎖的體積縮小，可靠性提高，成本較高，是適合使用在安全性要求較高的場(chǎng)合，且需要有電源提供能量，使用還局限在一定范圍，難以普及，所以對(duì)它的研究一直沒(méi)有明顯進(jìn)展。目前，在西方發(fā)達(dá)國(guó)家，電子密鎖技術(shù)相對(duì)先進(jìn)，種類齊全，電子密鎖第2頁(yè)（共36頁(yè)）設(shè)計(jì)背景知識(shí)介紹已被廣泛應(yīng)用于智能門禁系統(tǒng)中

28、，通過(guò)多種更加安全，更加可靠的技術(shù)實(shí)現(xiàn)大門的管理。在我國(guó)電子鎖整體水平尚處于國(guó)際上70年代左右，電子密碼鎖的成本還很高，市場(chǎng)上仍以按鍵電子鎖為主，按鍵式和卡片鑰匙式電子鎖已引進(jìn)國(guó)際先進(jìn)水平，現(xiàn)國(guó)內(nèi)有幾個(gè)廠生產(chǎn)供應(yīng)市場(chǎng)。但國(guó)內(nèi)自行研制開(kāi)發(fā)的電子鎖，其市場(chǎng)結(jié)構(gòu)尚未形成，應(yīng)用還不廣泛。國(guó)內(nèi)的不少企業(yè)也引進(jìn)了世界上先進(jìn)的技術(shù)，發(fā)展前景非?？捎^。希望通過(guò)不斷的努力，使電子密碼鎖在我國(guó)也能得到廣泛應(yīng)用。目前使用的電子密碼鎖大部分是基于單片機(jī)技術(shù)，以單片機(jī)為主要器件，其編碼器與解碼器的生成為軟件方式。在實(shí)際應(yīng)用中，由于程序容易跑飛，系統(tǒng)的可靠性能較差。基于現(xiàn)場(chǎng)可編程邏輯門陣列fpga器件的電子密碼鎖，用fp

29、ga器件構(gòu)造系統(tǒng)，所有算法完全由硬件電路來(lái)實(shí)現(xiàn)，使得系統(tǒng)的工作可靠性大為提高。由于fpga具有現(xiàn)場(chǎng)可編程功能，當(dāng)設(shè)計(jì)需要更改時(shí)，只需更改fpga中的控制和接口電路，利用eda工具將更新后的設(shè)計(jì)下載到fpga中即可，無(wú)需更改外部電路的設(shè)計(jì)，大大提高了設(shè)計(jì)的效率。1.2本課題研究的目的和意義 為了使現(xiàn)在的電子密碼鎖更能智能化的管理，讓人們更能方便的使用，讓其具有更高的安全性和經(jīng)濟(jì)性，針對(duì)基于單片機(jī)的電子密碼鎖的不足之處，本文采用eda技術(shù)，利用quartus工作平臺(tái)硬件描述語(yǔ)言，設(shè)計(jì)一種電子密碼鎖，并通過(guò)一片fpga芯片實(shí)現(xiàn)。采用vhdl語(yǔ)言使用自頂向下的方法對(duì)系統(tǒng)進(jìn)行了描述，并在fpga芯片qu

30、artus上實(shí)現(xiàn)。設(shè)計(jì)充分利用了fpga的資源可編程特性，可高效率的對(duì)系統(tǒng)進(jìn)行升級(jí)與改進(jìn)。設(shè)計(jì)的密碼鎖可設(shè)置任意密碼，比一般的密碼鎖具有更高的安全可靠性，因此，采用fpga 開(kāi)發(fā)的數(shù)字系統(tǒng),不僅具有很高的工作可靠性,其升級(jí)與改進(jìn)也極其方便，應(yīng)用前景十分良好。2 設(shè)計(jì)背景知識(shí)介紹eda技術(shù)是以計(jì)算機(jī)為工作平臺(tái)，用相關(guān)的eda開(kāi)發(fā)軟件技術(shù)為工具，以大規(guī)?？删幊踢壿嬈骷ò╟pld,fpga,epld等）為設(shè)計(jì)載體，以硬件描述語(yǔ)言1（hardware description language,hdl）為系統(tǒng)邏輯描述的主要表達(dá)方式，第3頁(yè)（共36頁(yè)）基于fpga的電子密鎖的設(shè)計(jì)自動(dòng)完成系統(tǒng)算法和電路

31、設(shè)計(jì)，最終形成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù)。eda技術(shù)研究的對(duì)象是電力或系統(tǒng)芯片設(shè)計(jì)的過(guò)程，可分為系統(tǒng)級(jí)、電路級(jí)和物理級(jí)三個(gè)層次。eda設(shè)計(jì)領(lǐng)域和內(nèi)容包括從低頻、高頻到微波，從線性到非線性，從模擬到數(shù)字，從可編程邏輯器件、通用集成電路到專用集成電路的電子自動(dòng)化設(shè)計(jì)。2.1 常用eda軟件介紹eda軟件可根據(jù)其復(fù)位的對(duì)象分為：用于電路級(jí)設(shè)計(jì)、分析的eda軟件，如pspice和multisim8等；用于數(shù)字電子電路設(shè)計(jì)的eda軟件，如quartus等；用于射頻電子電路設(shè)計(jì)的eda軟件，如ads等；用于電路板設(shè)計(jì)及電路仿真的eda軟件，如protel,ewb等。eda軟件根據(jù)其設(shè)計(jì)模塊大致分為

32、設(shè)計(jì)輸入編輯器、仿真器（simulator）、hdl綜合器（synthesizer）適配器（place and routing ,p&r）或布局布線器、下載器五大部分。eda軟件還有兩種分類方法：一種是按公司類別進(jìn)行分類，另一種是按功能進(jìn)行分類。若按公司類別可分為兩類:一類是eda專業(yè)軟件公司的eda軟件，另一類是pld廠商為了銷售其產(chǎn)品而開(kāi)發(fā)的eda軟件。若按功能分類，eda軟件可分為：集成的fpga/cpld開(kāi)發(fā)軟件、綜合類軟件、仿真類軟件、面向asic設(shè)計(jì)的軟件。集成的fpga/cpld開(kāi)發(fā)軟件由半導(dǎo)體公司提供，基本上可以完成設(shè)計(jì)輸入（基本上可以完成設(shè)計(jì)輸入（狀態(tài)圖、原理圖或文本）仿真綜

33、合布線下載到器件等pld開(kāi)發(fā)流程中的所有工作。其優(yōu)勢(shì)是功能全且集成化，可以加快動(dòng)態(tài)調(diào)試，縮短開(kāi)發(fā)周期；缺點(diǎn)是在綜合和仿真環(huán)節(jié)與專業(yè)軟件相比，都不是最優(yōu)秀的。綜合類軟件的功能是對(duì)設(shè)計(jì)輸入進(jìn)行邏輯分析、綜合和優(yōu)化，將硬件描述語(yǔ)句（通常是系統(tǒng)級(jí)、寄存器級(jí)的描述語(yǔ)句）翻譯成最基本的與、或、非門的連接關(guān)系（網(wǎng)表），導(dǎo)出給fpga/cpld廠商的軟件布線。為了優(yōu)化設(shè)計(jì)，在進(jìn)行較復(fù)雜的設(shè)計(jì)時(shí)，基本上都是用這些專業(yè)的邏輯綜合軟件，如ynplicity, fpga express 、fpga compiler 等。仿真類軟件的功能是對(duì)設(shè)計(jì)進(jìn)行模擬仿真，包括布局布線前的“功能仿真”和第4頁(yè)（共36頁(yè)）設(shè)計(jì)背景知識(shí)

34、介紹后端的包含了門延時(shí)、布線延時(shí)等的“時(shí)序仿真”。如modelsim, cadence公司的nc-verilog/nc-vhdl/nc-sim等。面向asic設(shè)計(jì)的軟件包括數(shù)字電路設(shè)計(jì)、模擬電路設(shè)計(jì)、數(shù)?；旌显O(shè)計(jì)、系統(tǒng)設(shè)計(jì)、仿真驗(yàn)證等電子設(shè)計(jì)的許多領(lǐng)域。這些軟件對(duì)硬件環(huán)境要求高，一般的運(yùn)行平臺(tái)要求是工作站、unix或linux操作系統(tǒng)，其功能齊全、性能優(yōu)良，一般由專門開(kāi)發(fā)eda軟件的軟件公司提供，如cadence、mentor graphics和synopsys等都有其特色工具。2.2 fpga硬件設(shè)計(jì)描述2.2.1 fpga的設(shè)計(jì)流程fpga出現(xiàn)在20世紀(jì)80年代中期，與陣列型pld有所不同

35、，fpga由許多獨(dú)立的可編程邏輯模塊組成，用戶可以通過(guò)編程將這些模塊連接起來(lái)實(shí)現(xiàn)不同的設(shè)計(jì)。fpga具有跟高的集成度、更強(qiáng)的 邏輯實(shí)現(xiàn)能力和更好的設(shè)計(jì)靈活性。fpga器件具有高密度、高速率、系列化、標(biāo)準(zhǔn)化、小型化、多功能、低功耗、低成本，設(shè)計(jì)靈活方便，可無(wú)限次反復(fù)編程，并可現(xiàn)場(chǎng)模擬調(diào)試驗(yàn)證等特點(diǎn)。fpga由可編程邏輯塊(clb)（主要由邏輯函數(shù)發(fā)生器、觸發(fā)器、數(shù)據(jù)選擇器等電路組成）、輸入/輸出模塊（iob）（主要由輸入觸發(fā)器、輸入緩沖器和輸出觸發(fā)/鎖存器、輸出緩沖器組成，iob控制一個(gè)引腳，它們可被配置為輸入、輸出或雙向i/o功能)及可編程互連資源（pir）（由許多金屬線段構(gòu)成，這些金屬線段帶

36、有可編程開(kāi)關(guān)，通過(guò)自動(dòng)布線實(shí)現(xiàn)各種電路的連接，從而實(shí)現(xiàn)fpga內(nèi)部的clb和clb之間、clb和iob之間的連接）等3中可編程電路和1個(gè)spam結(jié)構(gòu)的配置存儲(chǔ)單元組成。clb是實(shí)現(xiàn)邏輯功能的基本單元，它們通常規(guī)則地排列成一個(gè)陣列，散布于整個(gè)芯片中；可編程輸入/輸出模塊（iob）主要完成芯片上的邏輯與外部引腳的接口，它通常排列在芯片的四周；可編程互連資源（pir）包括各種長(zhǎng)度的連接線段和一些可編程 連接開(kāi)關(guān)，它們將各個(gè)clb之間或clb與iob之間以及iob之間連接起來(lái)，構(gòu)成特定功能的電路。由于lut主要適合sram工藝生產(chǎn)，所以目前大部分fpga都是基于sram工藝的，而基于srama工藝的芯

37、片在掉電后信息就會(huì)丟失，一定需要外加一片專用配置芯片，上電時(shí)由這個(gè)專用配置芯片把數(shù)據(jù)加載到fpga中，然后fpga就可以正常工作，由于配置時(shí)間很短，不會(huì)影響系統(tǒng)正常工作。也有少數(shù)fpga采第5頁(yè)（共36頁(yè)）基于fpga的電子密鎖的設(shè)計(jì)用煩熔絲或flash工藝，對(duì)這種fpga，就不需要外加專用的配置芯片了。 fpga不像pld那樣受結(jié)構(gòu)的限制，它可以靠門與門的連接來(lái)組成任何復(fù)雜的邏輯電路，更適合實(shí)現(xiàn)多級(jí)邏輯功能。fpga的編程單元基于sram結(jié)構(gòu)，從理論上講，具有無(wú)限次重復(fù)編程的能力。 現(xiàn)在最新的fpga，具有很高的邏輯密度、很豐富的特性和很高的性能，如xilinx virtex系列中的部分器件

38、，可提供八百萬(wàn)個(gè)“系統(tǒng)門”（相對(duì)邏輯密度）。這些先進(jìn)的器件還提供諸如內(nèi)建的硬連線處理器（如ibm power pc）、大容量存儲(chǔ)器、始終管理系統(tǒng)等，并支持多種最新的超快速器件至器件（device-to-device）的信號(hào)技術(shù)。fpga應(yīng)用范圍廣泛，從數(shù)據(jù)處理和存儲(chǔ)，到儀器儀表、數(shù)字信號(hào)處理等都有使用。目前市場(chǎng)上有三種fpga編程技術(shù)：sram、反熔絲、flash.其中，基于sram工藝的fpga是迄今為止應(yīng)用范圍最廣的架構(gòu)，主要是因?yàn)樗焖偾揖哂锌芍貜?fù)編程能力，而基于反熔絲工藝的fpga只有一次可編程（one time programmable,otp）能力基于flash工藝的fpga經(jīng)常帶

39、來(lái)一些其他的額外成本，包括啟動(dòng)proms支持安全和保密應(yīng)用的備用電池等?；趂lash和反熔絲工藝的gpga沒(méi)有這些隱含成本，因此可保證較低的總系統(tǒng)成本。l 基于sram工藝的fpga這類fpga是基于sram結(jié)構(gòu)的可再配置型器件，上電時(shí)要將配置數(shù)據(jù)讀入片內(nèi)sram中，配置完成就可進(jìn)入工作狀態(tài)。掉電后sram中的配置數(shù)據(jù)丟失，fpga內(nèi)部邏輯關(guān)系隨之消失。這類fpga可以反復(fù)使用。l 基于反熔絲工藝的fpga這類fpga內(nèi)部具有反熔絲陣列開(kāi)關(guān)，其邏輯功能的定義由專用編輯器根據(jù)設(shè)計(jì)實(shí)現(xiàn)所給出的數(shù)據(jù)文件，對(duì)其內(nèi)部的反熔絲陣列進(jìn)行燒錄，從而使器件實(shí)現(xiàn)星月的邏輯功能。這類器件的缺點(diǎn)是只能一次性編程；優(yōu)

40、點(diǎn)是具有高抗干擾性和低功能，適合于要求高可靠性、高保密性的定性產(chǎn)品。l 基于flash工藝的fpga這類fpga中集成了sram和非易失性eeprom兩類存儲(chǔ)結(jié)構(gòu)。其中sram用于在器件正常工作時(shí)對(duì)系統(tǒng)進(jìn)行控制，而eeprom則用來(lái)裝載sram.由于這類fpga將eeprom集成在基于sram工藝的現(xiàn)場(chǎng)可編程器件中，因而可以充分發(fā)揮第6頁(yè)（共36頁(yè)）設(shè)計(jì)背景知識(shí)介紹eeprom中，因此不需要片外的配置芯片，有助于降低系統(tǒng)成本，提到設(shè)計(jì)的安全性。fpga設(shè)計(jì)流程包括系統(tǒng)設(shè)計(jì)和設(shè)計(jì)實(shí)現(xiàn)，系統(tǒng)方案完成之后即進(jìn)入設(shè)計(jì)實(shí)現(xiàn)階段的工作，他以系統(tǒng)方案為輸入，進(jìn)行rtl級(jí)描述、功能仿真(rtl級(jí)仿真)、邏輯綜

41、合、布線前門級(jí)仿真、適配(布局布線)、時(shí)序仿真(布線后門級(jí)仿真)、時(shí)序分析、器件編程、系統(tǒng)驗(yàn)證一系列流程的處理才能完成fpga芯片的設(shè)計(jì)，其設(shè)計(jì)流程如圖1所示。需要說(shuō)明的是，如果仿真驗(yàn)證不對(duì)或者某一步有錯(cuò)，就要返回修改。有時(shí)要反復(fù)修改，經(jīng)過(guò)多次這樣的迭代才能完成最后的設(shè)計(jì)。對(duì)于fpga的設(shè)計(jì)而言，只考慮系統(tǒng)級(jí)、算法級(jí)、rtl級(jí)、門級(jí)4個(gè)層次的行為域描述和結(jié)構(gòu)域描述即可。上述的fpga系統(tǒng)設(shè)計(jì)中的系統(tǒng)實(shí)際上是指系統(tǒng)級(jí)和算法級(jí)，而“rtl級(jí)描述”主要是指rtl級(jí)行為域的描述。在門級(jí)，由綜合工具產(chǎn)生的門級(jí)網(wǎng)表來(lái)描述。fpga的設(shè)計(jì)流程和相關(guān)概念說(shuō)明如下：庫(kù)：指fpga器件廠家提供的工藝庫(kù)和eda工具

42、提供的標(biāo)準(zhǔn)通用庫(kù)(如ieee庫(kù)等)。工藝庫(kù)中有各種宏功能模塊和基本功能單元，含有他們的行為級(jí)模型、門級(jí)模型、布線模型等信息。需要說(shuō)明的是，系統(tǒng)行為仿真和rtl級(jí)功能仿真有時(shí)要用到某種功能模塊，例如ram模型。對(duì)于ram模型的控制信號(hào)，不同的廠家其規(guī)定不一定相同，如寫使能信號(hào)，有的廠家規(guī)定高電平有效，有的廠家規(guī)定低電平有效。其實(shí)，在廠家提供的工藝庫(kù)中， ram模型有行為級(jí)模型、門級(jí)模型、版圖級(jí)模型等。而行為級(jí)模型只是規(guī)定其功能，無(wú)延時(shí)信息，跟工藝無(wú)關(guān)，但門級(jí)模型和版圖級(jí)模型跟工藝密切相關(guān)。解決的方法是系統(tǒng)行為仿真時(shí)可以使用高級(jí)語(yǔ)言自己建立一個(gè)模型或者調(diào)用廠家?guī)熘刑峁┑男袨榧?jí)模型，功能仿真時(shí)調(diào)用行

43、為級(jí)模型，時(shí)序仿真時(shí)調(diào)用門級(jí)模型。測(cè)試激勵(lì)：指測(cè)試文件，他調(diào)用fpga設(shè)計(jì)的頂層模塊，同時(shí)產(chǎn)生頂層模塊需要的輸入信號(hào)，稱之為激勵(lì)信號(hào)，使用行為描述即可，不要求可綜合。仿真時(shí)他作為最頂層的文件，從而可以觀察fpga的輸出是否正確。所有的仿真都可使用同一個(gè)測(cè)試激勵(lì)。約束：指對(duì)邏輯綜合和布局布線時(shí)的約束。包括器件型號(hào)、速度、面積、第7頁(yè)（共36頁(yè)）基于fpga的電子密鎖的設(shè)計(jì)功耗、引腳分配、時(shí)鐘網(wǎng)絡(luò)資源的分配、模塊在器件中的定位等約束。一部分在軟件中設(shè)置，一部分以約束文件的形式存在。圖1 系統(tǒng)設(shè)計(jì)流程2.2.2 vhdl語(yǔ)言的基本結(jié)構(gòu)及特點(diǎn)vhdl（very high speed integrate

44、d circuit hardware description language）硬件描述語(yǔ)言從高于邏輯級(jí)的抽象層次上描述硬件的功能、信號(hào)連接關(guān)系及定時(shí)關(guān)系。vhdl的設(shè)計(jì)流程如2圖。 圖2 vhdl的設(shè)計(jì)流程一個(gè)完整的vhdl語(yǔ)言程序通常包含實(shí)體(entity)、結(jié)構(gòu)體（architecture）、配置（configuration）、包集合（package）和庫(kù)（library）五個(gè)部分。1、實(shí)體實(shí)體說(shuō)明部分是說(shuō)明一個(gè)器件的外觀視圖，即從器件外部看到的器件外貌，其中包括器件的端口，同時(shí)也可以定義參數(shù)，并把參數(shù)從外部傳入模塊內(nèi)部，主要用于描述所設(shè)計(jì)的系統(tǒng)的外部接口。第8頁(yè)（共36頁(yè)）設(shè)計(jì)背景知識(shí)

45、介紹2、結(jié)構(gòu)體結(jié)構(gòu)體是描述一個(gè)器件的內(nèi)部視圖，是次級(jí)設(shè)計(jì)單元。在其對(duì)應(yīng)的初級(jí)設(shè)計(jì)單元實(shí)體說(shuō)明被編譯并且被并入設(shè)計(jì)庫(kù)之后，它就可以單獨(dú)地被并入該設(shè)計(jì)庫(kù)中。結(jié)構(gòu)體描述一個(gè)設(shè)計(jì)的結(jié)構(gòu)和行為，把一個(gè)設(shè)計(jì)的輸入和輸出之間的關(guān)系建立起來(lái)。一個(gè)設(shè)計(jì)可以有多個(gè)結(jié)構(gòu)，分別代表該器件的不同實(shí)現(xiàn)方案。根據(jù)對(duì)一個(gè)器件設(shè)計(jì)由抽象到具體的過(guò)程，可把結(jié)構(gòu)體的描述方式分為三個(gè)層次：行為描述方式、寄存器傳輸描述方式（rtl）和結(jié)構(gòu)描述方式。3、庫(kù)庫(kù)是經(jīng)編譯后的實(shí)體、結(jié)構(gòu)體、包集合和配置的集合。使用庫(kù)時(shí)總要在設(shè)計(jì)單元的前面予以說(shuō)明。一旦說(shuō)明，庫(kù)中的數(shù)據(jù)對(duì)該設(shè)計(jì)單元就是可見(jiàn)的，從而共享已經(jīng)編譯過(guò)的設(shè)計(jì)結(jié)果。vhdl語(yǔ)言中存在的庫(kù)大

46、致有ieee庫(kù)、std庫(kù)、asic廠家提供的庫(kù)、用戶定義的庫(kù)和現(xiàn)行作業(yè)庫(kù)。4、包集合包集合屬庫(kù)中的一個(gè)層次，是一種可編譯的源設(shè)計(jì)單元。它收集了vhdl語(yǔ)言中所用到的信號(hào)、常數(shù)、數(shù)據(jù)類型、函數(shù)和過(guò)程的說(shuō)明等。用戶可以構(gòu)造一個(gè)包集合，用以存放常數(shù)、數(shù)據(jù)類型、函數(shù)和過(guò)程，該包集合經(jīng)編譯后便自動(dòng)加到work庫(kù)中。使用庫(kù)中的包集合時(shí)，在打開(kāi)庫(kù)后要用use語(yǔ)句說(shuō)明，例如：library ieee；use ieee.std-logic-1164.all；5、配置配置語(yǔ)句從一個(gè)庫(kù)中為一個(gè)實(shí)體選擇一個(gè)特定的結(jié)構(gòu)體，是一種放在庫(kù)中的被編輯單元，并有相應(yīng)的配置名。通過(guò)配置技術(shù)，可以選取多種不同的結(jié)構(gòu)體，以便對(duì)一個(gè)設(shè)

47、計(jì)任務(wù)采用仿真工具進(jìn)行多種配置的性能實(shí)驗(yàn)。另外，配置說(shuō)明和規(guī)定的特性還可以用在多層描述中。vhdl語(yǔ)言主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口，其具有以下特點(diǎn)：（1）作為hdl的第一個(gè)國(guó)際標(biāo)準(zhǔn)，vhdl具有很強(qiáng)的可移植性； （2）具有豐富的模擬仿真語(yǔ)句和庫(kù)函數(shù)；第9頁(yè)（共36頁(yè)）基于fpga的電子密鎖的設(shè)計(jì)（3）vhdl有良好的可讀性，接近高級(jí)語(yǔ)言，容易理解；（4）系統(tǒng)設(shè)計(jì)與硬件結(jié)構(gòu)無(wú)關(guān)； （5）支持模塊化設(shè)計(jì)； （6）用vhdl完成的一個(gè)確定設(shè)計(jì)，可以利用eda工具自動(dòng)地把vhdl描述轉(zhuǎn)變成門電路級(jí)網(wǎng)表文件。與其他硬件描述語(yǔ)言相比，vhdl語(yǔ)言有如下優(yōu)越之處： （1）vhdl語(yǔ)言支持自上

48、而下（topdown）和基于庫(kù)（librarybase）的設(shè)計(jì)方法，還支持同步電路、異步電路、fpga以及其他隨機(jī)電路的設(shè)計(jì)； （2）vhdl語(yǔ)言具有多層次描述系統(tǒng)硬件功能的能力，可以從系統(tǒng)的數(shù)學(xué)模型直到門級(jí)電路，其高層次的行為描述可以與低層次的rtl描述和結(jié)構(gòu)描述混合使用，還可以自定義數(shù)據(jù)類型，給編程人員帶來(lái)較大的自由和方便； （3）vhdl對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必關(guān)心最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么； （4）vhdl具有電路仿真與驗(yàn)證功能，可以保證設(shè)計(jì)的正確性，用戶甚至不必編寫如何測(cè)試相量便可以進(jìn)行源代碼級(jí)的調(diào)試，而且設(shè)計(jì)者可以非常方便地比較各種方案之間的可

49、行性及其優(yōu)劣，不需做任何實(shí)際的電路實(shí)驗(yàn)； （5）vhdl語(yǔ)言可以與工藝無(wú)關(guān)編程； （6）vhdl語(yǔ)言標(biāo)準(zhǔn)、規(guī)范，易于共享和復(fù)用。2.2.3 自上而下（top down）的設(shè)計(jì)方法自上而下的設(shè)計(jì)方法是現(xiàn)代電子系統(tǒng)的新型設(shè)計(jì)策略，它從設(shè)計(jì)的總體要求出發(fā)，自上而下地逐步從系統(tǒng)數(shù)學(xué)模型的設(shè)計(jì)與仿真，到數(shù)據(jù)流級(jí)的設(shè)計(jì)與仿真，選擇系統(tǒng)設(shè)計(jì)方案，最后完成系統(tǒng)硬件的整體設(shè)計(jì)。vhdl的自上而下的設(shè)計(jì)方法不僅體現(xiàn)在它的基本結(jié)構(gòu)由描述外視特性的實(shí)體與描述內(nèi)視行為和結(jié)構(gòu)的結(jié)構(gòu)體構(gòu)成，同一實(shí)體可以有一個(gè)以上的結(jié)構(gòu)體，以便設(shè)計(jì)方案的選擇，還體現(xiàn)在系統(tǒng)硬件設(shè)計(jì)過(guò)程的三個(gè)層次：行為級(jí)描述與仿真、rtl級(jí)描述與仿真、邏輯綜合

50、與門級(jí)仿真。邏輯綜合與所使用的邏輯綜合工具有關(guān)，由邏輯綜第10頁(yè)（共36頁(yè)）設(shè)計(jì)背景知識(shí)介紹合優(yōu)化工具生成具體的門級(jí)邏輯電路的edif2（electronic design interchange format）網(wǎng)表。edif網(wǎng)表是一種標(biāo)準(zhǔn)接口，它是一個(gè)以ascii字符為基礎(chǔ)的中間互換格式，被大多數(shù)供應(yīng)商提供的cae/cad系統(tǒng)所支持。半導(dǎo)體制造廠基于這種網(wǎng)表生成asic芯片的制造工藝，fpga則基于這種網(wǎng)表生成用以配置fpga芯片的位流文件。這三種仿真貫穿系統(tǒng)硬件設(shè)計(jì)的全過(guò)程，從而可以在系統(tǒng)設(shè)計(jì)早期發(fā)現(xiàn)設(shè)計(jì)中存在的問(wèn)題，與傳統(tǒng)的自下而上的后期仿真相比大大縮短系統(tǒng)的設(shè)計(jì)周期，并且利于方案的綜合

51、評(píng)價(jià)與選取。這是用vhdl語(yǔ)言設(shè)計(jì)系統(tǒng)硬件的最突出的優(yōu)點(diǎn)。2.3 quartus綜述及設(shè)計(jì)流程quartus是altera公司在20世紀(jì)初推出的fpga/cpld新一代開(kāi)發(fā)軟件，是altera前一代fpga/cpld集成開(kāi)發(fā)環(huán)境max+plus 的更新?lián)Q代產(chǎn)品，其特點(diǎn)是功能強(qiáng)大、界面簡(jiǎn)單易懂、使用方便。適合于大規(guī)模邏輯電路設(shè)計(jì)，其設(shè)計(jì)流程概括為設(shè)計(jì)輸入、設(shè)計(jì)編輯輸入法，vhdl、verilog hdl和ahdl的文本編輯輸入法，符號(hào)編輯輸入法，以及內(nèi)存編輯輸入法。quartus軟件集成了altera 的fpga/cpld開(kāi)發(fā)流程中所涉及的所有工具和第三方軟件接口。 quartus與matlab

52、和dsp builder結(jié)合可以進(jìn)行基于fpga的dsp系統(tǒng)開(kāi)發(fā)，是dsp硬件系統(tǒng)實(shí)現(xiàn)的關(guān)鍵eda工具，與sopc buider結(jié)合，可實(shí)現(xiàn)sopc系統(tǒng)開(kāi)發(fā)。使用quartus進(jìn)行電子密碼鎖設(shè)計(jì)的流程為（1）編寫vhdl程序(使用vhdl file)；（2）編譯vhdl程序(使用compiler)；（3）仿真驗(yàn)證vhdl程序(使用waveform editor， simulator)；（4）進(jìn)行芯片的時(shí)序分析(使用timing analyzer)；（5）安排芯片管腳位置(使用floorplan editor)；（6）下載程序至芯片(使用programmer)。quartus軟件的特點(diǎn)：支持多時(shí)

53、鐘定時(shí)分析、logiclock基于塊的設(shè)計(jì)、sopc(可編程片上系統(tǒng))、內(nèi)嵌signaltap 邏輯分析器、功率估計(jì)器等高級(jí)工具；易于引腳分配和時(shí)序約束；強(qiáng)大的hdl綜合能力；包含有max+plus的gui,且易于max+plus的工程平穩(wěn)地過(guò)渡到quartus開(kāi)發(fā)環(huán)境；對(duì)于fmax的設(shè)計(jì)第11頁(yè)（共36頁(yè)）基于fpga的電子密鎖的設(shè)計(jì)具有很好的效果；支持的器件種類眾多；支持windows、solaris、hp-unix和linux等多種操作系統(tǒng)；第三方工具如綜合、仿真等的鏈接。3 電子密碼鎖系統(tǒng)總體設(shè)計(jì)3.1 電子密碼鎖系統(tǒng)設(shè)計(jì)要求設(shè)計(jì)一個(gè)具有較高安全性和較低成本的通用電子密碼鎖，具體功能要求如下：數(shù)碼輸入：每按下一個(gè)數(shù)字鍵，就輸入一個(gè)數(shù)值，并在顯示器上顯示出該數(shù)值，同時(shí)將先前輸入的數(shù)據(jù)依序左移一個(gè)數(shù)字位置。數(shù)碼清除：按下此鍵可清除前面所有的輸入值，清除為“0000”。密碼更改：按下此鍵時(shí)會(huì)將目前的數(shù)字設(shè)定成新的密碼。激活電鎖：按下此鍵可將密碼鎖上鎖。解除電鎖：按下此鍵會(huì)檢查輸入的密碼是否正確，密碼正確即開(kāi)鎖。數(shù)字位退格：按下此鍵可清除最低的數(shù)字位，并使各位向右