電子線路課程設(shè)計頻率合成器設(shè)計

1、20042004 級本科課程（設(shè)計）級本科課程（設(shè)計） 頻率合成器頻率合成器 院院 （系）名（系）名 稱稱: : 物理與電子信息學院物理與電子信息學院 專專 業(yè)業(yè) 名名 稱稱: : 電子信息科學與技術(shù)電子信息科學與技術(shù) 學學 生生 姓姓 名名: : 樂樂 學學 號號 : : 指指 導導 教教 師師: : 完完 成成 時時 間間: : 20072007 年年 1010 月月 0505 日日 考勤考勤 報告成績報告成績 調(diào)試成績調(diào)試成績 獎勵成績獎勵成績 總成績總成績 目錄 概述概述.4 系統(tǒng)組成框圖系統(tǒng)組成框圖.4 4 .1.1 功能原理功能原理 .4 4 單元電路設(shè)計單元電路設(shè)計.4 3.1

2、石英晶體振蕩器的工作原理.4 3.2m 分頻電路 .5 3.2.1 74ls90 結(jié)構(gòu)及功能表.5 3.3 n 分頻電路.6 3.3.1 74ls191 的結(jié)構(gòu)及功能表.6 3.4 數(shù)字鎖相環(huán)電路.9 3.4.1 cc4046 簡介及工作原理.9 3.4.2 cd4046 電參數(shù) .10 4.綜合電路設(shè)計.12 4.1 電路設(shè)計及調(diào)試中的幾個問題.12 4.2 實驗數(shù)據(jù).12 4.34.3 總體電路設(shè)計.14 4 5 5 心得體會心得體會.14 參考文獻參考文獻.14 附圖一附圖一.15 附圖二附圖二.16 設(shè)計任務書：設(shè)計任務書： 課題名稱：課題名稱：頻率合成器 設(shè)計要求設(shè)計要求：1.寫出設(shè)

3、計步驟，畫出原理圖，制作 pcb 板；2.裝配電路； 3.調(diào)試電路；4.記錄數(shù)據(jù)；5.處理數(shù)據(jù)；6.寫實驗總結(jié) 已知條件已知條件：主要元件 cd4046、 74ls90、cc4069、74ls191、32.768khz 的晶振等。 功能要求功能要求：利用一個高穩(wěn)定的晶振產(chǎn)生許多穩(wěn)定度與晶振相同的頻率， 學習要求：學習要求：了解數(shù)鎖相環(huán) cd4046、高頻模擬鎖相環(huán) ne564、低頻鎖相環(huán) ne567 等集成 電路鎖相環(huán)的基本原理；學會鎖相環(huán)的捕捉帶、同步帶及壓控振蕩器的控制特性等主 要參數(shù)的測試方法；掌握用集成電路鎖相環(huán)構(gòu)成的鎖相倍頻、頻率合成、fm 調(diào)制解調(diào)、 fsk 調(diào)制解調(diào)及雙音多頻譯碼

4、等現(xiàn)代通信中廣泛應用的電路的設(shè)計與調(diào)試。 1.1.概述概述 頻率合成器可分為直接式頻率合成器,間接式（或鎖相）頻率合成器和直接式數(shù)字 頻率合成器。 1）直接式頻率合成器（ds） 直接式頻率合成器是最先出現(xiàn)的一種合成器類型的頻率信號源。這種頻率合成器 原理簡單,易于實現(xiàn)。其合成方法大致可分為兩種基本類型:一種是所謂非相關(guān)合成方 法;另一種稱為相關(guān)合成方法。 2）直接式數(shù)字頻率合成器（dds） 直接式數(shù)字頻率合成器（dds）與傳統(tǒng)的頻率合成器相比，dds 具有低成本、低功 耗、高分辨率和快速轉(zhuǎn)換時間等優(yōu)點，廣泛使用在電信與電子儀器領(lǐng)域，是實現(xiàn)設(shè)備 全數(shù)字化的一個關(guān)鍵技術(shù)。dds 芯片中主要包括頻率

5、控制寄存器、高速相位累加器和正 弦計算器三個部分（如 q2220） 。頻率控制寄存器可以串行或并行的方式裝載并寄存用 戶輸入的頻率控制碼；而相位累加器根據(jù)頻率控制碼在每個時鐘周期內(nèi)進行相位累加， 得到一個相位值；正弦計算器則對該相位值計算數(shù)字化正弦波幅度（芯片一般通過查 表得到） 。dds 芯片輸出的一般是數(shù)字化的正弦波，因此還需經(jīng)過高速 d/a 轉(zhuǎn)換器和低 通濾波器才能得到一個可用的模擬頻率信號。 3）間接式（或鎖相）頻率合成器（is） 間接式頻率合成器又稱為鎖相頻率合成器。鎖相頻率合成器是目前應用最廣的頻 率合成器,也是本設(shè)計主要介紹的內(nèi)容。 晶體振蕩器能產(chǎn)生穩(wěn)定度很高的固有頻率。若要改變

6、頻率，需要更換晶振。lc 振 蕩器改換頻率雖然很方便，但頻率穩(wěn)定度由較低。用鎖相環(huán)實現(xiàn)的頻率合成器，既有 穩(wěn)定度高又有改換頻率方便的優(yōu)點。即用一個高穩(wěn)定的晶振，可產(chǎn)生許多穩(wěn)定度與晶 振相同的頻率，在現(xiàn)代通信中獲得廣泛應用。頻率合成器的主要性能指標如下： 12 體體 rs l1 c1 c0 abba z1 z2 頻率范圍頻率范圍 頻率合成器的工作頻率范圍，該工作頻率范圍可分為若干個頻段，一般 適用途而定。在規(guī)定的頻率范圍內(nèi)，任何指定的頻率點上，頻率合成器都能工作，且 滿足性能指標要求。 頻率間隔頻率間隔 頻率合成器的輸出頻譜是不連續(xù)的。兩個相鄰頻率之間的最小間隔稱為 頻率間隔。 波道數(shù)波道數(shù) 頻

7、率合成器所能提供的頻率點數(shù)。 頻率轉(zhuǎn)換時間頻率轉(zhuǎn)換時間 頻率轉(zhuǎn)換后達到穩(wěn)定工作所需的時間。 頻率穩(wěn)定度與準確度頻率穩(wěn)定度與準確度 頻率穩(wěn)定度是指在規(guī)定時間間隔內(nèi)合成器的頻率偏離規(guī)定值 的數(shù)值；頻率準確度則是指實際工作頻率偏離規(guī)定值得數(shù)值，即頻率誤差。 2.2.系統(tǒng)組成框圖系統(tǒng)組成框圖 2.12.1 功能原理：功能原理： 晶振 jt與 74ls04 組成晶體振蕩器，提供 32khz的基準頻率；74ls90 組m 分頻電 路,改變開關(guān) s 的位置,即改變分頻比 m,同時也改變了頻率間隔 fr/m;74ls191 組成可置 數(shù)的n 分頻電路，改變數(shù)據(jù)輸入端 d0d1d2d3的狀態(tài)，即改變分頻比 n

8、或波道數(shù)。 本設(shè)計中主要涉及 3 方面的內(nèi)容： （1）是 74ls90 如何設(shè)置不同的 m 值； （2）是 74ls191 如何設(shè)計不同 n 值； （3）鎖相環(huán) cd4046。 晶晶 體體 振振 蕩蕩 器器 m m 分分 頻頻 電電 路路 鎖鎖 相相 環(huán)環(huán) n n 分分 頻頻 電電 路路 圖系統(tǒng)組成框圖圖系統(tǒng)組成框圖 3.3. 單元電路設(shè)計單元電路設(shè)計 3.13.1 石英晶體振蕩器的工作原理石英晶體振蕩器的工作原理 cmos 晶體振蕩器是以石英晶體為振蕩反饋元件的，石英晶體等效電路如圖 2 所示。 圖中： rs石英晶體等效串聯(lián)電阻； l1石英晶體等效電感； c1晶體動態(tài)電容； c0分布電容。

9、圖圖 2 2 石英晶體等效電路石英晶體等效電路 設(shè)圖中兩個并聯(lián)等效支路的阻抗為 z1 和 z2，則 1s1 1 1 zr + j(wl -) wc 2 0 1 z = -j wc 設(shè)晶體的等效阻抗為，則 c z 12 c 12 z z z = z +z 將 cmos 石英晶體振蕩線路中，將反相器工作在線形放大狀態(tài)，石英晶體作為線路 中的反饋元件。只有當線路振蕩頻率接近石英晶體的固有串聯(lián)諧振頻率時，線路維持 振蕩條件。由于石英晶體固有振蕩頻率十分穩(wěn)定，cmos 反相器和石英晶體組成的振蕩 線路也具有頻率穩(wěn)定的特點，并且這種線路經(jīng)常用于電子手表、電子時鐘和其他要求 準確時間的一切定時設(shè)備。其電路如

10、圖 3。這是一個串聯(lián)式，還有一種是并聯(lián)式。串聯(lián) 式的阻抗遠遠大于并聯(lián)式阻抗。其電路如圖 4。圖中 rf為 cmos 反相器的偏置電阻，通 常 rf=130m；c1、c2和石英晶體組成 形反饋網(wǎng)絡(luò)，c2為可調(diào)電容。調(diào)整 c2值，可 以微調(diào)線路的振蕩頻率?？紤]到體積大小、電路成本和分頻方便，通常把石英晶體的 振蕩頻率做成 32.768khz，將此頻率進行 16 次而分頻，在輸出端剛好得到 1hz 的脈沖。 在此我們應用的是石英晶體串聯(lián)式振蕩器。 12 jt 32.768khz c1 100pf r2 1m 12 u1a hcc4069ubf 34 u1b hcc4069ubf 56 u1c hcc

11、4069ubf c1 20p c2 322p r1 150k rf 130m 12 32.768khz 12 cmosa 體體體 體體 圖圖 3 3 石英晶體串聯(lián)式振蕩器石英晶體串聯(lián)式振蕩器 圖圖 4 4 石英晶體并聯(lián)式振蕩器石英晶體并聯(lián)式振蕩器 3.23.2 mm 分頻電路分頻電路 3.2.1 74ls90 結(jié)構(gòu)及功能表 74ls90 是異步二五十進制計數(shù)器（所謂異步計數(shù)器是指計數(shù)器內(nèi)部觸發(fā)器的 時鐘信號不是來自于同一外接輸入時鐘信號，因而各觸發(fā)器不是同時翻轉(zhuǎn)，這種計數(shù) 器的計數(shù)速度慢） ，其引腳如圖 5。 qc 8 qb 9 gnd 10 qd 11 qa 12 a 14 b 1 r0(1

12、) 2 r0(2) 3 vcc 5 r9(1) 6 r9(2) 7 u2 dm74ls90n 圖圖 5 5 引腳圖引腳圖 圖圖 6 6 74ls9074ls90 時序圖時序圖 兩個時鐘輸入端 a 和 b。其中，a 和 qa 組成一位二進制計數(shù)器；b 和 qd、qc、qb 組成五進制計數(shù)器；若將 qa 與 b 相連接，時鐘脈沖從 a 輸入，則構(gòu)成 8421bcd 碼十進 制計數(shù)器。74ls90 有兩個清零端 r0(1)、r0(2)和兩個置端 r9(1)，r9(2)，功能表如 圖 7 及時序表圖 8 和時序圖 6。 圖圖 7 7 74ls9074ls90 功能表功能表 圖圖 8 8 8421bcd

13、8421bcd 十進制計數(shù)時序表十進制計數(shù)時序表 3.33.3 nn 分頻電路分頻電路 3.3.1 74ls191 的結(jié)構(gòu)及功能表 74ls191 是一種可逆計數(shù)器，即可以進行加法計數(shù)也可以進行減法計數(shù)的計數(shù)器。 同步二進制可逆計數(shù)器 74ls191 的引腳如圖 9 所示。 圖圖 9 9 74ls19174ls191 引腳圖引腳圖 圖圖 1010 74ls19174ls191 狀態(tài)狀態(tài) 圖中u/d 為“加減控制信號”:當u/d=0 時，實現(xiàn)二進制加法計數(shù)功能； u/d=1 時，做減法。s 為為計數(shù)允許控制端。下面是 74ls191 的功能表 1 和狀態(tài)圖 10。 表表 1 1 74ls1917

14、4ls191 功能圖功能圖 cpsldu/d 工作狀態(tài) *11* 保持 *0* 預置數(shù) 010 加法計數(shù) 011 減法計數(shù) 下圖即為 74ls191 內(nèi)部電路圖 11： 圖圖 1111 74ls19174ls191 內(nèi)部電路圖內(nèi)部電路圖 在本電路中 74ls191 作為一個加法計數(shù)器使用，由所置的數(shù)可決定分頻比。即 74ls191 組成可置數(shù)的分頻電路，改變數(shù)據(jù)輸入端壯態(tài)，即改變分頻比或波道數(shù)。 例：設(shè)=2，則頻率間隔為/m=16 khz,當 0 f d0d1d2d3d4=0000 時，=16, =256 khz 0 f d0d1d2d3d4=0001 時，=15, =240 khz 0 f

15、d0d1d2d3d4=0010 時，=14, =224 khz 0 f d0d1d2d3d4=0011 時，=13, =182khz 0 f 如此類推，直到 d0d1d2d3d4=1111 時，=1, =16khz. 0 f 以此可見，此時合成器輸出的頻率范圍為 16khz-256khz,共有 16 種頻率，兩相鄰 頻率的間隔為 16khz, 若=4，則頻率間隔為khz,頻率間隔為 8 khz,頻率范圍為 8khz-128 khz. 然而經(jīng)過測量數(shù)據(jù)并非如此，設(shè)=32khz 其測試結(jié)果如下表 2： i f 表表 2 2 n （khz） 0 f n （khz） 0 f n （khz） 0 f n

16、 （khz） 0 f 00002.1300012.29 001 0 2.4600112.67 01002.9101013.2 011 0 3.5501114 10004.5710015.3 101 0 6.410118 110010.67110116 111 0 321111 無 由此看來 74ls191 分頻 n 最大是 15,即 d0d1d2d3d4=0000 時。 將其變成 32.768khz，設(shè)=2，則頻率間隔為/m=16.384 khz 換算可得如表 i f 0 f 3：表表 3 3 n （khz） 0 f n （khz） 0 f n （khz） 0 f n （khz） 0 f 00

17、00245.760001229.3760010212.9920011196.608 0100180.2240101163.840110147.4560111131.072 1000114.668100198.304101081.92101165.536 110049.152110132.768111016.3841111 無 同時我們也可以得到 m=4、8、10 時其數(shù)據(jù)范圍分別為 8.192122.88khz、4.09561.44khz、3.76849.152khz。 這個原因我們可由其原理圖解釋，d/u(5 腳)和 cten（4 腳）接地，rco（13 腳） 與 load（11 腳）相接。

18、就拿 d0d1d2d3d4=1111 來說，此時 max/min 輸出為 1，當 clk（14 腳）輸出高電平時 13 腳 rco 輸出為 0（有效電平） ，load（11 腳）輸入為 0， 則可以預置數(shù)據(jù)，由于預置的 d0d1d2d3d4=1111，所以其一直 max/min 輸出為 1，則輸出 一個直流信號。但是當 d0d1d2d3d4=1110 時，有個 clk 信號時，其輸出剛好與 clk 信號 頻率相同，其余我們可以根據(jù)計算。 n m oi ff 3.3.4 4 數(shù)字鎖相環(huán)電路數(shù)字鎖相環(huán)電路 3.4.1 cc4046 簡介及工作原理 cmos 鎖相環(huán)有三個基本單元構(gòu)成：相位比較器、電

19、壓控制振蕩器和低通濾波器。 pll 功能框圖如圖 12 所示。 圖圖 1212 pllpll 功能框圖功能框圖 施加于相位比較器有兩個信號：輸入信號 ui 和壓控振蕩器輸出信號 yo。 相位比較器輸出信號 vo 正比于 ui 和 yo 的相位差，vo 經(jīng)低通濾波器后得到一個平 均電壓 ud，這個電壓控制壓控振蕩器（vco）的頻率變化是輸入與輸出信號頻率之差不 斷減小，直到這個差值為零，這是我們稱之為鎖定。 在鎖相環(huán)鎖定時，vco 能使其輸出信號頻率跟隨輸入信號頻率變化，鎖定范圍以 flr表示。而鎖相環(huán)能“捕捉”的輸入信號頻率稱之為捕捉范圍，以 fcr表示。 低通濾波器的時間常數(shù)決定了跟隨輸入信

20、號的速度，同時也限制了 pll 的捕捉范 圍。 數(shù)字鎖相環(huán) cc4046 采用了 cmos 工藝，其內(nèi)部結(jié)構(gòu)如圖 13（a）所示。其中，放大 器 a1 對輸入信號 ui 進行放大和整形。相位比較器（鑒相器）pc1 僅由異或門構(gòu)成，它 要求兩個相比較的輸入信號必須各自是占空比為 50%的方波；pc2是由邊沿觸發(fā)器構(gòu)成 的數(shù)字相位比較器，僅在兩個相位比較的輸入信號上升沿起作用，與輸入信號的占空 比無關(guān)，pc1 具有鑒頻鑒相功能，相位鎖定時，腳輸出高電平。壓控振蕩器是由 一系列門電路和鏡像恒流源電路構(gòu)成的 rc 振蕩器，輸出占空比為 50%的方波，固有振 蕩頻率 fv 由外接定時器 r1、r2 及定

21、時器 c1 決定，通常情況下 r2=()，當電源電壓 vdd 一定時， fv 與 r1,r2 的關(guān)系曲線如圖。 r3 與 r4(通常 r4 的值大于 r3 的值)與 c2 給成一階低通濾波器（比例型） ，濾除相位比較器輸出的雜波，濾波器的截止角度頻率 2)43( 1 crr w 的高低對環(huán)的入鎖時間，系統(tǒng)的穩(wěn)定與頻率的響應都有一定的影響。通常情況下， 越低，環(huán)路入鎖時間越快，環(huán)路帶寬越窄，環(huán)路的總增益低，消除相位抖動的能力 越差。因此要根據(jù)應用的具體要求選擇。濾波后產(chǎn)生的直流誤差電壓 vd 控制對電容 ct 的充電速率，即控制 vco 的振蕩頻率 fv。vco 的最高工作頻率與電源電壓 vdd

22、 有關(guān)， 當電源為5v，cc4046 的最高工作頻率小于 0.6mhz。當電源電壓為12v 時，cc4046 的高工作頻率可達到 1mhz。a2 為輸出緩沖器，只有當使能端 inh=0 時(禁止端)，vco 和 a2 才有輸出，反之禁止輸出。通常情況下，腳接地，穩(wěn)壓管 d2 提供 5v 的穩(wěn)定電 壓?？勺鳛?ttl 電路的輔助電源。數(shù)字鎖相環(huán) cc4046 可以應用于頻率合成電路。當 pll 做解調(diào)使用時，借條信號從 dem（10 腳）輸出。 鎖相倍(分)頻是將一種頻率變換為另一種頻率，例如，將 35khz 的頻率變換為 28khz，或者相反。顯然，用所學的分頻或倍頻電路，是無法實現(xiàn)的，但用鎖

23、相環(huán)則很 容易實現(xiàn)。用 cc4046 實現(xiàn)任意數(shù)字的倍頻或分頻電路。其中，m 和n 是兩個分頻 比分別為 m 和 n 的分頻器。當 cc4046 工作在鎖定狀態(tài)時，則有 n f m fi 0 故 i f m n f 0 （a） (b) 圖圖 1313 cc4046cc4046 內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)(a)(a)和和引腳圖引腳圖(b)(b) 3.4.2 cd4046 電參數(shù) cd4046 電參數(shù)如表 4 所示： 表表 4 4 cd4046cd4046 電參數(shù)電參數(shù) 參數(shù)名稱符號測試條件參數(shù)值單位 電源與電 壓范圍 ddss vv500 a dd iu 318v 動態(tài)功耗 a p 2 r = 1m 1

24、r =w 1 vco/2 dd v=10khz 0 f =10v dd v= 1.6mw ol v2m l r =w10v dd v= 0.05 輸出電壓 oh v20m l r =w10v dd v= 9.95 v dn i0.5v 0 v =10v dd v= 1300 驅(qū)動電流 dp i9.5v 0 v =10v dd v= 1300 am 靜態(tài)電流 dd i15 端開，5 端接，3、9、14 接 dd v ss v 10v dd v= 10 輸入電流 i i14 端 10v dd v= 0.1 am 最高工作 頻率 max f10k 12 rr=w= 50pf 1 c = 1 vco

25、dd v=10v dd v= 1200khz rl e 1 100k vco2.50.3v s r =w=5v dd v= 0.3% rl e 1 300k vco52.5v s r =w=10v dd v= 0.7% vco 線性 度 rl e 1 500k vco75v s r =w=15v dd v= 0.9% 輸入低電 平 il v1/9v 0 v =10v dd v= 3v 輸入高電 平 ih v1/9v 0 v =10v dd v= 7v 穩(wěn)壓管穩(wěn) 定電壓 z v50 a z im= 4.456.15v 圖 14 表示壓控振蕩器的頻率特性。振蕩頻率不僅和電源電壓有關(guān)，而且和外接 阻

26、容數(shù)值有關(guān)。cmos 鎖相環(huán) vco 振蕩頻率約為 0.515mhz。 圖圖 1414 壓控振蕩器的頻率特性壓控振蕩器的頻率特性 vco 的線性度為 0.3%至 1%左右。線性度測試條件是：vco1為、2.50.3v52.5v 、，、10v、15v。75v5v dd v= 4.4.綜合電路設(shè)計綜合電路設(shè)計 4.14.1 電路設(shè)計及調(diào)試中的幾個問題電路設(shè)計及調(diào)試中的幾個問題 為了保證 cd4046 的正確工作，應注意以下問題： （1）晶振盡可能的靠近 hcc4069bf； （2）對于每一個集成塊的電源處都要加一個濾波電容； （3）可對 cd4046 的電源單獨引出來，以為了測試方便； （4）對于

27、與頻率有關(guān)（產(chǎn)生、控制時間等）的電容在選擇時盡可能的選擇瓷片電容， 因為其損耗角??； （5）每次進行頻率調(diào)整時，要清楚 74ls90sn 如何進行 m 分頻調(diào)整。經(jīng)分析實際的 m 分頻應該是 2、4、8、10 分頻（說明：由于 n= 4、8 分頻時其有時序圖我們可得其 中的占空比有不同的情況，所以出現(xiàn)的頻率很不穩(wěn)定，需看其波形輸出是否正確） ； （6）n 分頻進行調(diào)整時，d3d2d1d0 全為零，注意記著在什么狀態(tài)下是 0000，其 n=16，后面依次遞推。 4.24.2 實驗數(shù)據(jù)實驗數(shù)據(jù) ，m=2，壓控振蕩器的輸入 ui 頻率可在鎖相環(huán)鎖定時間32.768khz i f =5v dd v=

28、內(nèi)鎖定數(shù)據(jù)如表 9 所示： 表表 5 5 n （khz） 0 f n （khz） 0 f n （khz） 0 f n （khz） 0 f 0000245.90001228.70010210.30011194.1 0100178.10101163.810110147.40111131.1 1000114.6100198.3101081.9101165.53 110049.14110132.85111016.181111 無 分析：將表 7 與表 9 進行對照我們可得出前面的推導是對的。同時我們也要明白頻 率與分頻在概念上之間的差別。頻率即物質(zhì)在 1 秒內(nèi)完成周期性變化的次數(shù)，對于分 頻來說，一般

29、都是跟計數(shù)單元一起結(jié)合使用，分為預分頻和后分頻。預分頻是在計數(shù) 單元值發(fā)生變化之前起作用（假如不用預分頻時，計數(shù)器在每個上升沿到來時加 1，而 現(xiàn)在使用分頻比為 1：2 的預分頻器的話，那么必須等到兩個上升沿的到來，計數(shù)器才 會加 1） 。后分頻器與預分頻器功能一樣，只不過是在計數(shù)器值發(fā)生改變后起作用。像 tmr2 的后分頻器，如果使用 1：1，計數(shù)器一但發(fā)生溢出，將立即置標志位為 tmr2if， 但是如果有 1：2 的后分頻器的話，必須兩次溢出后才會置位。這里的 m=4，即再發(fā)生 四個脈沖之后就置數(shù)，但是我們通過 74ls90 的真值表可得其占空比并不是相同，因此 其頻率很不穩(wěn)定八分頻的原因

30、也盡如此。 4.34.3 電路原理圖電路原理圖 12 jt 32khz c1 100pf r2 100k 12 u1a hcc4069ubf 34 u1b hcc4069ubf 56 u1c hcc4069ubf r9(1) 6 r9(2) 7 qc 8 qb 9 gnd 10 qd 11 qa 12 cka 14 ckb 1 r0(1) 2 r0(2) 3 vcc 5 u2 sn74ls90n ph pulses 1 ph cmpr1 2 cmpr in 3 vco out 4 inh 5 ci 1 6 ci 2 7 gnd 8 vco in 9 dmd 10 r1 to gnd 11 r2

31、 to gnd 12 ph cmpr2 13 sig in 14 zener 15 vdd 16 u3 hcc4046bf b 1 qb 2 qa 3 en 4 d/u 5 qc 6 qd 7 gnd 8 d 9 c 10 ld 11 ma/mi 12 rco 13 clk 14 a 15 vcc 16 u4 sn74ls191n vcc vcc vcc ct 1000pf c2 0.01uf r4 10k r3 100k r1 10k r5 1k r6 1k r7 1k r8 1k vcc vcc vcc c11 47uf c12 0.1uf c21 47uf c22 0.1uf c31 4

32、7uf c32 0.1uf c41 47uf c42 0.1uf 1 2 3 4 5 6 7 8 s1 header 4x2a 1 2 3 4 5 6 7 8 s2 header 4x2a vcc socket j1 socket vdd freq gnd 圖圖 1515 電路原理圖電路原理圖 5 5 心得體會心得體會 在這次實驗中使我充分的認識到，對于整體的電路不可以有一個該連接的而沒連接 的引腳或電路。雖然表面上看其來它對其沒有太大影響但是事實并非如此，所以當我 們再焊接時千萬不可有一點馬虎。在調(diào)試過程中，出現(xiàn)急躁現(xiàn)象，使得調(diào)試思路不清 晰，沒有進展。最后在老師的指導下才理清思路，從而也讓我深刻的記著調(diào)試的主要 方法：逐步調(diào)試。通過一級級的單元進行調(diào)試，或是單個單個單元調(diào)試，但調(diào)試一個 單元過時，就逐級進行。中間的如果在調(diào)試過程中達不到效果我們可將其前一級和后 一級斷開后進行調(diào)試。這種方法使我很快并且很清楚的了解問題的出處。最后當查出 74ls90 感覺有問題時，我們又選擇了 cmos 系列 4