畢業(yè)設(shè)計（論文）基于FPGA的交通控制燈設(shè)計

1、wuhan polytechnic university industrial &commercial college 本科畢業(yè)論文（設(shè)計）論文題目：基于fpga的交通控制燈設(shè)計姓名：學號：班級：年級：2006級專業(yè)：電子信息工程系部：信息工程系指導(dǎo)教師：完成時間：2010年5月作者聲明本畢業(yè)論文（設(shè)計）是在導(dǎo)師的指導(dǎo)下由本人獨立撰寫完成的，沒有剽竊、抄襲、造假等違反道德、學術(shù)規(guī)范和其他侵權(quán)行為。對本論文（設(shè)計）的研究做出重要貢獻的個人和集體，均已在文中以明確方式標明。因本畢業(yè)論文（設(shè)計）引起的法律結(jié)果完全由本人承擔。畢業(yè)論文（設(shè)計）成果歸武漢工業(yè)學院工商學院所有。特此聲明。作者專業(yè)：電子信息

2、工程作者學號：作者簽名：年 月 日 基于fpga的交通控制燈設(shè)計xxxthe design of traffic control lights based on fpga 2010年 5 月摘 要fpga（field programmable gate array）是在pal、gal、epld等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路領(lǐng)域中的一種半定制電路出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。目前，由于其高密度、低功耗、使用靈活、設(shè)計快速、成本低廉、現(xiàn)場可編程和反復(fù)可編程等特性，fpga逐步成為復(fù)雜數(shù)字硬件電路的理想選擇，并且在通信、數(shù)據(jù)處理

3、、網(wǎng)絡(luò)、儀器、自動控制、軍事和航空航天等眾多領(lǐng)域得到了廣泛應(yīng)用。本文闡述了基于fpga的交通控制燈的特點和意義，對fpga及交通燈的發(fā)展現(xiàn)狀和開發(fā)前景作了相關(guān)說明。對交通控制燈的各種理論及原理進行了介紹，并對fpga的仿真工具modelsim及verilog語言的使用進行了詳細說明。同時，做出了交通控制燈的設(shè)計方案，并編寫了相關(guān)模塊的verilog程序。verilog有著類似c語言的風格，易于學習和掌握。與傳統(tǒng)的原理圖輸入設(shè)計方法相比較，verilog更適用于規(guī)模日益增大的數(shù)字系統(tǒng)，用verilog等硬件描述語言進行數(shù)字系統(tǒng)的設(shè)計是當前eda發(fā)展的趨勢。本論文分四部分：第一部分，概述，簡要地介

4、紹了fpga、交通控制燈的國內(nèi)外發(fā)展現(xiàn)狀和意義；第二部分，理論研究，對交通控制的基本思想及相關(guān)參數(shù)等進行了說明；第三部分，仿真工具的使用方法及verilog編程語言的介紹，第四部分，基于fpga的交通控制燈的設(shè)計方案。關(guān)鍵詞：fpga；交通控制燈；modelsim；verilogabstractfpga (field-programmable gate array), or field programmable gate array, it is in pal, gal, epld and other programmable devices based on the further deve

5、lopment of the product. it is as a field-specific integrated circuit semi-custom circuits occurs, which addresses the lack of custom circuits, programmable devices has to overcome the original gate a limited number of shortcomings. currently, due to its high density, low power, flexible design fast,

6、 low-cost, field-programmable and programmable features such as repeated, fpga gradually become complex ideal for digital hardware circuit, and in communications, data processing, networking, instrumentation, automatic control, military and aerospace, and many other fields has been widely applied. i

7、n this paper, fpga-based traffic control features and significance of lights, traffic lights on the fpga and the development status and development prospects were the instructions. traffic control lights on the various theories and principles were introduced, and the fpga and verilog modelsim simula

8、tion tool the use of language is described in detail. at the same time, made the design of traffic control lights, and the preparation of the relevant modules of the verilog program. have similar c language verilog styles, easy to learn and master. traditional schematic design compared, verilog is m

9、ore applicable to the growing size of digital systems, using verilog hardware description language such as the design of digital systems is the development trend of the current eda. the thesis is divided into four parts: the first part, an overview, a brief introduction to the fpga, the traffic cont

10、rol lights its current development status and significance; the second part, theoretical research ,the basic idea of traffic control and the parameters have been introduced; the third parts, simulation tools, and verilog programming language to use the description;the fourth parts, fpga-based design

11、 of traffic control lights.keywords: fpga; traffic control lights; modelsim; verilog目 錄1 概論11.1本選題研究的目的及意義11.2本選題國內(nèi)外研究狀況綜述11.3本選題研究的主要內(nèi)容22 交通控制燈理論研究32.1交通控制的基本思想32.2交通信號控制理論基礎(chǔ)42.3交通控制方式82.4交通燈控制器原理93 modelsim工具概述11 3.1 modelsim簡介11 3.2 modelsim使用方法12 3.3 verilog語言簡介15 4 交通控制燈設(shè)計方案23 4.1時鐘分頻模塊23 4.2交通

12、燈控制及計時模塊23 4.3掃描顯示譯碼模塊25 主要參考文獻26附 錄24 附錄一 控制模塊verilog程序24 1 概論1.1本選題研究的目的及意義近年來，隨著我國國民經(jīng)濟的發(fā)展和人民生活水平的提高，導(dǎo)致了交通量的急劇增長，在大型城市中交通擁擠與阻塞的現(xiàn)象非常嚴重。由于受到空間的制約，在大城市新建和擴建道路的可能性越來越小。同時，交通規(guī)模的復(fù)雜性特征及傳統(tǒng)控制方法的局限性，也迫使我們不得不研究應(yīng)用現(xiàn)代化技術(shù)來解決城市交通控制問題。而fpga以其各方面的優(yōu)勢越來越多的被用于各種電子系統(tǒng)的設(shè)計，通過fpga技術(shù)實現(xiàn)交通控制具有重大意義。fpga技術(shù)是上世紀90年代以來電子設(shè)計領(lǐng)域最具有活力和

13、發(fā)展前途的一項技術(shù)，它是在pal、gal、epld等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。作為專用集成電路(asic)領(lǐng)域中的一種半定制電路而出現(xiàn)，fpga既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。它最大的特點就是速度快、應(yīng)用靈活，實現(xiàn)你想實現(xiàn)的任何數(shù)字電路，而且可以定制各種電路，減少專用芯片對電路設(shè)計的束縛。目前，由于其高密度、低功耗、使用靈活、設(shè)計快速、成本低廉、現(xiàn)場可編程和反復(fù)可編程等特性，fpga逐步成為復(fù)雜數(shù)字硬件電路的理想選擇，并且在通信、數(shù)據(jù)處理、網(wǎng)絡(luò)、儀器、自動控制、軍事和航空航天等眾多領(lǐng)域得到了廣泛應(yīng)用。交通控制的一個重要內(nèi)容是信號控制燈的設(shè)計與實施。但

14、傳統(tǒng)的信號控制燈基于中、小規(guī)模集成電路進行，不但電路復(fù)雜，而且經(jīng)常發(fā)生故障，很容易造成交通事故。利用fpga技術(shù)對交通控制燈進行設(shè)計，通過verilog硬件描述語言對其電路功能進行描述，使亮燈時間可以隨著編程數(shù)據(jù)的改變進行自由調(diào)整，提高了交通燈在時間和空間方面的應(yīng)變性能，一定程度上節(jié)省了交通資源。在設(shè)計完成后還可以通過modelsim、quartus等仿真軟件進行仿真，驗證設(shè)計的正確性，避免了因設(shè)計錯誤而造成的資源浪費。fpga將硬件設(shè)計轉(zhuǎn)換到軟件設(shè)計，大大簡化了系統(tǒng)的開發(fā)過程，使系統(tǒng)不需要一次一次地調(diào)試電路并反復(fù)修改、制作電路，系統(tǒng)的可靠性高、設(shè)計開發(fā)周期短、設(shè)計制造成本低、質(zhì)量穩(wěn)定。基于f

15、pga的交通控制燈設(shè)計在大大增強交通控制燈功能的同時，也為設(shè)計者帶來了很大的方便體現(xiàn)出了該設(shè)計的可行性。1.2本選題國內(nèi)外研究狀況綜述交通燈作為城市交通監(jiān)管系統(tǒng)的重要組成部分，對于保證機動車輛的安全運行，維持城市道路的順暢起到了重要作用。1868年，英國在倫敦westminstor地區(qū)安裝了世界上第一組交通信號燈，它的誕生揭開了城市交通信號燈控制的序幕。1918年紐約街頭出現(xiàn)了新的信號燈，它是與當今使用的信號燈極為相似的紅黃綠三色燈。1926年，英國人首次安裝和使用自動化的控制器來控制交通信號燈，標志著城市交通自動控制的開始。但由于技術(shù)的局限性，其數(shù)據(jù)處理能力有限，信號燈之間的協(xié)作也很少。19

16、64年世界上第一臺數(shù)字電子計算機在美國問世，同年在加拿大多倫多市完成了數(shù)字計算機控制信號燈的實用化，從此開始了交通控制發(fā)展史的新紀元。此后，美國、英國、澳大利亞、法國、日本等國家對交通控制進行了研究并采用了更多的現(xiàn)代化技術(shù)。fpga作為一項新技術(shù)也被廣泛的運用其中。fpga于1985年由xilinx首次推出至今已經(jīng)歷了十幾年的發(fā)展歷史。在這十幾年的發(fā)展過程中，以fpga為代表的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)取得了驚人的發(fā)展：現(xiàn)場可編程邏輯器件從最初的1200個可利用門，發(fā)展到90年代的25萬個可利用門，乃至當新世紀來臨之即，國際上現(xiàn)場可編程邏輯器件的著名廠商altera公司、xilinx公司又陸續(xù)推出了

17、數(shù)百萬門的單片fpga芯片，將現(xiàn)場可編程器件的集成度提高到一個新的水平。目前，fpga的主要發(fā)展動向是：隨著大規(guī)?，F(xiàn)場可編程邏輯器件的發(fā)展，系統(tǒng)設(shè)計進入片上可編程系統(tǒng)（sopc）的新紀元；芯片朝著高密度、低壓、低功耗方向挺進；國際各大公司都在積極擴充其ip庫，以優(yōu)化的資源更好的滿足用戶的需求，擴大市場；特別是引人注目的所謂fpga動態(tài)可重構(gòu)技術(shù)的開拓，將推動數(shù)字系統(tǒng)設(shè)計觀念的巨大轉(zhuǎn)變。隨著技術(shù)的日趨成熟，fpga在國內(nèi)的應(yīng)用也非常廣泛。中興通訊的一位工程師對中國電子報記者說：“在員工應(yīng)聘的時候，中興和華為的面試都要考fpga相關(guān)知識?！背讼到y(tǒng)產(chǎn)品的應(yīng)用外，在集成電路(ic)設(shè)計這一領(lǐng)域，幾乎

18、每家企業(yè)都會用到fpga。杭州國芯是國內(nèi)最大的數(shù)字電視系統(tǒng)級芯片設(shè)計企業(yè)之一，該公司副總經(jīng)理兼首席技術(shù)官黃智杰告訴記者，fpga是現(xiàn)階段系統(tǒng)芯片設(shè)計驗證中“不可或缺的一個重要幫手”，其在數(shù)字電視解調(diào)算法驗證過程中所起的作用“尤為突出”。近年來，fpga技術(shù)正處于高速發(fā)展時期。新型芯片的規(guī)模越來越大，成本也越來越低，低端的fpga已逐步取代了傳統(tǒng)的數(shù)字元件，高端的fpga不斷在爭奪asic的市場份額。先進的asic生產(chǎn)工藝已經(jīng)被用于fpga的生產(chǎn)，越來越豐富的處理器內(nèi)核被嵌入到高端的fpga芯片中，基于fpga的開發(fā)已成為一項系統(tǒng)級設(shè)計工程。1.3本選題研究的主要內(nèi)容本選題主要研究交通控制燈的基

19、本原理及基于fpga的設(shè)計實現(xiàn)，了解仿真軟件modelsim的使用方法，并利用verilog語言對交通控制燈的核心模塊進行描述。2 交通控制燈理論研究2.1交通控制的基本思想交通控制是涉及人、車、路、環(huán)境和現(xiàn)代科技的復(fù)雜系統(tǒng)控制問題，包括從宏觀戰(zhàn)略到微觀措施多層次內(nèi)容，受到多種因素影響和制約。系統(tǒng)的運行與控制具有開放過程與封閉過程復(fù)合并存的特性，而控制作用又常常是與外部環(huán)境信息的作用共同施效的。因此，交通控制基本的思想就是系統(tǒng)論、控制論和信息論的思想。（1）系統(tǒng)論系統(tǒng)，是由一些相互制約的要素或環(huán)節(jié)組成并具有一定功能的整體。交通控制系統(tǒng)論就是要研究交通系統(tǒng)運動控制的模式、性能、行為和規(guī)律，它是以

20、系統(tǒng)論的思想方法，結(jié)合道路交通系統(tǒng)自身特點，為人們認識交通控制系統(tǒng)的組成、結(jié)構(gòu)、性能、行為和發(fā)展規(guī)律提供了一般方法論的指導(dǎo)。對于道路交通系統(tǒng)的研究，要從系統(tǒng)思想和觀點出發(fā)，將所要解決的問題放在系統(tǒng)的模式中加以考察，始終圍繞著系統(tǒng)的預(yù)期目的，從整體與部分、各部分之間和系統(tǒng)整體與外部環(huán)境之間的相互聯(lián)系、相互作用、相互矛盾、相互制約的關(guān)系中綜合地考察對象，以達到最優(yōu)地處理問題的效果。（2）控制論控制論是數(shù)學、自動控制、電子技術(shù)、數(shù)理邏輯等學科和技術(shù)相互滲透而形成的綜合性科學。城市交通控制中獨立交叉路口定時控制、感應(yīng)控制，以及區(qū)域信號協(xié)調(diào)控制等，無不圍繞著控制理論的兩個不變主題，即反饋和優(yōu)化。就不同交

21、通系統(tǒng)特性及控制需求而言，從經(jīng)典控制理論到現(xiàn)在控制理論、直至智能控制理論，都有其不同的適用性。 最優(yōu)控制最優(yōu)控制是研究在運動方程和允許控制范圍的約束下，對以控制函數(shù)和運動狀態(tài)為變量的性能指標函數(shù)（稱為泛函數(shù)）求取集值（極大值或極小值）。對一個受控的交通系統(tǒng)或運動過程而言，從一類允許的控制方案中找出一個最優(yōu)的控制方案，使交通系統(tǒng)的運動狀態(tài)達到（轉(zhuǎn)移到）目標狀態(tài)，并且其性能指標為最優(yōu)。最優(yōu)控制是現(xiàn)代控制理論的一個主要分支，其一系列思想方法已在交通系統(tǒng)控制中得到廣泛深入的應(yīng)用。 隨機控制隨機控制理論是控制理論中把隨機過程理論與最優(yōu)控制理論結(jié)合起來研究隨機系統(tǒng)的分支。交通運輸系統(tǒng)是一個含有內(nèi)部隨機參數(shù)

22、，外部隨機干擾等隨機變量的系統(tǒng)，隨機變量不能用已知的時間函數(shù)描述，而只能了解它的某些統(tǒng)計特性。在進行隨機最優(yōu)控制中，由于存在不確定性，常常需要采取謹慎控制的策略，即把控制作用取得弱一些、保守一些；同時，為了更好和更快地進行參數(shù)估計，又需不斷獲取系統(tǒng)的各種反饋運動，為此需要加入一些試探作用。試探作用的大小，根據(jù)性能指標、誤差的增減等因素加以折衷權(quán)衡進行選擇，謹慎和試探已成為設(shè)計隨機控制策略的兩個重要原則。 自適應(yīng)控制自適應(yīng)控制是能在系統(tǒng)和環(huán)境信息不完備的情況下，改變自身特性來保持良好工作品質(zhì)的控制系統(tǒng)。信息不完備表現(xiàn)為系統(tǒng)和環(huán)境的特性或其變化規(guī)律的不確定性。自適應(yīng)控制系統(tǒng)中采用由目的搜索和試探等

23、方法，通過對環(huán)境不斷進行觀測和對已有控制品質(zhì)進行評價和分析，在采集和加工信息的基礎(chǔ)上學習和該進關(guān)于環(huán)境特性的知識，減少不確定性，進而模仿工程師的設(shè)計過程，自動地調(diào)整系統(tǒng)的結(jié)構(gòu)參數(shù)，達到改善系統(tǒng)品質(zhì)的目標。交通控制系統(tǒng)的自適應(yīng)過程可以克服定時控制方式的局限性。它以檢測器實時測量的交通參數(shù)為依據(jù)，聯(lián)機生成或選擇信號配時方案，對交通流進行實時控制，這一自適應(yīng)控制過程必須依靠計算機和網(wǎng)絡(luò)通信技術(shù)來完成。由于交通自適應(yīng)控制系統(tǒng)能適應(yīng)交通流的動態(tài)隨機變化，不斷修正控制參數(shù)，因而據(jù)有較高的控制精度和響應(yīng)速度。（3）信息論在信息時代的背景下，交通運動及其控制更直接地表現(xiàn)為信息系統(tǒng)的運動特性。信息論因此已成為處

24、理交通運動與控制問題不可或缺的基礎(chǔ)思想與技術(shù)手段。在交通控制系統(tǒng)中，既有表示交通動態(tài)的各種指標、參數(shù)，又有控制交通運行的各種指令、信號，還有各種相關(guān)的規(guī)范、標準、計劃、方案、圖表、記錄、票據(jù)文件等數(shù)據(jù)，這些信息有數(shù)字、文本、圖形、視頻、音頻等多種格式，具有不同的時效性。交通控制涉及信息的生成、檢測、識別、變換、傳輸、存儲、處理、再生、表示和施效等運動過程，因而關(guān)于信息的屬性、信息的描述和信息的測度，以及微電子技術(shù)、計算機技術(shù)、通信技術(shù)、光信息和圖形處理技術(shù)等信息論思想和方法，必然是實現(xiàn)先進交通控制系統(tǒng)的一般方法論的指導(dǎo)和具體技術(shù)手段。2.2交通信號控制理論基礎(chǔ)經(jīng)過調(diào)查統(tǒng)計發(fā)現(xiàn)，將城市道路相互連

25、接起來構(gòu)成道路交通網(wǎng)的城市道路平面交叉口，是造成車流中斷、事故增多、延誤嚴重的問題所在，是城市交通運輸?shù)钠款i。一般而言，交叉口的通行能力要低于路段的通行能力，因此如何利用交通信號控制保障交叉口的交通安全和充分發(fā)揮交叉口的通行效率引起了人們的高度關(guān)注。交通信號控制是指利用交通信號燈，對道路上運行的車輛和行人進行指揮。交通信號控制也可以描述為：以交通信號控制模型為基礎(chǔ)，通過合理控制路口信號燈的燈色變化，以達到減少交通擁擠與堵塞、保證城市道路通暢和避免發(fā)生交通事故等目的。其中，交通信號控制模型是描述交通性能指標(延誤時間、停車次數(shù)等)隨交通信號控制參數(shù)(信號周期、綠信比和信號相位差)，交通環(huán)境(車道

26、飽和流量等)，交通流狀況(交通流量、車隊離散性等)等因素變化的數(shù)學關(guān)系式，它是交通信號控制理論的研究對象，也是交通工程學科賴以生存和發(fā)展的基礎(chǔ)。 2.2.1 交通信號與交通信號燈交通信號是指在道路上向車輛和行人發(fā)出通行或停止的具有法律效力的燈色信息，主要分為指揮燈信號、車道燈信號和人行橫道燈信號。交通信號燈則是指由紅色、黃色、綠色的燈色按順序排列組合而成的顯示交通信號的裝置。（1）對于指揮燈信號 綠燈亮時，準許車輛、行人通行，但轉(zhuǎn)彎的車輛不準妨礙直行的車輛和被放行的行人通行； 黃燈亮時，不準車輛、行人通行，但已越過停止線的車輛和已進入人行橫道的行人，可以繼續(xù)通行； 紅燈亮時，不準車輛、行人通行

27、； 綠色箭頭燈亮時，準許車輛按箭頭所示方向通行； 黃燈閃爍時，車輛、行人須在確保安全的原則下通行。（2）對于車道燈信號 綠色箭頭燈亮時，本車道準許車輛通行； 紅色叉形燈亮時，本車道不準車輛通行。（3）對于人行橫道燈信號 綠燈亮時，準許行人通過人行橫道； 綠燈閃爍時，不準行人進入人行橫道，但已進人人行橫道的，可以繼續(xù)通行； 紅燈亮時，不準行人進入人行橫道。2.2.2 信號相位與控制步伐在空間上無法實現(xiàn)分離的地方(主要是在平面交叉口上)，為了避免不同方向交通流之間的相互沖突，可以通過在時間上給各個方向交通流分配相應(yīng)的通行權(quán)。例如，為了放行東西向的直行車流且同時避免南北向的直行、左轉(zhuǎn)車流與其發(fā)生沖突

28、，可以通過啟亮東西向的綠色直行箭頭燈將路口的通行權(quán)賦予東西向直行車流，啟亮南北向的紅燈消除南北向直行、左轉(zhuǎn)車流對東西向直行車流通行的影響。對于一組互不沖突的交通流同時獲得通行權(quán)所對應(yīng)的信號顯示狀態(tài)，我們將其稱之為信號相位，簡稱為相位。可以看出，信號相位是根據(jù)交叉口通行權(quán)在一個周期內(nèi)的更迭來劃分的。一個交通信號控制方案在一個周期內(nèi)有幾個信號相位，則稱該信號控制方案為幾相位的信號控制。如圖2.1就是一個采用四相位信號控制的控制系統(tǒng)的相位相序。一個路口采用幾相位的信號控制應(yīng)由該路口的實際交通流狀況決定，十字路口通常采用24個信號相位。如果相位數(shù)設(shè)計得太少，則不能有效地分配好路口通行權(quán)，路口容易出現(xiàn)交

29、通混亂，交通安全性下降；如果相位數(shù)設(shè)計得太多，雖然路口的交通次序與安全性得到了改善，但由于相位之間進行轉(zhuǎn)換時都會損失一部分通行時間，過多的相位數(shù)會導(dǎo)致路口的通行能力下降，延長駕駛?cè)嗽诼房诘牡却龝r間。圖2.1 四相位控制系統(tǒng)相位為了保證能夠安全地從一個信號相位切換到另一個信號相位，通常需要在兩個相鄰的信號相位之間設(shè)置一段過渡過程，例如對于四相位的信號控制方案而言，從第一信號相位切換到第二信號相位，中間可能需要設(shè)置東西向綠色直行箭頭燈閃爍、東西向黃燈亮、路口所有方向紅燈亮等過渡過程。對于某一時刻，路口各個方向各交通信號燈狀態(tài)所組成的一組確定的燈色狀態(tài)組合，稱為控制步伐，不同的燈色狀態(tài)組合對應(yīng)不同的

30、控制步伐。因此一個信號相位通常包含有一個主要控制步伐和若于個過渡性控制步伐?？刂撇椒コ掷m(xù)的時間稱為步長，一般而言主要控制步伐的步長由放行方向的交通量決定，過渡性控制步伐的步長取值為23s。2.2.3 交通信號控制參數(shù)（1）信號周期信號周期是指信號燈色按設(shè)定的相位順序顯示一周所需的時問，即一個循環(huán)內(nèi)各控制步伐的步長之和，用c表示。信號周期是決定交通信號控制效果優(yōu)劣的關(guān)鍵控制參數(shù)。倘若信號周期取得太短，則難以保證各個方向的車輛順利通過路口，導(dǎo)致車輛在路口頻繁停車、路口的利用率下降；倘若信號周期取得太長，則會導(dǎo)致駕駛?cè)说却龝r間過長，大大增加車輛的延誤時間。一般而言，對于交通量較小、相位數(shù)較少的小型路

31、口，信號周期取值在70s左右；對于交通量較大、相位數(shù)較多的大型路口，信號周期取值則在180s左右。（2）綠信比綠信比是指一個信號周期內(nèi)某信號相位的有效綠燈時間與信號周期的比值，用a表示。 （式2.1）式2.1中：teg有效綠燈時間。某信號相位的有效綠燈時間是指將一個信號周期內(nèi)該信號相位能夠利用的通行時間折算為被理想利用時所對應(yīng)的綠燈時長。有效綠燈時間與最大放行車流率(飽和流量)的乘積應(yīng)等于通行時間內(nèi)最多可以通過的車輛數(shù)。有效綠燈時間等于綠燈時間與黃燈時間之和減去部分損失時間，也等于綠燈時間與前損失時間之差再加上后補償時間(后補償時間等于黃燈時間減去后損失時間)。 （式2.2）公式2.2中：tg

32、綠燈時間；ty黃燈時間；tl部分損失時間；tfl前損失時間；tac后補償時間；trl后損失時間。部分損失時間是指由于交通安全及車流運行特性等原因，在相位可以通行的時間段內(nèi)沒有交通流運行或未被充分利用的時間。部分損失時間由前損失時間和后損失時間兩部分組成。前損失時問是指綠燈初期，由于排隊車輛需要起動加速、駛出率較低所造成的損失時間。在綠燈初期車流量由小變大，由零逐漸上升到最大放行車流率。后損失時間是指綠燈時間結(jié)束時，黃燈期間停車線后的部分車輛已不許越過停車線所造成的損失時間。后補償時間是指綠燈時間結(jié)束時，黃燈初期已越過停車線的車輛可以繼續(xù)通行所帶來的補償時問。后損失時問與后補償時間之和等于黃燈時

33、間，恰恰也正反映了黃燈的過渡性與“兩面性”。在黃燈期間車流量由大變小，由最大放行車流率逐漸下降到零。（3）相位差相位差是指系統(tǒng)控制中聯(lián)動信號的一個參數(shù)。它分為相對相位差和絕對相位差。相對相位差是指在各交叉口的周期時間均相同的聯(lián)動信號系統(tǒng)中，相鄰兩交叉口同相位的綠燈起始時間之差，用秒表示。此相位差與周期時間之比，稱為相對相位差比，用百分比表示。在聯(lián)動信號系統(tǒng)中選定一個標準路口，規(guī)定該路口的相位差為零，其他路口相對于標準路口的相位差，稱為絕對相位差。（4）綠燈間隔時間從失去通行權(quán)的上一個相位綠燈結(jié)束到得到通行權(quán)的下一個相位另一方向綠燈開始的時間，稱為綠燈間隔時間。在我國，綠燈間隔時間為黃燈加紅燈或

34、全紅燈時間。當自行車和行人流量較大時，由于自行車和行人速度較慢，為保證安全，需進行有效調(diào)整，可以適當增加綠燈間隔時間。（5）飽和流量和延誤飽和流量是指在一次連續(xù)的綠燈信號時間內(nèi)，進口道上一列連續(xù)車隊能通過進口道停車線的最大流量。飽和流量隨交叉口幾何因素、渠化方式、信號配時及各流向交通沖突等情況而異，比較復(fù)雜。它是衡量路口交通流釋放能力的重要參數(shù)。延誤是指交通沖突或信號控制設(shè)施的限制給車輛帶來的時間損失。它是計算信號配時和衡量路口通行效果的一個重要參數(shù)，也常作為確定信號控制系統(tǒng)性能的重要參量。此外，信號控制的基本參數(shù)還有飽和流率、有效綠燈時間、信號損失時間、黃燈時間、交叉口的通行能力與飽和度等。

35、2.3交通控制方式（1）定時控制。定時信號控制也稱周期控制，定時周期控制屬于自動控制。配時方案包括周期長度、相位次序，綠信比和相位轉(zhuǎn)換時間都是根據(jù)歷史的交通數(shù)據(jù)事先確定的。在事先確定的配時方案中，綠燈時間的長短、信號周期長度以及每個相位上的綠燈起止時間都是相對固定的，亦即在某一確定的時間區(qū)段，上述參數(shù)保持不變?？筛鶕?jù)一天中交通量的波動情況，劃分若干時間區(qū)段，對應(yīng)于每一時間區(qū)段的平均交通量制定相應(yīng)配時方案。單點定時周期控制。預(yù)先調(diào)整信號機的控制相位、周期長度和綠信比，根據(jù)設(shè)計好的程序輪流給各方向的車輛和行人分配通行權(quán)，控制不同方向的交通流。多段定時周期控制。若一天當中各時間段的交通量相差較大，則

36、應(yīng)采用多套配時方案。根據(jù)一天內(nèi)不同時段交通量的變化，選擇相應(yīng)的配時方案，以適應(yīng)交通流變化的需要。定時控制方式適用于那些交通量不大、變化較穩(wěn)定、相隔距離較遠的交叉口。（2）感應(yīng)式信號控制。根據(jù)車輛感應(yīng)器所提供的信息調(diào)整周期長度和綠燈時間。它可更好地適應(yīng)交通量的變化，減少延誤，提高交叉口的通行能力。特別適用于各方向交通量明顯隨時間變化較大且無規(guī)律的交叉路口。它的主要型式有以下兩種：半感應(yīng)式信號控制。在部分進口道上設(shè)置車輛感應(yīng)器，通常設(shè)在次要路口。平時主干道維持長綠信號，當埋設(shè)支路上的檢測器檢測到有車輛到達交叉口時，經(jīng)過一個適當?shù)男盘栟D(zhuǎn)換間隔后，信號狀態(tài)發(fā)生變化，主干道信號燈變?yōu)榧t燈，而讓支干道變?yōu)?/p>

37、綠燈。該綠燈將持續(xù)到支干道上的車輛全部通過交叉叉口或直到規(guī)定的最大綠燈時間為止。該控制方式的周期長度和綠燈時間可根據(jù)實際需要隨時進行調(diào)整，當支干道沒有車輛時，主干道總保持常綠，分配到支干道的綠燈時間被充分利用，所有“多余”綠燈時間都分配給主干道。這種控制適用于主干道上交通量特別大，而支路上流量較小的交叉口。全感應(yīng)式信號控制。所有進口道上都安裝車輛感應(yīng)器。當主干道和支道的交通量都比較小時，主、支道入口的信號均維持最短綠燈時間，此時它相當于定時周期控制，當交通量較大時，可自動延長綠燈時間。在這種控制方式下，信號周期長度和綠燈時間可根據(jù)實際的交通狀況作很大的變化。全感應(yīng)式信號控制的另一打優(yōu)點是可以設(shè)

38、置可選相位，在此相位中，如果沒有檢測到車輛的到達，那么就可以跳過該相位，繼續(xù)運行其他的相位。這種控制適用于相交道路的交通流量都比較大、且都不穩(wěn)定的情況。（3）按鈕式信號控制。按鈕式信號控制，屬于人工控制，它適用于支線路口或非交叉口的人行橫道處，平時主干道路是綠燈信號，支線路口來車或有行人橫穿道路時，可按一下路旁與信號機相連的開關(guān)（有的設(shè)計為遙控開關(guān)），則綠燈變?yōu)榧t燈。這種控制方式，適用于支線路口車輛或行人較少的道路。2.4交通燈控制器原理城市道路平面交叉口是道路的集結(jié)點、交通流的疏散點，是實施交通信號控制的主要場所。本文主要研究十字路口的交通燈控制，采用定時控制的方法。在東西方和南北方兩條干道

39、匯合點形成的十字交叉路口放置兩組紅綠燈分別對兩個方向上的交通運行狀態(tài)進行管理。燈亮時序如圖2.2所示：圖2.2 交通燈閃亮時序圖當東西方（主）干道紅燈亮時，南北方向?qū)?yīng)綠燈亮，此時南北方（支）干道上車輛通行；反之亦然，兩者交替允許通行。由綠燈轉(zhuǎn)換成紅燈的過渡階段亮黃燈，各干道上安裝有數(shù)碼管，以倒計時的形式顯示本道各信號燈閃亮的時間，交通燈的持續(xù)閃亮時間根據(jù)交通流量的大小和相關(guān)參數(shù)設(shè)定（本設(shè)計中將東西干道放行時間設(shè)定為30s，南北方向設(shè)定為25s，黃燈亮5s）。當出現(xiàn)特殊情況時，各方向上均亮紅燈，倒計時停止。特殊運行狀態(tài)結(jié)束后，控制器恢復(fù)原來的狀態(tài)。 通過對控制過程的分析，交通燈控制器主要由置數(shù)

40、器、定時計數(shù)器、主控制器和譯碼顯示器構(gòu)成。置數(shù)器將交通燈的點亮時間預(yù)置到置數(shù)電路中，計數(shù)模塊以秒為單位倒計時，當計數(shù)值減為零時，主控電路通過改變輸出狀態(tài)，控制交通燈的亮燈順序并發(fā)出信號協(xié)調(diào)其他部分進行工作。輸出狀態(tài)可以根據(jù)實際路況及交通流量所需要的亮燈順序及亮燈時間的要求進行設(shè)置，其具體設(shè)計過程將在下文進行闡述。主控制模塊是整個控制器的核心，采用verilog語言對其進行設(shè)計。一般情況下，主控制器控制整個電路的運行狀態(tài)，并輸出信號控制相應(yīng)干道上亮燈的燈色及時間。由于亮燈時間不同，采用一個置數(shù)模塊由主控模塊輸出的信號控制定時器選擇定時時間。定時計數(shù)器用倒計時的方式，由主控模塊輸出的信號控制定時的

41、開始，定時時間結(jié)束時輸出定時時間結(jié)束信號到主控模塊，通過主控模塊控制交通燈的開關(guān)。譯碼模塊把計數(shù)器輸出的信號進行譯碼后輸出到數(shù)碼管顯示。遇到特殊情況時，給控制器輸入特殊狀態(tài)信號使電路進入特殊狀態(tài)。結(jié)束后，通過復(fù)位信號恢復(fù)到原來狀態(tài)。由此可以畫出交通燈控制器的原理框圖，如圖2.3所示：圖2.3 交通燈控制器原理框圖主控制器的設(shè)計可以采用fpga、plc、單片機等，通過軟件設(shè)計對其功能進行實現(xiàn)。3 modelsim工具概述3.1 modelsim簡介modelsim仿真工具是model公司開發(fā)的。它支持verilog、vhdl以及他們的混合仿真，它可以將整個程序分步執(zhí)行，使設(shè)計者直接看到他的程序下

42、一步要執(zhí)行的語句，而且在程序執(zhí)行的任何步驟、任何時刻都可以查看任意變量的當前值，可以在dataflow窗口查看某一單元或模塊的輸入輸出的連續(xù)變化等，比quartus自帶的仿真器功能強大的多，是目前業(yè)界最通用的仿真器之一。3.1.1 modelsim的主要特點作為一種簡單易用，功能強大的邏輯仿真工具，modelsim具有廣泛的應(yīng)用，是作fpga/asic設(shè)計的rtl級和門級電路仿真的首選。它采用直接優(yōu)化的編譯技術(shù)、tcl/tk技術(shù)、和單一內(nèi)核仿真技術(shù)，編譯仿真速度快，編譯的代碼與平臺無關(guān)，便于保護ip核，個性化的圖形界面和用戶接口，為用戶加快調(diào)錯提供強有力的手段。全面支持vhdl和verilog

43、語言的ieee 標準，支持c/c+功能調(diào)用和調(diào)試。modelsim專業(yè)版,具有快速的仿真性能和最先進的調(diào)試能力，全面支持unix(包括64位)、linux和windows平臺。 主要特點：rtl和門級優(yōu)化，本地編譯結(jié)構(gòu)，編譯仿真速度快；單內(nèi)核vhdl和verilog混合仿真；源代碼模版和助手，項目管理；集成了性能分析、波形比較、代碼覆蓋等功能。它是業(yè)界唯一單一內(nèi)核支持vhdl、verilog 和systemc混合仿真的仿真器。modelsim最大的特點是其強大的調(diào)試功能：先進的數(shù)據(jù)流窗口，可以迅速追蹤到產(chǎn)生不定或者錯誤狀態(tài)的原因；性能分析工具幫助分析性能瓶頸，加速仿真；代碼覆蓋率檢查確保測試的

44、完備；多種模式的波形比較功能；先進的signal spy功能，可以方便地訪問vhdl 或者vhdl和verilog混合設(shè)計中的底層信號；支持加密ip；可以實現(xiàn)與matlab的simulink的聯(lián)合仿真。modelsim分幾種不同的版本：se、pe、le和oem，其中se是最高級的版本，而集成在 actel、atmel、altera、xilinx以及l(fā)attice等fpga廠商設(shè)計工具中的均是其oem版本。在本設(shè)計中我們用se版進行仿真。3.1.2 modelsim的基本結(jié)構(gòu)啟動modelsim可以看到modelsim的主窗口，包括菜單欄、工具欄、工作區(qū)和命令行操作區(qū)。在工作區(qū)可以根據(jù)操作顯示p

45、roject標簽、library標簽、sim標簽以及files標簽；在命令行操作區(qū)，可以用命令提示符的方式進行編譯、仿真設(shè)計，同時打開其他窗口。modelsim的圖形界面主要包括：workspace窗口：查看庫，仿真中按層次排列的實體、設(shè)計文件等和設(shè)計相關(guān)的窗口；transport窗口：命令行的接口，輸入執(zhí)行命令，以及查看運行的結(jié)果；object窗口：查看在workspace窗口選定的實體信號、變量、常量等；wave窗口：查看仿真中信號、變量變化的波形。3.1.3 modelsim仿真方法modelsim的仿真分為前仿真和后仿真。前仿真也稱為功能仿真，主旨在于驗證電路的功能是否符合設(shè)計要求，其

46、特點是不考慮電路門延遲與線延遲，主要是驗證電路與理想情況是否一致?？删C合fpga代碼是用rtl級代碼語言描述的，其輸入為rtl級代碼與testbench.。 后仿真也稱為時序仿真或者布局布線后仿真，是指電路已經(jīng)映射到特定的工藝環(huán)境以后，綜合考慮電路的路徑延遲與門延遲的影響，驗證電路能否在一定時序條件下滿足設(shè)計構(gòu)想的過程，是否存在時序違規(guī)。其輸入文件為從布局布線結(jié)果中抽象出來的門級網(wǎng)表、testbench和擴展名為sdo或sdf的標準時延文件。sdo或sdf的標準時延文件不僅包含門延遲，還包括實際布線延遲，能較好地反映芯片的實際工作情況。一般來說后仿真是必選的，檢查設(shè)計時序與實際的fpga運行情

47、況是否一致，確保設(shè)計的可靠性和穩(wěn)定性。3.2 modelsim的使用方法（1）創(chuàng)建工程用modelsim完成一個hdl設(shè)計的仿真，必須建立一個modelsim工程。modelsim的向?qū)Чδ?，能幫助開發(fā)者迅速創(chuàng)建仿真工程。啟動modelsim，單擊菜單【file】/【new】/【new project】，就會出現(xiàn)對應(yīng)的“create project”窗口。窗口中包含工程名、工程路徑、“default library name”、“copy settings from”。如圖3.1所示：圖3.1 創(chuàng)建工程每一個modelsim工程都有一個ini文件，這個文件主要是初始化modelsim的各個鏈接

48、庫以及相關(guān)設(shè)置的。一般在“copy settings from”欄里面就直接指定modelsim安裝目錄下面的ini文件就行了。單擊“create project”窗口上的【ok】按鈕，彈出“add items to the project”的窗口。一般情況下，設(shè)計的hdl源文件已經(jīng)在eda設(shè)計工具里面編譯好了?？梢詥螕簟綼dd existing file】將其添加進來。添加完成后，一個工程就建立完成了。需要仿真的設(shè)計已經(jīng)被添加到“workspace”里面了。（2）編譯對已經(jīng)添加的hdl設(shè)計文件仿真之前，需要對文件進行編譯。編譯后，hdl文本設(shè)計描述會變成modelsim識別的二進制數(shù)據(jù)文件。

49、modelsim這樣做的目的是加速仿真。任意選擇“workspace”窗口里的文件，右鍵彈出菜單【compile】/【compile order】，彈出“compile order”窗口。也可以選擇“compile”菜單下的“compile order”子菜單打開“compile order”窗口。設(shè)計是有一定層次的，modelsim也要按照設(shè)計層次編譯自底向上。這是由于當?shù)讓釉O(shè)計編譯后，上層設(shè)計的編譯就很順利。否則，先編譯上層文件會找不到已編譯的底層文件而出現(xiàn)錯誤。不過，這種錯誤一般多編譯幾次都能通過。modelsim還有更好的方法。modelsim可以自己識別設(shè)計的層次，只要單擊【auto

50、 generat】按鈕modelsim就會自動識別層次，并編譯設(shè)計。編譯后每個文件的“stutas”列表會由問號變成勾，表明編譯成功。如果是紅色的叉，則表明編譯失敗，需要更正設(shè)計的錯誤，以通過編譯。如圖3.2所示： 圖3.2 文件編譯（3）啟動仿真編譯完成以后將“workspace”窗口下面的選項卡由“project”切換到“l(fā)ibrary”，可以看到設(shè)計已經(jīng)被編譯到了“work”。展開“work”庫，選中設(shè)計仿真的頂層單擊右鍵，在彈出的菜單中單擊【simulation】，modelsim即調(diào)入相關(guān)庫，啟動仿真。此時在“workspace”窗口多了一個“sim”選項卡，啟動仿真后會自動進入。在

51、“workspace”窗口中選中某個模塊，會在“objects”窗口中出現(xiàn)對應(yīng)的信號。此時可以把“object”里面列表的信號添加到“wave”窗口中，以觀察仿真中的變化。只需選中要添加的信號單擊鼠標右鍵，選擇彈出菜單中的【add to wave】/【selected signals】，把選中的信號添加到“wave”窗口。選擇【signals in region】將“object”窗口中列出的信號都添加到“wave”窗口。如果選擇【signals in design】會將整個設(shè)計的信號添加到波形窗口，包括其他沒有選中的模塊信號，為了便于觀察一般不會將整個設(shè)計的信號添加到波形窗口。如圖3.3所示

52、：圖3.3 添加波形（4）產(chǎn)生信號激勵一般復(fù)雜信號激勵的產(chǎn)生都是在“testbench”里面產(chǎn)生的，仿真時隨設(shè)計一起編譯，在啟動仿真時直接運行就可以了。modelsim可以產(chǎn)生簡單的激勵信號，對于需要簡單仿真的時候非常有用。在“object”或“wave”窗口中選擇需要激勵的信號，單擊鼠標右鍵，在彈出的菜單中選擇【clock】或【force】，可以產(chǎn)生時鐘激勵或force激勵。對于時鐘信號，可以指定時鐘周期、占空比、偏移量以及第一個信號是上升沿還是下降沿。對于信號值，使用force命令產(chǎn)生，可以指定信號的值、延遲的周期、信號值持續(xù)的時間。如圖3.4所示：圖3.4 設(shè)置信號激勵在設(shè)置完成激勵后，

53、即可單擊工具欄上的運行按鈕進行仿真，運行結(jié)果顯示到波形窗口中。還可以右鍵需要觀察的信號，在彈出的菜單中“radix”下可以選擇信號的方式，在“format”下可以選擇信號的顯示模式。如圖3.5所示：圖3.5 產(chǎn)生波形3.3 verilog語言簡介verilog是在c語言的基礎(chǔ)上發(fā)展而來的，從語法結(jié)構(gòu)上看，verilog繼承和借鑒了c語言的很多語法結(jié)構(gòu)。verilog語言由于具有簡潔、高效、易用、功能強大等優(yōu)點，已逐漸為眾多設(shè)計者接受和喜愛。本節(jié)主要介紹verilog語言的幾個基本要素。（1）verilog模塊的結(jié)構(gòu)verilog程序是由模塊構(gòu)成的，每個模塊首先要進行端口定義，并說明輸入口和輸出

54、口，然后對模塊的功能進行邏輯描述。模塊聲明模塊聲明包括模塊名字、模塊輸入、輸出端口列表。模塊定義格式如下：module 模塊名（端口1、端口2、端口3、）；模塊結(jié)束的標志為關(guān)鍵字：endmodule。端口（port）定義對模塊的輸入/輸出端口要明確說明，其格式為： input 端口名1、端口名2、端口名n; /輸入端口 output 端口名1、端口名2、端口名n; /輸出端口 inout 端口名1、端口名2、端口名n; /輸入輸出端口每個端口除了要聲明是輸入、輸出還是雙向端口外，還要聲明其數(shù)據(jù)類型。如果沒有聲明，則綜合器將其默認為連線（wire）型。輸入和雙向端口不能聲明為寄存器型。信號類型聲

55、明及邏輯功能描述對模塊中所用到的所有信號（包括端口信號、節(jié)點信號等）都必須進行數(shù)據(jù)類型的定義。verilog語言提供了各種信號類型，分別模擬實際電路中各種物理連接和物理實體。模塊中最核心的部分是邏輯功能描述。有很多種方法可在模塊中描述和定義邏輯功能，如用“assign”持續(xù)賦值語句定義、調(diào)用元件（元件例化）、用“always”工程塊賦值等。（2）數(shù)據(jù)類型數(shù)據(jù)類型是用來表示數(shù)字電路中物理連線、數(shù)據(jù)存儲和傳輸單元等物理量的。verilog中的變量都分為net和variable兩種數(shù)據(jù)類型。net型net型數(shù)據(jù)相當于硬件電路中的各種物理連接，其特點是輸出的值隨輸入值的變化而變化。net型中常用的有w

56、ire、tri。verilog模塊中的輸入/輸出信號沒有明確指定數(shù)據(jù)類型時都被默認為wire型。wire型信號可以用作任何表達式的輸入，也可以作“assign”語句和實例元件輸出。wire型變量的定義格式如下： wire 數(shù)據(jù)名1、數(shù)據(jù)名2、數(shù)據(jù)名n; /數(shù)據(jù)寬度為1位 wiren-1:0 數(shù)據(jù)名1、數(shù)據(jù)名2、數(shù)據(jù)名n; /數(shù)據(jù)寬度位n位或 wiren:1 數(shù)據(jù)名1、數(shù)據(jù)名2、數(shù)據(jù)名n; 例如：wire a,b; /定義了兩個wire型變量a、b wire 7:0 databus; /定義databus寬度為8位的wire變量 wire 8:1 databus;tri和wire的功能及使用方法是完全一樣的，對于verilog綜合器來說，對tri型數(shù)據(jù)和wire型數(shù)據(jù)的處理是完全相同的，將信號定義位tri型只是為了增加程序的可讀性。variable型variable型變量必須放在過程語句（如initial、always）中，通過工程賦值語句賦值；在alwa