SDRAM突發(fā)的概念之歐陽引擎創(chuàng)編

1、1、認識內(nèi)存相關(guān)工作流程與參數(shù)歐陽引擎(2021.01.01)首先，我們還是先了解一下內(nèi)存的大體結(jié)構(gòu)工作流程，這樣 會比較容量理解這些參數(shù)在其中所起到的作用。這部分的講述 以SDRAM為例，因為時序圖看起來會簡單一些，但相關(guān)概念 與DDR SDRAM的基本相同。SDRAM的內(nèi)部是一個存儲陣列，將數(shù)據(jù)“填”進去，你可以 它想象成一張表格。和表格的檢索原理一樣，先指定一個行(Row),再指定一個列(Column),我們就可以準(zhǔn)確地找到 所需要的單元格，這就是內(nèi)存芯片尋址的基本原理。對于內(nèi) 存，這個單元格可稱為存儲單元，那么這個表格(存儲陣列)04 什么呢？它就是邏輯Bank (Logical Ba

2、nk,下文簡稱L- Bank) oSDRAM內(nèi)部L-Bank示意圖，這杲一個8X8的陣列，B代表 L-Bank地址編號，C代表列地址編號，R代表行地址編號。如 果尋址命令是Bl、R2、C6,就能確定地址是圖中紅格的位置目前的內(nèi)存芯片基本上都杲4個L-Bank設(shè)計，也就是說一共 有4個這樣的“表格”。尋址的流程也就是一一先指定L-Bank 地址，再指定行地址，然后指列地址最終的確尋址單元。在實際工作中，L-Bank地址與相應(yīng)的行地址是同時發(fā)出的， 此時這個命令稱之為“行有效”或“行激活”（Row Active） o在此之后，將發(fā)送列地址尋址命令與具體的操作命令（是讀還杲寫），這兩個命令也是同時發(fā)

3、出的，所以一般都會 以“讀/寫命令”來表示列尋址。根據(jù)相關(guān)的標(biāo)準(zhǔn)，從行有效到 讀/寫命令發(fā)出之間的間隔被定義為tRCD,即RAS to CAS Delay （RAS至CAS延遲，RAS就是彳亍地址選通脈沖，CAS就 杲列地址選通脈沖），大家也可以理解為行選通周期。tRCD是 SDRAM的一個重要時序參數(shù)，可以通過主板BIOS經(jīng)過北橋芯 片進行調(diào)整。廣義的tRCD以時鐘周期（tCK, Clock Time）數(shù) 為單位，比如tRCD=2,就代表延遲周期為兩個時鐘周期，具體 到確切的時間，則要根據(jù)時鐘頻率而定，對于PC 100 SDRAM（時鐘頻率等同于DDR-200） , tRCD=2,代表20n

4、s的延遲, 對于PC 133 （時鐘頻率等于DDR-266）則為15nso圖中顯ZJX的是tRCD=3接下來，相關(guān)的列地址被選中之后，將合觸發(fā)數(shù)據(jù)傳輸，但 從存儲單元中輸出到真正出現(xiàn)在內(nèi)存芯片的I/O接之間還需 要一定的肘間（數(shù)據(jù)觸發(fā)本身就有延遲，而且還需要進行信號 放大），這段時間就是非常著名的CL （CAS Latency,列地址 脈沖選通潛伏期）。CL的數(shù)值與tRCD-樣，以時鐘周期數(shù)表 示。如DDR-400,時鐘頻率為200MHz,時鐘周期為5ns,那么 CL=2就意味著10ns的潛伏期。不過，CL只是針對讀取操 作，對于SDRAM,寫入杲?jīng)]有潛伏期的，對于DDR SDRAM,寫入潛伏

5、期在0.75至1.25個時針周期之間。圖中標(biāo)準(zhǔn)CL=2, tAC有關(guān)內(nèi)部信號處理的周期，可以不用關(guān)心目前內(nèi)存的讀寫基本都是連續(xù)的，因為與CPU交換的數(shù)據(jù)量 以一個Cache Line （即CPU內(nèi)Cache的存儲單位）的容量為 準(zhǔn)，一般為64字節(jié)。而現(xiàn)有的P-Bank位寬為8字節(jié)，那么就 要一次連續(xù)傳輸8次，這就涉及到我們也經(jīng)常能遇到的突發(fā)傳 輸?shù)母拍?。突發(fā)（Burst）是指在同一行中相鄰的存儲單元連續(xù) 進行數(shù)據(jù)傳輸?shù)姆绞剑B續(xù)傳輸?shù)闹芷跀?shù)就是突發(fā)長度（Burst Lengths,簡稱 BL） o在進行突發(fā)傳輸時，只要指定起始列地址與突發(fā)長度，內(nèi)存 就會依次地自動對后相應(yīng)數(shù)量的存儲單元進行讀/

6、寫操作而不 再需要控制器連續(xù)地提供列地址（SDRAM與DDR SDRAM的 突發(fā)傳輸對列尋址的操作數(shù)量有所不同，在此不再細說）。這 樣，除了第一筆數(shù)據(jù)的傳輸需要若干個周期（主要是之前的延 遲，一般的是tRCD+CL）外，其后每個數(shù)據(jù)只需一個周期的即 可獲得。突發(fā)連續(xù)讀取模式：只要指定起始列地址與突發(fā)長度，后續(xù) 的尋址與數(shù)據(jù)的讀取自動逬行，而只要控制好兩段突發(fā)讀取命 令的間隔周期（與BL相同）即可做到連續(xù)的突發(fā)傳輸。在數(shù)據(jù)讀取完之后，為了騰出讀出放大器以供同一L-Bank內(nèi) 其他行的尋址并傳輸數(shù)據(jù)，內(nèi)存芯片將逬行預(yù)充電的操作來關(guān) 閉當(dāng)前工作行。還是以上面那個L-Bank示意圖為例。當(dāng)前尋址 的存

7、儲單元是Bl、R2、C6O如果接下來的尋址命令是Bl、 R2、C4,則不用預(yù)充電，因為讀出放大器正在為這一行服務(wù)。 但如果地址命令是Bl、R4、C4,由于是同一L-Bcmk的不同 行，那么就必須要先把R2關(guān)閉，才能対R4尋址。從開始關(guān)閉 現(xiàn)有的工作行，到可以打開新的工作行之間的間隔就是tRP（Row Precharge command Period,行預(yù)充電有效周期）,單位 也是時鐘周期數(shù)。本圖為一個完整的從行尋址到行關(guān)閉的時序圖，圖中所表示 的 tRCD=2. CL=2. tRP=2從上圖中我們還發(fā)現(xiàn)了一個在DDR SDRAM時代經(jīng)常被人提 起，也經(jīng)常會在BIOS中出現(xiàn)的參數(shù)一一 tRASo tRAS在內(nèi)存規(guī)