低電壓高精度CMOS運算放大器設(shè)計

1、濱江學(xué)院畢業(yè)論文（設(shè)計） 題 目低壓高精度CMOS運算放大器設(shè)計 院 系 電子工程系 專 業(yè) 電子科學(xué)與技術(shù) 學(xué)生姓名 學(xué) 號 指導(dǎo)教師 職 稱 講 師 二一一年 一月 十一日 目錄 摘要：.1第一章緒論.2 1.1CMOS集成電路的發(fā)展歷史及其意義.2 1.2CMOS運算放大器的整體結(jié)構(gòu).3 1.3CMOS高精度運算放大器的現(xiàn)狀.3 第二章CMOS放大器的設(shè)計基礎(chǔ).4 2.1MOS器件的構(gòu)造和基本特性.5 2.1.1MOS管的結(jié)構(gòu)和I一V特性.5 2.1.2MOS管的二級效應(yīng).6 2.1.3MOS管的小信號模型.6 2.2MOS管的噪聲及其對精度的影響.7 2.2.1MOS管的熱噪聲和等效電

2、路.7第三章CMOS運算放大器的性能指標(biāo)與基本結(jié)構(gòu).8 3.1運算放大器.8 3.1.1理想運算放大器.9 3.1.2非理性運算放大器.9 3.2CMOS運算放大器的基本結(jié)構(gòu).10 3.3CMOS運算放大器性能指標(biāo).10 3.3.1開懷增益.11 3.3.2開環(huán)帶寬和增益帶積.12 3.3.3相位裕度.12 3.3.4共模抑制比.13 3.3.5電源電壓抑制.13 3.3.6功耗.14第四章運算放大器電路的設(shè)計與分析.14 4.1設(shè)計目標(biāo).15 4.2運算放大器的結(jié)構(gòu)選擇.15 4.3輸入級設(shè)計.16 4.4.1低壓寬擺幅共源一共柵電流鏡電路.16 4.4.2中間放大電路設(shè)計.17第五章運算放

3、大器的HSHCE仿真.17 5.1運放開環(huán)增益特性分析.18 5.2運算放大器的直流傳輸特性分析.19 5.2.1失調(diào)電壓.20 5.2.2轉(zhuǎn)換速率和建立時間.21第六章結(jié)論與展望.22致謝.23參考文獻(xiàn).24 低電壓高精度CMOS運算放大器設(shè)計劉士游南京信息工程大學(xué)濱江學(xué)院 南京 摘要:設(shè)計了一種采用 0.6um CMOS 工藝的低電壓高精度的運算放大器電路。在設(shè)計中輸入級采用兩對跨導(dǎo)器件r ail- to- rail 的電路結(jié)構(gòu),從而實現(xiàn)輸入級的跨導(dǎo)在整個共模輸入范圍內(nèi)保持恒定。輸出級采用 AB 類 rail- to-r ail推挽結(jié)構(gòu), 達(dá)到高驅(qū)動能力和低諧波失真的目的。此運放可提供 1

4、5V 電壓降,采用適當(dāng)?shù)妮敵鲐?fù)載, 閉環(huán)電壓增益,單位增益帶寬和相位裕度分別達(dá)到了 80dB, 832kHz 和 64。關(guān)鍵詞: CMOS; 低電壓高精度; 運算放大器; Rail- to- Rail 第一章緒論1.1CMOS集成電路的發(fā)展歷史及其意義 由于集成技術(shù)和大規(guī)模系統(tǒng)設(shè)計的飛速進(jìn)步,電子工業(yè)在過去的幾十年里取得了驚人的發(fā)展。集成電路在高性能計算、通信和消費電子領(lǐng)域中的應(yīng)用飛快發(fā)展。事實上，正是這些應(yīng)用所需求的計算和信息處理能力成為電子領(lǐng)域快速發(fā)展的驅(qū)動力。當(dāng)前的前沿技術(shù)已經(jīng)為終端用戶提供了一定的處理能力和便捷性，人們希望對這種超大規(guī)模集成電路系統(tǒng)設(shè)計具有重大影響的趨勢延續(xù)下去。對高性

5、能處理能力和帶寬不斷增加的需求是信息業(yè)務(wù)最重要的特征之一。另一個重要特征是信息業(yè)務(wù)更趨向個人化，這意味著信息處理設(shè)備必須更加智能化，具有便攜性。因此，便攜式成為系統(tǒng)集成的主要驅(qū)動力之一。隨著各種數(shù)據(jù)處理和通信設(shè)備功能越來越復(fù)雜，將眾多功能集成在一小塊芯片之上的需求一直在增加。集成度是用單片新品上邏輯門的數(shù)量來衡量的。由于工藝技術(shù)和互連技術(shù)的快速進(jìn)步，過去幾十年來芯片的集成度一直在穩(wěn)步提高。在CMOS工藝日益發(fā)展的今天，采用CMOS技術(shù)制造的低電壓、高精度模擬電路的設(shè)計過程已經(jīng)成為人們的研究熱點之一。 運算放大器(Operational Amplifier Op一Amps)簡稱運放，作為IC芯片

6、中應(yīng)用最廣泛的單元電路，其性能的改善能夠使整個集成電路系統(tǒng)的性能上一個臺階，同時它也是許多模擬系統(tǒng)和數(shù)?；旌闲盘栂到y(tǒng)中的一個組成部分。隨著上世紀(jì)60年代第一塊運算放大器林A的誕生，集成運放被廣泛運用到兒乎各種電子系統(tǒng)之中，成為各種模擬信號處理和測試設(shè)備中的基本元件集成運放的發(fā)展大概可分為四個階段。第一階段基本上是按分立元件電路的設(shè)計一思想制造的，但在改善輸入電阻、開環(huán)增益、失調(diào)電壓及溫漂等項指標(biāo)方面都有所提高(如國產(chǎn)的FC3、5G23等);第二階段的產(chǎn)品特點主要是普遍采用了有源負(fù)載，而且與第一階段產(chǎn)品相比，其產(chǎn)品的開環(huán)增益有所提高,又由于電路比較簡單、性能指標(biāo)比較符合要求，這一類產(chǎn)品得到了廣泛

7、的應(yīng)用(如FO07、BG305);第三階段的產(chǎn)品主要特點是采用了超刀管作為輸入級，并在版圖設(shè)計中考慮熱效應(yīng)的影響，所以其失調(diào)電壓、失調(diào)電流、開環(huán)增益、共模抑制比和溫漂等方面都有所改善(如國內(nèi)的FO30和國外的AD508);第四階段產(chǎn)品的主要特點是電路中包含了斬波自動穩(wěn)零放大電路，并開始在大規(guī)模線性集成電路中投產(chǎn)。前三階段運放通稱為參數(shù)補(bǔ)償式運放，而第四階段則稱為斬波穩(wěn)零式運放。它們的工作原理不一樣，但具體使用卻沒有多大的區(qū)別。1.2CMOS運算放大器的整體結(jié)構(gòu)如圖1.1所示，CMOS運算放大器主要由差分跨導(dǎo)級、高增益級、軌對軌輸出級、密勒補(bǔ)償電路和偏置電路構(gòu)成。差分跨導(dǎo)級和高增益級可以視為第一

8、級電路，輸出級視為第二級電路。一般的CMOS運放都做成二級放大結(jié)構(gòu)。每部分電路有其具體的電路拓?fù)?。差分跨?dǎo)級由差分電路組成。主要作用是放大差模輸入信號，并將其變?yōu)閱味诵盘杺鹘o下一級。利用它的對稱性可以提高整個電路的共模抑制比，改善噪聲和失調(diào)性能。高增益級這一級的主要作用是提高電壓增益。軌對軌輸出級主要作用是降低輸出電阻，維持大的信號擺幅。偏置電路主要用于為每只晶體管建立適當(dāng)?shù)撵o態(tài)工作點。密勒補(bǔ)償電路在運算放大器在加負(fù)反饋時，保持整個電路的工作穩(wěn)定性。1.3CMOS高精度運算放大器的現(xiàn)狀高精度集成運放一般指運放輸出電壓信號的精準(zhǔn)度，是以偏移電壓為判定標(biāo)準(zhǔn)，NS(美國國家半導(dǎo)體)定義偏移電壓低于1

9、mV即屬高精度運放，而TI(德州儀器)把偏移電壓低于o.5mv才算是高精度運放。目前用于降低放大器低頻噪聲(主要是1/f噪聲)和失調(diào)電壓的技術(shù)主要有三種:自動調(diào)零(AZ)、相關(guān)雙采樣技術(shù)(CDS)和斬波技術(shù)(CHS)。盡管雙極型運算放大器的技術(shù)發(fā)展的己經(jīng)比較成熟，其應(yīng)用也比較廣泛，但隨著CMOS集成電路技術(shù)的不斷進(jìn)步，人們?nèi)栽诓粩嗵剿髦肅MOS技術(shù)來設(shè)計高性能的線性集成電路，特別是各種高性能的專用運算放大器。從最初的PMOS到后來的NMOS技術(shù)，特別是CMOS超大規(guī)模集成電路技術(shù)的發(fā)展，使得MOS集成運算放大器的性能不斷提高，應(yīng)用不斷擴(kuò)大。在數(shù)/?；旌铣笠?guī)模集成電路中更是不可缺少的一個部分

10、。首先，與雙極型運放電路相比較，雖然CMOS運放電路在增益、失調(diào)、速度等方面得性能略差，但是CMOS運放電路能在比較寬的輸入電壓范圍內(nèi)工作，并且在輸入阻抗和靜態(tài)功耗等方面有著巨大的優(yōu)越性;其次，CMOS運放電路占用的芯片面積只是同等功能雙極型運算放大器的1/3一1/5。所以，CMOS模擬IC在現(xiàn)代線性電路中占有的比重越來越大，應(yīng)用也是越來越廣泛。一般運放存在著增益低、高失調(diào)電壓和高失調(diào)電流等的問題，這樣就不能滿足工業(yè)中在信號檢測、信號采集、信號測量上對微弱信號的精密模擬和準(zhǔn)確計算的需要，于是出現(xiàn)了許多高精度、低失調(diào)運放電路。高精度集成運放主要是指漂移和噪聲非常低、高增益和高共模抑制比的集成運放

11、。人們有時也稱它們?yōu)榈推萍蛇\放和低噪聲集成運放。所謂低漂移，主要是指輸入失調(diào)電壓和失調(diào)電流隨溫度、時間和電源電壓改變而漂移很小的集成運放。它們綜合起來對集成運放構(gòu)成直流輸入誤差信號。而低噪聲集成運放主要是指噪聲很低的集成運放。第2章 CMOS放大器的設(shè)計基礎(chǔ)2.1MOS器件的構(gòu)造和基本特性2.1.1MOS管的結(jié)構(gòu)和卜V特性結(jié)合所用的標(biāo)準(zhǔn)上華科技(CSMC)模型參數(shù)，扼要介紹MOS場效應(yīng)管的結(jié)構(gòu)以及I一V特性。圖2.1和圖2.2分別是N溝增強(qiáng)型MOS管的剖面圖及其輸出特性曲線。MOS管的輸出特性的經(jīng)典描述就是薩氏飽和方程。不考慮二級效應(yīng)，NMOS管導(dǎo)通時的薩氏飽和方程為: (21)令 圖2.

12、1 低和強(qiáng)反型層NMOS管剖面圖 圖2.2 NMOS管的IV特性 (22)則式(2一l)變?yōu)? (23)低壓運放的設(shè)計中主要涉及的電學(xué)特性就是柵一源電壓UGS，該電壓決定了CMOS電路能正常工作的最小電源電壓值。式中吮UGS-UTH為MOS管的“過驅(qū)動電壓”，可一記為UOD，其中UTH為器件的閾值電壓(即開啟電壓);L為溝道有效長度;W/L為寬長比;KN為NMOS管的導(dǎo)電因子。由此可見ID的取值取決于工藝參數(shù)Cox、器件尺寸W和L、UGS及UDS。根據(jù)圖2.2所示曲線，可把NMOS管的工作狀態(tài)劃分為以下4個區(qū)域:(1) 截止區(qū): ,;(2)線性區(qū)(可變電阻區(qū)):且, (24)而當(dāng)時稱MOS管工

13、作在深度線性區(qū)，式（2-4）可近似表達(dá)為： (25)式(2一5)表明UDS較小時，io是UDS的線性函數(shù)，即此時MOS管可等效為一個電阻，其阻值為: (26)式(2-6)表明，處于深度線性區(qū)的MOS管可等效為一個受過驅(qū)動電壓控制的可控電阻，即當(dāng)吮s一定時，溝道直流導(dǎo)通電阻可以近似為一個恒定的電阻。(3) 飽和區(qū): ，,實際上，漏極電流id并不是隨著uds增大而無限增大的，在時，MOS管進(jìn)入飽和區(qū):此時在溝道終端產(chǎn)生夾斷現(xiàn)象。式(2一l)兩邊求導(dǎo)，可求出當(dāng)時，電流有最大值，其值為: (27)這就是薩斯飽和方程。飽和的MOS管可以等效為連接在漏一源極之間的壓控電流源，且只有一端是懸浮的，其值大小是

14、由過驅(qū)動電壓決定的，這在模擬電路設(shè)計中是非常重要的。由于MOS管工作在飽和區(qū)時，其電流受過驅(qū)動電壓控制，所以可以定義一個性能系數(shù)來表示電壓轉(zhuǎn)換電流的能力。更準(zhǔn)確地說，由于在處理信號的過程中，要考慮電壓和電流的變化，因此把這個性能系數(shù)定義為漏電流的變化量除以柵-源電壓的變化量。這個系數(shù)被稱為“跨導(dǎo)”，用gm來表示，其表達(dá)式為: (28)從某種意義上來講，gm代表了器件的靈敏度:對于一個大的gm來講，的一個微小的改變將會引起產(chǎn)生很大的變化?？梢钥吹?，飽和區(qū)的gm值等于深度線性區(qū)的倒數(shù)。gm也可以表示為: （29） gm還可以表示為: (210)跨導(dǎo)gm的這三個表達(dá)式在研究gm隨某一參數(shù)變化(其它參

15、數(shù)保持不變)的特性時是有用的。例如，式(2一8)表明，如果保持W/L恒定，則gm隨著過驅(qū)動電壓的增加而增加，而式(2一10)表明，如果不變的話，隨著過驅(qū)動電壓的增大而減小。因為MOS器件進(jìn)入線性區(qū)時，跨導(dǎo)將下降，所以MOS器件作放大應(yīng)用時，應(yīng)使MOS管工作在飽和區(qū)。(4)亞閾值區(qū)(弱反型區(qū))：,其中鑄為MOS管的溫度電壓當(dāng)量。當(dāng)(為MOS管的擊穿電壓)時，稱為擊穿區(qū)，這是需要避免的區(qū)域。亞I&J值區(qū)特性將在后面二級效應(yīng)中詳細(xì)說明。2.1.2MOS管的二級效應(yīng)(l)襯底偏置效應(yīng)(體效應(yīng))在前面的分析中沒有考慮襯底電位對MOS管性能的影響，假設(shè)所有器件的襯底都與器件的源端相連，即;但在實際的模擬電

16、路中，由于MOS器件制作在同一襯底上，就不能把所有的MOS管的源極與公共襯底相連接，即,例如，在實際電路設(shè)計中NMOS管的源極電位有時候就會高于襯底電位(仍能保證源極與漏極與襯底之間保持為反偏，使器件正常工作)。 根據(jù)閾值電壓的定義及MOS管的工作原理可知，MOS管形成溝道必須要先中和其耗盡層的電荷，當(dāng)時，P型襯底與源極相連的PN+結(jié)耗盡層變厚，要想維持溝道中的載流子數(shù)量與時相同，則需增加。若在時，便出現(xiàn)N溝道，那么在時，就需要才能出現(xiàn)N溝道，即此時開啟電壓值隨著襯底與源極之間的負(fù)偏壓的數(shù)值增加而增加。這種現(xiàn)象稱為“襯底偏置效應(yīng)”，亦稱為“體效應(yīng)”或“背柵效應(yīng)”。產(chǎn)生體效應(yīng)并不需要改變襯底電壓

17、:源電壓相當(dāng)于發(fā)生改變會產(chǎn)生同樣的現(xiàn)象。體效應(yīng)通常是不希望的，因為閩值電壓的變化經(jīng)常會使模擬電路(或數(shù)字電路)設(shè)計變得復(fù)雜了。(2) 溝道長度調(diào)制效應(yīng)由式(2一7)可知，當(dāng)時，器件工作在飽和區(qū)，漏極電流相對恒定，為一常數(shù)。但是，隨著增大，靠近漏極區(qū)的耗盡層增大，溝道有效長度縮短，而溝道區(qū)的電壓降()基本不變，因而將隨著的增加而增加。這種現(xiàn)象稱為“溝道長度調(diào)制效應(yīng)”。因此，考慮溝道長度調(diào)制效應(yīng)后的飽和模型應(yīng)變?yōu)? (211) 式中又為溝道調(diào)制系數(shù)，參數(shù)又表示給定的增量所引起的溝道長度的相對變化量。因此，對于較長的溝道，義值較小。考慮到溝道長度調(diào)制，的一些表達(dá)式需加以修正，因此，式(2一8)和(2

18、一9)分別被修正為: (212) (213)而式(2一10)保持不變。2.1.3MOS管的小信號模型利用大信號模型得到靜態(tài)工作點后，可以利用小信號模型簡化計算工作，如圖2.3所示。小信號模型是工作點附近的大信號模型的近似，可以通過在直流偏置點柵電壓產(chǎn)生的增量，計算由其引起的其他偏置參數(shù)的增量，以獲得小信號模型。小信號模型的各項參數(shù)都依賴于大信號模型參數(shù)和直流變量。 圖2.3 MOS器件小信號模型在很多專著和文獻(xiàn)中均有MOS器件的小信號模型分析介紹，圖2.3列出了手工設(shè)計時的簡化等效電路模型。2.2MOS管的噪聲及其對精度的影響2.2.1MOS管的熱噪聲和等效電路MOS管的熱噪聲主要是由MOS管

19、的溝道造成的。工作再飽和區(qū)的長溝道MOS器件的溝道熱噪聲可以等效為跨接在漏源兩端的噪聲電流源，如圖2.4(a)所示。電流功率譜密度為: （214） （a）MOS管熱噪聲模型 （b）MOS等效模型 圖2.4 MOS管熱噪聲分析其中，k為波爾茲曼常量，與工藝有關(guān)的系數(shù)，約為2/3。當(dāng)然由于將噪聲源等效為跨接在漏-源的電流源，也可以利用MOS本身的壓控電流源特性將噪聲化成柵上的電壓源，如圖2.4(b)所示，這種轉(zhuǎn)化時在分析噪聲傳播時的有效方法。電壓噪聲源的功率譜密度為: （215）從上面的分析還可以得到一個重要結(jié)論，即系統(tǒng)的噪聲功率和系統(tǒng)信號的輸入位置是無關(guān)的。正如將漏源電流源等笑道MOS管柵端一樣

20、，如果需要也可以將該噪聲源等效到電源上或是系統(tǒng)輸出端，其效果是相同的。第3章 CMOS運算放大器的性能指標(biāo)與基本結(jié)構(gòu)3.1運算放大器運算放大器是一種具有極高增益的電壓放大器。圖3.1給出了運算放大器的符號。標(biāo)一識為“+”和“一”符號的輸入端分別代表同相和反相輸入端。和標(biāo)識同相端和反相端對地的電位，表示輸出端對地的電位。3.1.1理想運算放大器在理想情況下，運算放大器具有無限大的差模電壓增益、無限大的輸入電阻和零輸出電阻。圖3.2給出了理想運算放大器的等效電路。圖中，是差分輸入電壓，即為兩個輸入端的電壓差值: (31)是運算放大器的增益，也叫做無載增益，因為當(dāng)輸出不加負(fù)載時有: (32)從圖3一

21、2可以看出，理想的運算放大器是一個壓控電壓源。 圖3.1 運算放大器的符號 圖3.2 理想運放的等效電路3.1.2非理性運算放大器圖3.3給出了再理想運算放大器基礎(chǔ)上構(gòu)建的非理想運算放大器模型。首先加入輸入電阻R:、輸入電容CI和輸出電阻R。，從而引入了負(fù)載效應(yīng)，使得信號源的輸出阻抗和負(fù)載的大小對運算放大器的性能都產(chǎn)生影響。其次加入了輸入失調(diào)電壓，級運算放大器輸出為零時，同相輸入端和反相輸入端之間的電壓差。壓控電壓源/CMRR用來表示運算放大器的共模抑制比(CMRR)，反映運算放大器的共模電平對輸出電壓的影響。運算放大器的噪聲通過均方電壓源和均方電流源等效，單位分別是均方伏特和均方安培，因為噪

22、聲是通過能量譜計算出來的，因此沒有極性，并且假設(shè)噪聲之間總是相加的。 圖3.3 理想運算放大器的等效電路3.2CMOS運算放大器的基本結(jié)構(gòu)在理想情況下，運算放大器具有無窮大的差模電壓增益、無窮大的輸入電阻和零輸出電阻。但是，實際運算放大器的性能只能接近于這些值。多數(shù)系統(tǒng)中，開環(huán)電壓增益Au。2000就能滿足應(yīng)用需要。圖3.4給出單端輸出和差動輸出兩種最簡單的結(jié)構(gòu)。圖3.5給出相應(yīng)的運算放大器的符號。 (a)單端輸出 （b）差動輸出 圖3.4 簡單的運放電路 （a）單端輸出符號 （b）差動輸出符號 圖3.5 運算放大器的符號這兩種電路的低頻小信號電壓增益: （33） 其中，下標(biāo)N和P分別表示NM

23、OS和PMOS。在亞微米器件的微安級典型電流條件下，其增益很難超過20，和理想運放的性能還有較大的差距。為了獲得足夠的增益，單擊運算放大器經(jīng)常采用以下的兩種結(jié)構(gòu):套筒結(jié)構(gòu)和折疊結(jié)構(gòu)。3.3CMOS運算放大器性能指標(biāo)3.3.1開環(huán)增益運放開環(huán)電壓增益是指在開環(huán)狀態(tài)以及標(biāo)稱電源電壓和額定的負(fù)載電阻下，對輸入差模信號的電壓放大倍數(shù)。高頻時與頻率有關(guān)，且運放開環(huán)增益越大，其對應(yīng)的反饋系統(tǒng)精度越高。3.3.2開環(huán)帶寬和增益帶寬積 在小信號激勵下，運放開環(huán)電壓增益會隨頻率的增加而下降。直流增益下降3dB(即0.707)時所對應(yīng)的信號頻率范圍定義為運放的開環(huán)帶寬，也稱為-3dB帶寬，即運放主極點所對應(yīng)的頻率

24、。而增益帶寬積則是指當(dāng)20降到零時對應(yīng)的頻率，開環(huán)電壓增益隨頻率的變化規(guī)律如圖3.9所示。 圖3.9 增益頻率變化曲線3.3.3相位裕度 相位裕度在電路設(shè)計中是非常重要的一個指標(biāo)，主要用來衡量負(fù)反饋系統(tǒng)的穩(wěn)定性，并能用來預(yù)測閉環(huán)系統(tǒng)階躍響應(yīng)的過程。為保證系統(tǒng)的穩(wěn)定，必須在達(dá)到之前下降至1。因此相位裕度就定義為其中是增益為1時對應(yīng)的交點角頻率。一般情況下，運放的相位裕度要求不低于，但此時閉環(huán)頻率響應(yīng)在還是有1.3倍的頻率峰,一般設(shè)計時，取，可證明此時的頻率峰已可忽略。3.3.4共模抑制比差動放大器的一個重要特性就是其對共模擾動影響的抑制能力。共模抑制比的定義為運算放大器差分輸入增益與共模增益的比

25、值的絕對值，即: (34)差模電壓增益越大，共模電壓增益越小，則共模抑制能力越強(qiáng)，放大電路的性能越優(yōu)良，因此希望CMRR值越大越好。共模抑制比有時也用分貝(dB)數(shù)來表示: (35)3.3.5電源電壓抑制比因為在實際使用中的電源也含有噪聲，為了有效抑制電源噪聲對輸出信號的印象，需要了解電源上的噪聲是如何體現(xiàn)在運算放大器的輸出端的。把從運算放大器輸入到輸出的增益除以電源到輸出的增益定義為運算放大器的電源抑制比?，F(xiàn)在的運算放大器逐漸出趨向于低壓低功耗，對供電電源的要求也越來越高，因此這個參數(shù)也相當(dāng)重要。3.3.6功耗由于越來越多運算放大電路應(yīng)用于便攜式設(shè)備以及電池電源供電，電路的功耗就值得關(guān)注了。

26、特別是現(xiàn)廣為使用的筆一記本電腦，由于發(fā)熱以及工作時間等問題，對電腦性能有一定的影響，也對使用者引起一些不方便。所以減小功耗能夠使得系統(tǒng)更加精簡，也使得電源的壽命更長久，而且也能使得芯片在一個適當(dāng)?shù)臏囟认鹿ぷ鳌?.4CMOS高精度運算放大器的主要性能指標(biāo)(l)低失調(diào)電壓在理想情況下，如果把運算放大器的兩個輸入端都接地，相應(yīng)的輸出電壓應(yīng)為零。但事實上，由于輸入級存在失配，輸出電壓并不為零，這種由輸入級的失配引起的反應(yīng)被稱為隨機(jī)失調(diào)。當(dāng)然輸出電壓不為零還有可能跟第二級的輸出電壓沒有很好的設(shè)定，從而導(dǎo)致出現(xiàn)了系統(tǒng)失調(diào)。計算運放的失調(diào)電壓可以建立一個模型即在一個無失調(diào)電壓的運放的同相輸入端串聯(lián)一個直流電

27、壓源。把運放的反相輸入端接地，對同相輸入端進(jìn)行掃描，可以對系統(tǒng)失調(diào)加以仿真，輸出為零時的輸入電壓即為輸入失調(diào)電壓。 (3)高增益和高共模抑制比通常來說，失調(diào)、噪聲和增益以及共模抑制比等都相互影響、相互制約，要降低失調(diào)就要達(dá)到足夠大的開環(huán)增益，相應(yīng)的共模抑制比也會比較高。增大增益的方法下面幾章會詳細(xì)的介紹。第四章運算放大器電路的設(shè)計與分析4.1設(shè)計目標(biāo)所提出的運放設(shè)計目標(biāo)見表4.1。 表4.1 所設(shè)計運放的性能指標(biāo)4.2運算放大器的結(jié)構(gòu)選擇(l)高精度運算放大器需要有較低的失調(diào)電壓。綜合前面的分析，需要考慮通過電路結(jié)構(gòu)來降低隨機(jī)失調(diào)和系統(tǒng)失調(diào)，首先必須采用輸入失調(diào)比較低的輸入結(jié)構(gòu)來降低隨機(jī)失調(diào);

28、其次為了降低系統(tǒng)失調(diào)，需要輸出緩沖級中設(shè)置一定的電路結(jié)構(gòu)。(2)為了達(dá)到高增益的目標(biāo)，需要采用共源一共柵運放輸入結(jié)構(gòu)，為此，選用兩級運放:第一級包括差分輸入級和提供高增益的增益級，而第二級提供軌對軌的輸出擺幅。這樣的兩級結(jié)構(gòu)可以兼顧增益和輸出擺幅的要求。一般很少使用多于兩級的運放結(jié)構(gòu)，因為那樣很難保證系統(tǒng)的穩(wěn)定性。(3) 在中間增益級電路設(shè)計中，電流鏡負(fù)載并不采用傳統(tǒng)的標(biāo)準(zhǔn)共源一共柵結(jié)構(gòu)，而是采用適合在低壓工況下的低壓、寬擺幅共源一共柵結(jié)構(gòu)，提高了運放的精度及工作范圍，在輸出級設(shè)計時，采用了AB類推挽共源極放大器，這樣能夠達(dá)到較大的輸出電壓擺幅。 (4)為了保證運放的穩(wěn)定性，并采用帶有調(diào)零電阻

29、的密勒補(bǔ)償技術(shù)對運放進(jìn)行頻率補(bǔ)償。(5) 在運放的設(shè)計過程中，采用一定的動態(tài)失調(diào)消除技術(shù)既可以減小運放的輸入失調(diào)電壓，同時也可以降低MOS管的閃爍噪聲。4.3輸入級設(shè)計4.3.1傳統(tǒng)運算放大器的輸入級設(shè)計傳統(tǒng)的運算放大器的輸入級一般都采用電流源負(fù)載的差分對，如圖4.1所示，在圖4.1中，假設(shè)MI飽和，山此確定共模輸入電壓的上限為 (41)式中為漏源飽和電壓;為共模輸入電壓;鑄H，為NMOS管MI的閾值電壓;起尾電源的作用，它應(yīng)該偏置到飽和區(qū)。由此確定了共模輸入電壓的一下限值: (42)為了便于計算，暫時不考慮襯底偏置效應(yīng)，又設(shè)漏一源飽和電壓相等，均為O.3V，則從上面兩式可以得到差分對的共模輸

30、入電壓范圍為: （43）如果電源電壓為1.SV，那么共模輸入電壓范圍僅為0.6V。圖4.1 放大器的差分輸入級 4.4低壓寬擺幅共源一共柵電流鏡電路為了提高電壓增益，主流技術(shù)是使用共源一共柵結(jié)構(gòu)的電流鏡負(fù)載。一般地，MOS casco de電流鏡的結(jié)構(gòu)如圖4.8所示。由于M2、M4管的加入，這種電流鏡的小信號輸出電阻為: （44）一般地，粗略計算R。約為: （45） 圖4.1 Casco de 電流鏡電路圖和IV特性可見，相對于一般的電流鏡負(fù)載，casco de結(jié)構(gòu)的輸出電阻提高了約倍。對于器件而言，如果為50，輸出電阻可以提高50倍，可見casco de結(jié)構(gòu)的優(yōu)點。但是圖4.9電路的缺點在于

31、輸出擺幅降低。由IV特性可以看出，電路的最低工作電壓是，如果電壓再降低，M2管將進(jìn)入線性區(qū)，恒流源的輸出電阻會降低，這樣電路增益就會下降。即 （46）實際上，可以經(jīng)過特殊的電路使輸出擺幅增大，這就是下面介紹的寬擺幅共源-共柵電流鏡。在低壓應(yīng)用中，為了提高輸出擺幅，電流鏡負(fù)載一般使用低壓寬擺幅共源-共柵結(jié)構(gòu)。如圖4.9所示。寬擺幅是指電流鏡的最小工作電壓是兩倍的過驅(qū)動電壓，也稱為飽和電壓。很明顯，因為=，由M:的I一V特性得到: (47) 圖4.2 寬擺幅共源共柵電流鏡因為 (48)由前面式子可得： (49) 這樣就得到的柵極電壓為，管處于飽和區(qū)的條就是： (410)即有： (411)這樣就得到

32、，電流鏡總的輸出電壓為： (412)可見，該電路結(jié)構(gòu)比普通的供電源一共柵結(jié)構(gòu)更能獲得大的輸出擺幅。4.4.1中間放大級電路設(shè)計考慮進(jìn)一步提高增益，增加中間級來進(jìn)一步提高增益，同時，采用PMOS管有利于減小噪聲。如圖4.10(a)所示。M16管為中間級放大管，輸出緩沖級的M，7、M!8等也作為中間級放大管的負(fù)載。為了便于分析增益，得出其小信號模型女11圖4.10(b)所示。由14.10(b)可得： (413)故有： （414） （a）增益級電路 （b）增益級電路小信號模型 圖4.10中間放大級電路分析當(dāng)遠(yuǎn)大于時有: (415)其中，為的源極向外看的輸入電阻。從上式可以知道只要增加的寬長比或者增大

33、恒流源就可以提高整個運放的增益。第5章 運算放大器的HSPICE仿真5.1運放開環(huán)增益特性分析將運放接成如圖5.1所示的結(jié)構(gòu)，就可以測量運放的開環(huán)增益曲線。為了便與分析，以下分析均參照傳統(tǒng)運算放大器仿真曲線，得出相對結(jié)論。 圖5.1開環(huán)增益測試圖 運放輸出端接10k和10pF電容負(fù)載在電源電壓為士1.5V，共模輸入電壓為0.1V的條件下做交流小信號分析，可以得到小信號開環(huán)電壓增益的幅頻及相頻特性曲線，如圖5.2所示。從仿真結(jié)果可以看出，在滿足單位增益帶寬的同時，能很好地調(diào)節(jié)相位裕度，低頻開環(huán)電壓增益達(dá) 88dB左右，單位增益帶寬積約為2.5MHz、相位裕度約為800，都滿足了設(shè)計。 圖5.2

34、開環(huán)增益的幅頻特性和相頻特性5.2運算放大器的直流傳輸特性分析5.2.1失調(diào)電壓運放的電源取士1.5V，將運放得反相端接地如圖5.3所示，同時同相端加直流掃描電壓，得到運放的直流傳輸特性仿真曲線如圖5.4所示。當(dāng)輸出電壓lJo=OV時的輸入電壓即為輸入失調(diào)電壓，從圖中可知，失調(diào)電壓為18.7林V，達(dá)到了高精度的要求。 圖5.3 輸入失調(diào)電壓的測量電路 圖5.4 運放失調(diào)電壓測量5.2.2轉(zhuǎn)換速率和建立時間圖5.5是轉(zhuǎn)換速率以及閉環(huán)建立測試時間的測試波形圖。 圖5.5 轉(zhuǎn)換速率和建立時間的測量轉(zhuǎn)換速率是指輸出端電壓變化的極限，它由所能提供的對電容充放電的最大電流決定。壓擺率不受輸出級限制，但由第

35、一級的源一漏極電流決定。建立時間是運算放大器受到小信號激勵時輸出達(dá)到穩(wěn)定值(在預(yù)定的容差范圍內(nèi))所需的時間。較長的建立時間意味著模擬信號處理速率將會降低。圖5.4的仿真結(jié)果如下:閉環(huán)建立時間為2.1哪，在圖中波形上升或下降期間由波形的斜率可以確定轉(zhuǎn)換速率。經(jīng)計算上升沿的轉(zhuǎn)換速率為，下降沿的轉(zhuǎn)換速為:0.89V/us。由圖可知相比傳統(tǒng)運放，雖然所設(shè)計運放的穩(wěn)定性還有待改善，但所設(shè)計運放的轉(zhuǎn)換速率和建立時間性能有了明顯的提高。第6章 結(jié)論與展望對于一個低電壓、高精度CMOS運算放大器進(jìn)行了完整的設(shè)計，其指標(biāo)已達(dá)到了設(shè)計要求，具有一定的先進(jìn)性和指導(dǎo)意義。在設(shè)計中注意了運放在亞微米工藝下的特殊性，使其

36、可用于目前流行的亞微米工藝技術(shù)。論文從收集資料一查閱文獻(xiàn)設(shè)計電路一進(jìn)行理論分析一HsPice仿真，直至完成論文，從2009年開始已經(jīng)歷時一年多。論文的完成使本人對模擬集成電路設(shè)計理論和芯片的工藝規(guī)則有了一定的認(rèn)識，特別是對低電壓、高精度cMOS運算放大器及相關(guān)模擬電路有了更深入的了解。論文比較全面地介紹了低電壓、高精度CMOS運算放大器方面的最新研究成果。借鑒國際上對低壓、高精度運算放大器的最新研究成果，設(shè)計出了新的低電壓高精度運算放大電路。從所設(shè)計的電路的仿真結(jié)果來看，這些電路的實現(xiàn)是可行的。論文的內(nèi)容大致歸納為以下幾點：1、闡述了模擬集成電路設(shè)計在電子行業(yè)一掃的重要地位，說明了本課題研究的

37、重要意義，重點介紹了目前低壓、高精度CMOS運算放大器在國際上的發(fā)展。2、參考國內(nèi)外技術(shù)文獻(xiàn)，研究各種運放電路的組成結(jié)構(gòu)和工作原理。在收已有的相關(guān)技術(shù)成果的基礎(chǔ)上，提出自己的設(shè)計方案并驗證了系統(tǒng)實施的可行性。綜合考慮系統(tǒng)的技術(shù)指標(biāo)和電路實現(xiàn)的復(fù)雜性，并設(shè)計出運放的結(jié)構(gòu)形式。根據(jù)采取CMOS工藝特點和要求，設(shè)計各部件具體的電路形式，如輸入差分對、共源一共柵級、低壓寬擺幅電流鏡、自增益技術(shù)、斬波技術(shù)和密勒補(bǔ)償電容等。特別是對于其中比較復(fù)雜的部件，如共源一共柵輸入級等，根據(jù)其電路特點來設(shè)計電路模型，使其性能最優(yōu)。論文設(shè)計過程中利用了自舉技術(shù)、斬波技術(shù)等創(chuàng)新技術(shù)，使得所設(shè)計的CMOS高精度運算放大器符

38、合了高性能高創(chuàng)新點的要求，自增益結(jié)構(gòu)和斬波技術(shù)的運用不僅增大了系統(tǒng)的開環(huán)增益，而且減小了系統(tǒng)失調(diào)，從而達(dá)到了高精度的要求。然而，正如在文獻(xiàn)綜述中已經(jīng)指出的:不斷的在出現(xiàn)對運算放大器更新、更高的性能要求。而復(fù)雜多變的工作環(huán)境、日益廣闊的應(yīng)用空間，都為運算放大器的發(fā)展提供了機(jī)遇和挑戰(zhàn)。在論文工作過程中筆者覺得以下幾個問題有待于進(jìn)一步探討。首先，對本次設(shè)計而言如何進(jìn)一步降低運放的靜態(tài)電流和工作電壓以及溫度范圍，可以成為以后繼續(xù)關(guān)注和努力的方向;再者，就是目前尚未對所設(shè)計的運放電路制作流片，所以未對芯片做出驗證性的實驗，這正是今后進(jìn)一步研究的方向。致謝在論文即將完成之際，感激所有幫助我，關(guān)心我的老師、親人和朋友首先，要特別感謝我的導(dǎo)師張加宏老師。在我學(xué)習(xí)階段，張老師不僅在專業(yè)技能和知識上對我悉心指導(dǎo)，也教誨了我許多人生的哲理，使我受益匪淺。他嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度和孜孜不倦的鉆研精神將是我長期