實驗五全加器的設(shè)計及應(yīng)用說課材料

1、此文檔僅供收集于網(wǎng)絡(luò)，如有侵權(quán)請聯(lián)系網(wǎng)站刪除實驗五全加器的設(shè)計及應(yīng)用一、實驗?zāi)康模?）進一步加深組和電路的設(shè)計方法。（2）會用真值表設(shè)計半加器和全加器電路，驗證其邏輯功能（3）掌握用數(shù)據(jù)選擇器和譯碼器設(shè)計全加器的方法。預(yù)習(xí)要求（1）根據(jù)表5-1利用與非門設(shè)計半加器電路。（2）根據(jù)表5-2利用異或門及與非門設(shè)計全加器電路。三、實驗器材（1）實驗儀器：數(shù)字電路實驗箱、萬用表；（2）實驗器件：74LS04、74LS08、74LS20、74LS32、74LS86、74LS138、74LS153;四、實驗原理1半加器及全加器電子數(shù)字計算機最基本的任務(wù)之一就是進行算術(shù)運算，在機器中的四則運 算加、減、乘、

2、除都是分解成加法運算進行的，因此加法器便成了計算機 中最基本的運算單元。（1）半加器只考慮了兩個加數(shù)本身，而沒有考慮由低位來的進位（或者把低位來的進 位看成0），稱為半加，完成半加功能的電路為半加器?？驁D如圖 5-1所示 位半加器的真值表如表5-1所示。表5-1 半加器真值表Ai B CiSCi0 0 00 00 1 01 01 0 01 01 1 00 0只供學(xué)習(xí)與交流和數(shù)S C向高位進位1位半加器加數(shù)A B被加數(shù)圖5-1半加器框圖由真值表寫邏輯表達式：畫出邏輯圖，如圖5-2所示:Si A Bi A iBi A BiAi -Bx 一B 1 CiCiAi Bi（a）邏輯圖（b ）邏輯符號圖5-

3、2 半加器（2）全加器能進行加數(shù)、被加數(shù)和低位來的進位信號相加，稱為全加，完成全加功能的電路為全加器。根據(jù)求和結(jié)果給出該位的進位信號。即一位全加器有3個輸入端：A （被加數(shù)）、Bi（加數(shù)）、Ci !（低位向本位的進位）；2個輸出端：Si （和數(shù)）、Ci （向高位的進位）。下面給出了用基本門電路實現(xiàn)全加器的設(shè)計過程。1）列出真值表，如表5-2所示。表5-2全加器真值表AiBiCi 1SiCi0000001010100101100100110011011010111111從表5-2中看出，全加器中包含著半加器，當(dāng)Ci 10時，不考慮低位來的進位，就是半加器。而在全加器中Ci 1是個變量，其值可為0

4、或12）畫出Si、G的卡諾圖，如圖5-3所示BiCi-1Ai0000(11)00010111 10圖5-33）由卡諾圖寫出邏輯表達式:（b） Ci全加器的卡諾圖A BG 1 A Bi Ci(AiBi )Ci 1(AiBi)Ci 1(AiBi) Ci 1(ABi )Ci 1ABiCiACi-1 A BiBiCi-1A Bi (A B )Ci-1Si AiBiCi 11Ai Bi Ci 1如用代數(shù)法寫表達式得:Sim(1,2,4,7) AiBiG 1Cim(3,5,6,7)ABiG 1A Bi Ci 1A Bi Ci1(AB)Ci1 A Bi即：SAiBi Ci-1Ci A Bi(AiBi)Ci-1圖5-4全加器五、實驗內(nèi)容1 利用異或門及與非門實現(xiàn)一位全加器，并驗證其功能 答：邏輯電路圖如下：2.試用全加器實現(xiàn)四位二進制全減器。3試用一片四位二進制全加器將一位 8421BCD碼轉(zhuǎn)換成余3碼，畫出電路圖, 并測試其功能。4試用一片38線譯碼器及四輸入與非門設(shè)計一位全加器，要求電路最簡， 畫出設(shè)計電路圖，并測試其功能。5試用74LS86組成二個四位二進制數(shù)的比較電路，要求兩數(shù)相等時其輸出為 “ 1” ，反之為“ 0”。6.試用雙四選一數(shù)據(jù)選擇器和與非門分別構(gòu)成全加器及全減器，寫出表達式, 畫出邏輯圖，要求電路最簡，并測試其功能。C六