基于8088最小模式最簡(jiǎn)微機(jī)硬件核及LED控制接口設(shè)計(jì)

1、 基于基于 80888088 最小模式最簡(jiǎn)微機(jī)硬件核及最小模式最簡(jiǎn)微機(jī)硬件核及 ledled 控制接口設(shè)計(jì)控制接口設(shè)計(jì) 摘摘 要要：利用 8088 微處理器、時(shí)鐘發(fā)生器和鎖存器組成的 cpu 最小模式下的最 簡(jiǎn)硬件核電路，并在其電路上搭建存儲(chǔ)器、譯碼器和數(shù)碼管而構(gòu)成的簡(jiǎn)單微機(jī)。當(dāng) 程序正確下載到 8088cpu 中后，數(shù)碼管會(huì)循環(huán)顯示 0-f 這 16 個(gè)數(shù)字或字母，并且 每個(gè)數(shù)字或字母顯示時(shí)間為 1s。 關(guān)鍵詞：關(guān)鍵詞：8088 微處理器、最小模式、最簡(jiǎn)硬件核、數(shù)碼管、簡(jiǎn)單微機(jī) abstract: using 8088 microprocessor, the clock generator

2、and cpu latch composed of the smallest mode circuit is the simplest nuclear hardware and build the circuit on the memory, decoder and digital tube consisting of a simple computer. when the program is downloaded to the 8088cpu in the right, the led will cycle through 0-f of these 16 numbers or letter

3、s, and each number or letter shown time 1s. keywords: 8088microprocessor、minimum mode、simplest nuclear hardware、led、simple computer 第 i 頁 目錄目錄 1 前言前言.1 2 2 整體方案設(shè)計(jì)整體方案設(shè)計(jì).2 2.1 方案論證.2 2.2 方案比較.3 3 單元模塊設(shè)計(jì)單元模塊設(shè)計(jì).4 3.1 8088cpu 最小模式下的最簡(jiǎn)硬件核電路模塊.4 3.1.1 8088cpu 器件.5 3.1.2 時(shí)鐘發(fā)生器 8284.6 3.1.3 74las373 與 74las

4、245.6 3.2 存儲(chǔ)器電路模塊.8 3.2.1 sst29ee010.8 3.2.2 hm628128.9 3.3 譯碼器電路模塊.10 3.3.1 74als138.10 3.4 數(shù)碼管電路模塊.11 3.4.1 74hc273.11 3.4.2 數(shù)碼管.12 4 4 軟件設(shè)計(jì)軟件設(shè)計(jì).13 5 5 系統(tǒng)調(diào)試系統(tǒng)調(diào)試.14 6 6 設(shè)計(jì)小結(jié)設(shè)計(jì)小結(jié).15 7 7 致謝致謝.16 8 8 參考文獻(xiàn)參考文獻(xiàn).17 附錄附錄 1 1：電路總圖：電路總圖.18 附錄附錄 2 2：軟件代碼：軟件代碼.20 第 1 頁 1 前言前言 溫度人們通過外部設(shè)備來使用計(jì)算機(jī)，而大多數(shù)外部設(shè)備往往不能直接與

5、cpu 相連，它 們之間的信息交換需要加一個(gè)中間環(huán)節(jié)的電子系統(tǒng)接口電路。對(duì)于我們而言，主要考慮 的就是輸入/輸出（i/o） 。 計(jì)算機(jī)輸入/輸出是計(jì)算機(jī)與外部世界交換信息所必需的手段，輸入/輸出設(shè)備是提供給 用戶使用的設(shè)備。一方面，程序、數(shù)據(jù)和現(xiàn)場(chǎng)物理量等要通過輸入設(shè)備進(jìn)入計(jì)算機(jī)；另一方 面，計(jì)算機(jī)運(yùn)行的結(jié)果和各種控制信號(hào)要通過輸出設(shè)備進(jìn)行顯示、打印或?qū)崿F(xiàn)實(shí)時(shí)控制等。 計(jì)算機(jī)的外設(shè)有機(jī)械式、電子式和機(jī)電式等。這些外設(shè)的工作速度相差甚遠(yuǎn)，信號(hào)的形式及 傳送方式也不同。例如，鍵盤為秒數(shù)量級(jí)，而磁盤則以 0.26mbps 的速度與主機(jī)交換數(shù)據(jù)。 輸入/輸出信號(hào)的形式是數(shù)字量或模擬量（電壓/電流） ，

6、信息傳送方式是串行或并行等。因 此，在 cpu 與外設(shè)之間需要設(shè)置一種部件裝置，使 cpu 和外設(shè)協(xié)調(diào)工作，有效地完成 cpu 與 外界的信息交換，這種起界面作用的部件裝置稱為輸入/輸出接口電路。 在設(shè)計(jì)一個(gè)微機(jī)系統(tǒng)時(shí)，首先明確系統(tǒng)的功能及性能指標(biāo)，然后確定硬件系統(tǒng)和軟件系 統(tǒng)的各自分工，然后再組織進(jìn)行具體設(shè)計(jì)實(shí)施。在整個(gè)設(shè)計(jì)中，要求設(shè)計(jì)者不僅對(duì)微機(jī)有較 深入的了解，而且，還必須對(duì)各種使用部件有較深刻的了解，尤其要非常熟悉部件的外部特 性和性能指標(biāo)等，以便在設(shè)計(jì)的過程中，通過適當(dāng)?shù)慕涌诩夹g(shù)把他們結(jié)合在一起。從這個(gè)意 義上講，接口技術(shù)是設(shè)計(jì)一個(gè)微機(jī)系統(tǒng)的關(guān)鍵。 隨著電子技術(shù)的發(fā)展趨勢(shì)，微機(jī)也來越

7、豐富，它已成為生活、生產(chǎn)、科研等各個(gè)領(lǐng)域的 重要工具，然而在微機(jī)系統(tǒng)中，微處理器的強(qiáng)大功能必須通過外設(shè)才能實(shí)現(xiàn)，而外設(shè)與微處 理器之間的信息交換及通信是靠接口完成的，所以微機(jī)接口技術(shù)是直接影響微機(jī)系統(tǒng)的處理 能力和微機(jī)推廣應(yīng)用的關(guān)鍵。那么，掌握微機(jī)接口技術(shù)是成為當(dāng)代科技工作者和工程技術(shù)人 員應(yīng)用微機(jī)所必不可少的基本技能。 第 2 頁 2 2 整體方案設(shè)計(jì)整體方案設(shè)計(jì) 整個(gè)設(shè)計(jì)的思路是：利用微處理器、時(shí)鐘發(fā)生器和鎖存器組成的最小模式下的最簡(jiǎn)硬件 核電路，并在其電路上搭建存儲(chǔ)器、譯碼器和數(shù)碼管而構(gòu)成的簡(jiǎn)單微機(jī)。當(dāng)程序正確下載到 微處理器中后，數(shù)碼管會(huì)循環(huán)顯示 0-f 這 16 個(gè)數(shù)字或字母，并且每

8、個(gè)數(shù)字或字母顯示時(shí)間 為 1s。 2.12.1 方案論證方案論證 設(shè)計(jì)中采用了兩個(gè)方案，具體的方案見方案一和方案二。 方案一：基于 8088cpu 最小模式最簡(jiǎn)硬件核的 led 接口電路設(shè)計(jì)方案 本方案主要由 8088cpu 最小模式下的最簡(jiǎn)硬件核電路、存儲(chǔ)器電路、譯碼器電路和數(shù) 碼管電路四部分組成。其原理框圖如 2.1，該方案主要選擇 8284 作為 8088cpu 的時(shí)鐘芯片、 74als373 作為地址鎖存器、74als245 作為數(shù)據(jù)緩沖器、74las138 作為譯碼器以及 29ee010 和 hm628128 作為存儲(chǔ)器芯片。 時(shí)鐘芯片電路 8 0 8 8 微 處 理 器 地址鎖存器

9、電路 數(shù)據(jù)緩沖器電路 譯 碼 器 電 路 數(shù)碼管顯示電路 存儲(chǔ)器電路輸 入 信 號(hào) 圖 2.1 基于 8088cpu 最小模式最簡(jiǎn)硬件核的 led 接口電路原理框圖 方案二：基于 at89c51 單片機(jī)的數(shù)碼管接口控制電路設(shè)計(jì)方案 此方案主要由 at89c51 單片機(jī)電路和數(shù)碼管電路兩部分組成。其原理框圖如圖 2.2，該 方案主要采用對(duì) at89c51 單片機(jī)編寫可實(shí)現(xiàn)的程序后，直接控制數(shù)碼管，即可達(dá)到數(shù)碼管 循環(huán)顯示 0-f 這 16 個(gè)數(shù)字或字母，并且每個(gè)數(shù)字或字母顯示時(shí)間為 1s。 第 3 頁 a t 8 9 c 5 1 單 片 機(jī) 輸 入 信 號(hào) 設(shè) 備 數(shù) 碼 管 顯 示 圖 2.2

10、 基于 at89c51 單片機(jī)的數(shù)碼管接口控制電路原理框圖 2.22.2 方案比較方案比較 方案一設(shè)計(jì)的系統(tǒng)電路較多，各個(gè)部分（鎖存器、譯碼器和存儲(chǔ)器等）也清晰呈現(xiàn)，很 直觀理解接口的設(shè)計(jì)部分。方案二涉及的電路相對(duì)簡(jiǎn)單，單片機(jī)在控制數(shù)碼管的硬件操作方 便，調(diào)試也易行。本次課程設(shè)計(jì)的目的是讓我們理解微機(jī)接口的重要意義，而單片機(jī)相對(duì) 8088 而言，已經(jīng)集成了存儲(chǔ)器，如采用單片機(jī)設(shè)計(jì)，則無法理解接口技術(shù)的基礎(chǔ)意義所在， 因此，設(shè)計(jì)采用方案一。 第 4 頁 3 單元模塊設(shè)計(jì)單元模塊設(shè)計(jì) 由于采用方案一，由其總體設(shè)計(jì)原理框圖（圖 2.1）可知，主要由 8088cpu 最小模式下 的最簡(jiǎn)硬件核電路、存儲(chǔ)

11、器電路、譯碼器電路和數(shù)碼管電路四個(gè)模塊組成，下面將對(duì)各個(gè)模 塊的一些電路和器件做一些簡(jiǎn)單介紹。 3.13.1 8088cpu8088cpu 最小模式下的最簡(jiǎn)硬件核電路模塊最小模式下的最簡(jiǎn)硬件核電路模塊 集成溫度傳感器 8088cpu 最小模式下的最簡(jiǎn)硬件核電路可以產(chǎn)生掛接其他功能部件的 獨(dú)立地址總線、數(shù)據(jù)總線和必要的控制總線信號(hào)，并可用其構(gòu)造實(shí)用化最小微機(jī)系統(tǒng)，不要 求多主控部件和非屏蔽中斷功能，其原理圖見圖 3.1。 123456 a b c d 654321 d c b a title numberrevisionsize b date:23-dec-2010sheet of file:h

12、:07三三三三三三三三三三三三三三computer designcomputer.ddbdrawn b y: ad 0 16 a8 8 ad 1 15 a9 7 ad 2 14 a10 6 ad 3 13 a11 5 ad 4 12 a12 4 ad 5 11 a13 3 ad 6 10 a14 2 ad 7 9 a15 39 a16/s3 38 nm i 17 a17/s4 37 int r 18 a18/s5 36 a19/s6 35 rd 32 s0/den 26 wr /loc 29 s1d t/r 27 ho ld 31 s2io/m 28 hl da 30 al eqs0 25 m

13、n /mx 33 ina qs1 24 sso 34 te st 23 cl k 19 re ady 22 re set 21 u2 8088 f/c 13 re ady 5 efi 14 cl k 8 csy nc 1 pc lk 2 as ync 15 os c 12 re set 10 x1 17 x2 16 rd y1 4 rd y2 6 ae n1 3 re s 11 ae n2 7 u1 8284 d0 3 q0 2 d1 4 q1 5 d2 7 q2 6 d3 8 q3 9 d4 13 q4 12 d5 14 q5 15 d6 17 q6 16 d7 18 q7 19 oe 1

14、le 11 u5 74a ls373 d0 3 q0 2 d1 4 q1 5 d2 7 q2 6 d3 8 q3 9 d4 13 q4 12 d5 14 q5 15 d6 17 q6 16 d7 18 q7 19 oe 1 le 11 u4 74a ls373 a0 2 a1 3 a2 4 a3 5 a4 6 a5 7 a6 8 a7 9 b0 18 b1 17 b2 16 b3 15 b4 14 b5 13 b6 12 b7 11 e 19 dir 1 u3 74a ls245 a 1 b 2 c 3 e1 4 e2 5 e3 6 y0 15 y1 14 y2 13 y3 12 y4 11

15、y5 10 y6 9 y7 7 u7 74a ls138 a 1 b 2 c 3 e1 4 e2 5 e3 6 y0 15 y1 14 y2 13 y3 12 y4 11 y5 10 y6 9 y7 7 u6 74a ls138 d1 3 q1 2 d2 4 q2 5 d3 7 q3 6 d4 8 q4 9 d5 13 q5 12 d6 14 q6 15 d7 17 q7 16 d8 18 q8 19 cl k 11 cl r 1 u8 74h c273 1 2 3 4 5 6 7 a b c d e f g 8 dp 9 gn d a bf c g d e dp le d a0 12 a1

16、11 a2 10 a3 9 a4 8 a5 7 a6 6 a7 5 a8 27 a9 26 a10 23 a11 25 a12 4 a13 28 a14 29 a15 3 a16 2 ce 22 oe 24 we 31 vpp 1 d0 13 d1 14 d2 15 d3 17 d4 18 d5 19 d6 20 d7 21 u9 29e e010 a0 12 a1 11 a2 10 a3 9 a4 8 a5 7 a6 6 a7 5 a8 27 a9 26 a10 23 a11 25 a12 4 a13 28 a14 29 a15 3 a16 2 ce 22 oe 24 we 31 vpp 1

17、 d0 13 d1 14 d2 15 d3 17 d4 18 d5 19 d6 20 d7 21 u10 hm 628128 x2 cy 1 x1 三三 r3 1k r4 1k r1 100 r2 1k c1 22uf vc c vc c vc c vc c vc c vc c ad 0 ad 1 ad 2 ad 3 ad 4 ad 5 ad 6 ad 7 nm i int r rd wr int a al e io/m de n dt r ad 19 ad 18 ad 17 ad 16 ad 15 ad 14 ad 13 ad 12 ad 11 ad 10 ad 9 ad 8 pc lk r

18、e set dt r de n ad 7 ad 6 ad 5 ad 4 ad 3 ad 2 ad 1 ad 0 al e ad 19 ad 18 ad 17 ad 16 al e ad 7 ad 6 ad 5 ad 4 ad 3 ad 2 ad 1 ad 0a0 a1 a2 a3 a4 a5 a6 a7 a16 a17 a18 a19 d0 d1 d2 d3 d4 d5 d6 d7 a5 a6 a7 io/m io/m a19 a18 a17ra mc ro mc y0 y0 d7 d6 d5 d4 d3 d2 d1 d0 we rd ro mc a15 a14 a13 a12 a11 a10

19、 a9 a8 a7 a6 a5 a4 a3 a2 a1 d0 d1 d2 d3 d4 d5 d6 d7 a0 a1 a2 a3 a4 a5 a6 a7 a8 a9 a10 a11 a12 a13 a14 a15 a16 ra mc rd wr d0 d1 d2 d3 d4 d5 d6 d7 a16 a19a0 d7d0 wr .rd.io/m int r.in ta re set.pclk y7y1 三 三 三 三 三 三 三 三 d1 d1 下下下下下 下下下下下下下下 8088cpu下下下下下下下下下下下下下 下下8088下下下下下下下下下下下下下下 圖 3.1 8088cpu 最小模式下

20、的最簡(jiǎn)硬件核電路原理圖 如圖 3.1 所示：鎖存器采用兩片 74als373，其輸出允許非 oe 接地，使得輸出端處于 常通態(tài)。數(shù)據(jù)收發(fā)器采用一片 74las245。由于 8088cpu 的外部數(shù)據(jù)線為 8 根，所以只需要 8 根地址線 a7a0 分時(shí)復(fù)用為數(shù)據(jù)線，而 a15a8 則作為獨(dú)立的地址線并在一次總線操作 中保持其地址信號(hào)不變（輸出有鎖存功能） ，所以在地址總線上掛接功能器件不多的情況下， 可以省去 a15a8 外接的鎖存器，以降低電路的復(fù)雜性，提高電路的可靠性。如果地址總 線上負(fù)載較多，則仍需加接鎖存器以提高驅(qū)動(dòng)能力。8088 內(nèi)部沒有時(shí)鐘發(fā)生器電路，8284 提供給 8088 使

21、用的單片時(shí)鐘發(fā)生器。8284 是一種高性能的 cmos 時(shí)鐘發(fā)生器，主要用來服 務(wù)于 cmos 何 nmos 微處理器，其內(nèi)部包含一個(gè)受晶體控制的振蕩器、一個(gè)除 3 計(jì)數(shù)器， 第 5 頁 用來產(chǎn)生系統(tǒng)所需要的時(shí)鐘信號(hào) clk，同時(shí)對(duì)外部 ready 信號(hào)和系統(tǒng)復(fù)位信號(hào) reset 進(jìn) 行同步，它的輸出送向 8088 相應(yīng)引腳。 3.1.13.1.1 8088cpu8088cpu 器件器件 1979 年，intel 公司開發(fā)出了 8088，8088 采用 40 針的 dip 封裝，工作頻率為 6.66mhz、7.16mhz 或 8mhz，微處理器集成了大約 29000 個(gè)晶體管。直到 1981

22、年，ibm 公司 將 8088 芯片用于其研制的 pc 機(jī)中，從而開創(chuàng)了全新的微機(jī)時(shí)代。也正是從 8088 開始，個(gè) 人電腦的概念開始在全世界范圍內(nèi)發(fā)展起來。從 8088 應(yīng)用帶 ibmpc 機(jī)上開始，個(gè)人電腦真 正走進(jìn)了人們的工作和生活之中，它也標(biāo)志著一個(gè)新時(shí)代的開始。 8088 微處理器是一個(gè) intel 以 8086 為基礎(chǔ)的微處理器，擁有 16 位元暫存器和 8 位元 外部資料的總線。8088 使用 8 位元的設(shè)計(jì)，所針對(duì)的是較為經(jīng)濟(jì)之系統(tǒng)。在它推出時(shí)候， 大的資料總線寬度電路板還是相當(dāng)?shù)匕嘿F。8088 的預(yù)取貯列是 4 字節(jié)，相對(duì)于 8086 的是 6 字節(jié)。其原理圖如圖 3.2。

23、8088cpu 內(nèi)部用兩個(gè)獨(dú)立的功能部件組成，分別為 biu 和 eu。biu 由段寄存器、ip、指 令隊(duì)列、地址加法器和控制邏輯組成，其功能是負(fù)責(zé)從內(nèi)存中取指令隊(duì)列，實(shí)現(xiàn) cpu 與存儲(chǔ) 器、i/o 接口之間的數(shù)據(jù)傳送。eu 由通用寄存器、f 寄存器、alu 和 eu 控制部件組成。eu 的功能是分析指令和執(zhí)行指令。 圖 3.2 8088cpu 原理圖 3.1.23.1.2 時(shí)鐘發(fā)生器時(shí)鐘發(fā)生器 82848284 8284 內(nèi)部集成有振蕩電路，只需要在 x1 和 x2 兩端外接石英晶體（晶體的平率為所需 要的處理器頻率的 3 倍）即可，十分簡(jiǎn)便。若不這樣，還有一個(gè)方案可選，即由 efi 端輸

24、入 一個(gè) ttl 電平的振蕩信號(hào)作為時(shí)鐘源。到底采用哪種方案，由 f/非 c 信號(hào)來控制。振蕩信 號(hào)經(jīng) 3 分頻后為處理時(shí)鐘 clk，這是一個(gè)占空比為 33%的 mos 驅(qū)動(dòng)信號(hào)。在經(jīng)過 2 分頻后為 第 6 頁 外部設(shè)備時(shí)鐘信號(hào) pclk，是占空比為 50%的 ttl 電平信號(hào)。csync 輸入端是為多個(gè) 8284 的 時(shí)鐘同步而設(shè)置的，在系統(tǒng)中只有一個(gè) 8284 時(shí)鐘電路的情況下，此端應(yīng)接地，否則分頻計(jì) 數(shù)器將不工作。其內(nèi)部結(jié)構(gòu)圖如圖 3.3。 圖 3.3 時(shí)鐘發(fā)生器 8284 內(nèi)部結(jié)構(gòu) 由其內(nèi)部結(jié)構(gòu)圖可以看出，由 res 產(chǎn)生 reset 信號(hào)的是一個(gè)施密特觸發(fā)器和一個(gè)同 步 d 觸發(fā)器

25、。由于在同步觸發(fā)器 d 端接由一個(gè)施密特觸發(fā)器，因此對(duì)復(fù)位輸入信號(hào) res 的邊沿要求不嚴(yán)格，只需低電平寬度不大于 50us 即可。另外還要求當(dāng) res 電平由低變高 后至少要持續(xù) 4 個(gè)時(shí)鐘周期才可以發(fā)生有效復(fù)位。本設(shè)計(jì)用一個(gè)簡(jiǎn)單的 rc 放電回路實(shí)現(xiàn) 復(fù)位操作。當(dāng)系統(tǒng)加電時(shí)，電容 c 瞬時(shí)導(dǎo)通并開始充電，res 點(diǎn)電位將保證維持大于 50us 的低電平，從而經(jīng)過 8284 同步和轉(zhuǎn)換后成為 8088 所需要的復(fù)位信號(hào) reset，實(shí)現(xiàn)加電復(fù) 位。同理當(dāng)按下開關(guān) s1 時(shí)也可能實(shí)現(xiàn)同樣的功能。 3.1.33.1.3 74las37374las373 與與 74las24574las245 7

26、4las373 用作地址鎖存器。373 為八 d 鎖存器器，共有 54/74s373 和 54/74ls373 兩 種結(jié)構(gòu)形式，其主要電器特性的典型值如表 3.1。 型號(hào) tpdpd 54s373/74s3737ns525mw 54ls373/74ls37317ns120mw 表 3.1 373 的主要電器特性值 373 的輸出端 q0q7 可直接與總線相連。當(dāng)三態(tài)允許控制端 oe 為高電平時(shí)，q0 q7 呈高阻態(tài)，即不驅(qū)動(dòng)總線，也不為總線的負(fù)載，但鎖存器內(nèi)部的邏輯錯(cuò)做不受影響。當(dāng) 鎖存器允許端 le 為高電平時(shí)，q 隨數(shù)據(jù) d 而變，當(dāng) le 為低電平時(shí)，q 被鎖存在已建立 的數(shù)據(jù)電平。當(dāng)

27、le 端施密特觸發(fā)器的輸入滯后作用，使交流和直流噪聲抗擾度被改善 400mv。其原理圖和真值表如下。 第 7 頁 dnleoeon hhlh lhll xllq0 xxh 高阻態(tài) 圖 3.4 74als373 原理圖和真值表 74las245 用作數(shù)據(jù)緩沖器。74ls245 是我們常用的芯片，用來驅(qū)動(dòng)數(shù)碼管或者其他的 設(shè)備，它是 8 路同相三態(tài)雙向總線收發(fā)器，可雙向傳輸數(shù)據(jù)，既可以輸出，也可以輸入數(shù) 據(jù)，也可用于 8051 單片機(jī)的 p0 口作為總線驅(qū)動(dòng)器。其原理圖如下。 圖 3.5 74las245 原理圖 3.23.2 存儲(chǔ)器電路模塊存儲(chǔ)器電路模塊 依據(jù)元器件的價(jià)格和系統(tǒng)制作的性價(jià)比，存儲(chǔ)

28、器采用容量為 128k*8 字節(jié)的 rom 和 128k*8 字節(jié)的靜態(tài) ram。由于本次設(shè)計(jì)主要用于數(shù)碼管的簡(jiǎn)單顯示，其程序也非較大型 程序，固只設(shè)計(jì)了 1 片 128k 的 rom 和 1 片 128k 的 ram 芯片。存儲(chǔ)器電路原理圖如圖 3.6。 第 8 頁 123456 a b c d 654321 d c b a title numberrevisionsize b date:23-dec-2010sheet of file:h:07三三三三三三三三三三三三三三computer designcomputer.ddbdrawn b y: ad 0 16 a8 8 ad 1 15 a

29、9 7 ad 2 14 a10 6 ad 3 13 a11 5 ad 4 12 a12 4 ad 5 11 a13 3 ad 6 10 a14 2 ad 7 9 a15 39 a16/s3 38 nm i 17 a17/s4 37 int r 18 a18/s5 36 a19/s6 35 rd 32 s0/den 26 wr /loc 29 s1d t/r 27 ho ld 31 s2io/m 28 hl da 30 al eqs0 25 mn /mx 33 ina qs1 24 sso 34 te st 23 cl k 19 re ady 22 re set 21 u2 8088 f/c 1

30、3 re ady 5 efi 14 cl k 8 csy nc 1 pc lk 2 as ync 15 os c 12 re set 10 x1 17 x2 16 rd y1 4 rd y2 6 ae n1 3 re s 11 ae n2 7 u1 8284 d0 3 q0 2 d1 4 q1 5 d2 7 q2 6 d3 8 q3 9 d4 13 q4 12 d5 14 q5 15 d6 17 q6 16 d7 18 q7 19 oe 1 le 11 u5 74a ls373 d0 3 q0 2 d1 4 q1 5 d2 7 q2 6 d3 8 q3 9 d4 13 q4 12 d5 14

31、q5 15 d6 17 q6 16 d7 18 q7 19 oe 1 le 11 u4 74a ls373 a0 2 a1 3 a2 4 a3 5 a4 6 a5 7 a6 8 a7 9 b0 18 b1 17 b2 16 b3 15 b4 14 b5 13 b6 12 b7 11 e 19 dir 1 u3 74a ls245 a 1 b 2 c 3 e1 4 e2 5 e3 6 y0 15 y1 14 y2 13 y3 12 y4 11 y5 10 y6 9 y7 7 u7 74a ls138 a 1 b 2 c 3 e1 4 e2 5 e3 6 y0 15 y1 14 y2 13 y3

32、12 y4 11 y5 10 y6 9 y7 7 u6 74a ls138 d1 3 q1 2 d2 4 q2 5 d3 7 q3 6 d4 8 q4 9 d5 13 q5 12 d6 14 q6 15 d7 17 q7 16 d8 18 q8 19 cl k 11 cl r 1 u8 74h c273 1 2 3 4 5 6 7 a b c d e f g 8 dp 9 gn d a bf c g d e dp le d a0 12 a1 11 a2 10 a3 9 a4 8 a5 7 a6 6 a7 5 a8 27 a9 26 a10 23 a11 25 a12 4 a13 28 a14

33、29 a15 3 a16 2 ce 22 oe 24 we 31 vpp 1 d0 13 d1 14 d2 15 d3 17 d4 18 d5 19 d6 20 d7 21 u9 29e e010 a0 12 a1 11 a2 10 a3 9 a4 8 a5 7 a6 6 a7 5 a8 27 a9 26 a10 23 a11 25 a12 4 a13 28 a14 29 a15 3 a16 2 ce 22 oe 24 we 31 vpp 1 d0 13 d1 14 d2 15 d3 17 d4 18 d5 19 d6 20 d7 21 u10 hm 628128 x2 cy 1 x1 三三

34、r3 1k r4 1k r1 100 r2 1k c1 22uf vc c vc c vc c vc c vc c vc c ad 0 ad 1 ad 2 ad 3 ad 4 ad 5 ad 6 ad 7 nm i int r rd wr int a al e io/m de n dt r ad 19 ad 18 ad 17 ad 16 ad 15 ad 14 ad 13 ad 12 ad 11 ad 10 ad 9 ad 8 pc lk re set dt r de n ad 7 ad 6 ad 5 ad 4 ad 3 ad 2 ad 1 ad 0 al e ad 19 ad 18 ad 1

35、7 ad 16 al e ad 7 ad 6 ad 5 ad 4 ad 3 ad 2 ad 1 ad 0a0 a1 a2 a3 a4 a5 a6 a7 a16 a17 a18 a19 d0 d1 d2 d3 d4 d5 d6 d7 a5 a6 a7 io/m io/m a19 a18 a17ra mc ro mc y0 y0 d7 d6 d5 d4 d3 d2 d1 d0 we rd ro mc a15 a14 a13 a12 a11 a10 a9 a8 a7 a6 a5 a4 a3 a2 a1 d0 d1 d2 d3 d4 d5 d6 d7 a0 a1 a2 a3 a4 a5 a6 a7 a

36、8 a9 a10 a11 a12 a13 a14 a15 a16 ra mc rd wr d0 d1 d2 d3 d4 d5 d6 d7 a16 a19a0 d7d0 wr .rd.io/m int r.in ta re set.pclk y7y1 三 三 三 三 三 三 三 三 d1 d1 下下下下下 下下下下下下下下 8088cpu下下下下下下下下下下下下下 下下8088下下下下下下下下下下下下下下 圖 3.6 存儲(chǔ)器電路原理圖 8088 具有 1 兆字節(jié)空間的尋址能力，結(jié)合存儲(chǔ)器，為此可將 1m 的存儲(chǔ)空間分成 8 個(gè) 128k 的存儲(chǔ)空間?？紤]到 rom 的地址空間必須包含復(fù)位狀態(tài)下第

37、 1 條指令的地址 ffff0h，所以將 rom 的地址范圍確定在 1m 地址空間的最高端 128k 范圍。另外因?yàn)橹?斷向量表必須建立在 1m 存儲(chǔ)空間的最低 1k 字節(jié)范圍內(nèi)，所以將 ram 芯片的地址范圍確 定在 1m 地址空間的最低端 128k 范圍。 128k*8 的 rom 和 128k*8 的 ram 分別采用 flash rom 29ee010、hm628128。 3.2.13.2.1 sst29ee010sst29ee010 sst29ee010 是容量為 1m 位*8=128k 字節(jié)的 flash rom 芯片，由于性價(jià)比高，它 在許多 pc 機(jī)主板中被用作 bios ro

38、m。它可重復(fù)擦寫 10 萬次，寫入數(shù)據(jù) 100 年不會(huì)丟失。 它也采用了頁的擦/寫結(jié)構(gòu)，每頁 128 字節(jié)，共 1024 頁，5v 編程電壓。其空間分配和原理 圖如圖 3.7。 flash rom 是在 eprom 工藝的基礎(chǔ)上，增加了整片電擦除和電可編程功能，這使 它的集成度和制造成本與 eprom 相近，功能與 e2prom 相似，而編程速度卻大大超過前 兩者，所以 flash rom 兼有 eprom 和 e2prom 兩者的優(yōu)點(diǎn)，是性價(jià)比和可靠性較高的 大容量可讀寫、非易失性存儲(chǔ)器。flash rom 的缺點(diǎn)主要是只能進(jìn)行整片和分塊擦除， 不能按存儲(chǔ)單元進(jìn)行字節(jié)擦除。 第 9 頁 12

39、8k ram 768k 無用區(qū) 128k rom 00000h 20000h e0000h fffffh 圖 3.7 sst29ee010 的空間分配和原理圖 3.2.23.2.2 hm628128hm628128 此芯片為日立公司生產(chǎn)的 128k*8 位靜態(tài)可讀寫的靜態(tài) ram 芯片。它能夠在存儲(chǔ)器中 任意指定的地方隨時(shí)寫入或讀出信息，當(dāng)電源掉電時(shí)， ram 里的內(nèi)容即消失。其內(nèi)容的存 取是以字節(jié)為單位的，為了區(qū)別各個(gè)不同字節(jié)，將每個(gè)字節(jié)的存儲(chǔ)單元賦予 4 個(gè)編號(hào)，該 編號(hào)為這個(gè)存儲(chǔ)單元的地址，存儲(chǔ)單元式存儲(chǔ)的最基本單位，不同的單元由不同的地址。 在讀寫操作時(shí)，可以按照地址訪問某個(gè)單一元。h

40、m628128 其原理圖如圖 3.8。 靜態(tài) ram 的基本存儲(chǔ)電路為觸發(fā)器，每個(gè)觸發(fā)器存放一位二進(jìn)制信息，由若干個(gè)觸發(fā) 器組成一個(gè)存儲(chǔ)單元，再由若干存儲(chǔ)單元組成存儲(chǔ)器矩陣，加上地址譯碼器和讀 /寫控制電 路就組成靜態(tài) ram。與動(dòng)態(tài) ram 相比，靜態(tài) ram 無須考慮保持?jǐn)?shù)據(jù)而設(shè)置的。 圖 3.8 hm628128 原理圖 第 10 頁 3.33.3 譯碼器電路模塊譯碼器電路模塊 整個(gè)設(shè)計(jì)電路中，共采用了兩片 74als138，一片用于存儲(chǔ)器，一片用于各種外設(shè)接口。 對(duì)于存儲(chǔ)器而言，由于覆蓋全部 1m 的地址空間需要 8 片 128k 的存儲(chǔ)器芯片，故可用 最高的 3 根地址線 a19a1

41、7 經(jīng) 3/8 譯碼器 74als138 譯碼后產(chǎn)生 8 根獨(dú)立的片選信號(hào)。 而其他 17 根地址線 a16a0 則可直接與存儲(chǔ)器芯片地址線相連。74als138 的 c、b、a 腳分別與 a19、a18、a17 相接，產(chǎn)生的譯碼輸出 ya0 接 ram 芯片的片選非 cs1，對(duì)應(yīng) 地址空間為 00000h1ffffh；ya7 接 e2rom 的片選 ce，對(duì)應(yīng)地址空間為 e0000h fffffh。由于 8088cpu 對(duì)存儲(chǔ)器進(jìn)行讀寫時(shí) m/io 引腳為低電平，故可用于其接 74als138 的兩個(gè)低電平有效地允許信號(hào)引腳 g2a 和 g2b。g1 則接高電平，使其始終有 效。 對(duì)于外設(shè)接

42、口而言，考慮到一般的外設(shè)接口電路所需要的內(nèi)部地址信號(hào)線為 13 根， 故保留 a2a03 根地址線，用于各種接口電路的內(nèi)部地址選擇。另外，由于本設(shè)計(jì)為一簡(jiǎn) 單的小系統(tǒng)，可能用到的外設(shè)不多，故選用 1 片 3/8 譯碼器 74als138，最多產(chǎn)生 8 個(gè)外設(shè) 的片選信號(hào)。而用 a7a3 共三根地址線為 3/8 譯碼器提供輸入信號(hào)，分別接 74als138 的 c、b、a 腳。 3.3.13.3.1 74als13874als138 74als138 是一種 3 線8 線譯碼器，它的功能是將具有特定含義的二進(jìn)制碼轉(zhuǎn)換成對(duì) 應(yīng)的輸出信號(hào)。其原理圖如圖 3.9。 圖 3.9 74als138 原理圖

43、 第 11 頁 3.43.4 數(shù)碼管電路模塊數(shù)碼管電路模塊 此模塊電路主要由驅(qū)動(dòng)電路和數(shù)碼管構(gòu)成。由于數(shù)據(jù)總線的驅(qū)動(dòng)能力有限，而數(shù)碼管需 要較大的驅(qū)動(dòng)電流，所以在數(shù)據(jù)總線和數(shù)碼管之間添加了一個(gè)帶鎖存功能的驅(qū)動(dòng)電路。選用 的驅(qū)動(dòng)芯片是 74hc273。 對(duì)于 74hc273 控制其進(jìn)行數(shù)據(jù)更新及鎖存的信號(hào)時(shí) clk，故將它與外設(shè)地址譯碼器 74hc138 的 y0 相接。當(dāng) cpu 執(zhí)行“out 00h al”指令時(shí)，會(huì)使 y0 產(chǎn)生一個(gè)短暫的低電 平脈沖送到 74hc273 的 clk 端，從而把 al 中的內(nèi)容鎖存到 74hc273 的輸出端，其中為 “1”的位將使數(shù)碼管對(duì)應(yīng)的端發(fā)亮。由于不

44、需要通過程序?qū)?74hc273 進(jìn)行清 0，所以其清 0 端 clr 固定接高電平。74hc273 的 8 個(gè)輸出直接與數(shù)碼管的 8 個(gè)段輸入相接。 3.4.13.4.1 74hc27374hc273 74hc273 是一種 8d 鎖存器，對(duì)脈沖電平敏感的存儲(chǔ)單元電路，可以在特定輸入脈沖 電平作用下改變狀態(tài)。其原理圖如圖 3.10。 圖 3.10 74hc273 原理圖 3.4.23.4.2 數(shù)碼管數(shù)碼管 數(shù)碼管采用 8 段共陰極類型。它使用半導(dǎo)體發(fā)光器件，其基本單元是發(fā)光二極管。其 原理圖如圖 3.11。共陰數(shù)碼管在應(yīng)用時(shí)應(yīng)將公共極 com 接到地線 gnd 上，當(dāng)某一字段發(fā) 第 12 頁

45、光二極管的陽極為高電平時(shí)，相應(yīng)字段就點(diǎn)亮。當(dāng)某一字段的陽極為低電平時(shí)，相應(yīng)字段 就不亮。 圖 3.11 數(shù)碼管原理圖 第 13 頁 4 4 軟件設(shè)計(jì)軟件設(shè)計(jì) 本文設(shè)計(jì)的內(nèi)容是利用 8088cpu 的最小工作模式構(gòu)成一個(gè)簡(jiǎn)單結(jié)構(gòu)微機(jī)硬件核，并用該 硬件核設(shè)計(jì)一個(gè)簡(jiǎn)易 led 控制接口。其需要達(dá)到的基本要求有基于 8088 最小模式的最簡(jiǎn)結(jié) 構(gòu)硬件核，在上述硬件核基礎(chǔ)上實(shí)現(xiàn)一個(gè)可以運(yùn)行程序的簡(jiǎn)單微機(jī)系統(tǒng)在上述硬件核基礎(chǔ)上 實(shí)現(xiàn)一個(gè)可以運(yùn)行程序的簡(jiǎn)單微機(jī)系統(tǒng)，并在系統(tǒng)上電以后，數(shù)碼管循環(huán)顯示 16 進(jìn)制數(shù)字 0-f，每個(gè)數(shù)字顯示時(shí)間為 1s。 在其四個(gè)模塊連接好后，正確編寫程序。當(dāng)系統(tǒng)復(fù)位或者上電的

46、時(shí)候，程序下載成功， 就可以在設(shè)計(jì)系統(tǒng)上面運(yùn)行，系統(tǒng)首先將 ds 初始化為 cs 的值，然后將顯示碼的偏移地址送 入 bx 中存儲(chǔ)，dl 放置顯示計(jì)數(shù)值 0-f，經(jīng)過換碼后向數(shù)碼管輸出顯示碼，然后顯示計(jì)數(shù)加 1，即可實(shí)現(xiàn)設(shè)計(jì)要求。其整體顯示程序設(shè)計(jì)框圖 4.1。 上電或復(fù)位 開始 取偏移地址 顯示碼輸入數(shù)碼管 指向下一顯示碼 顯示 y n 圖 4.1 整體顯示程序設(shè)計(jì)框圖 第 14 頁 5 5 系統(tǒng)調(diào)試系統(tǒng)調(diào)試 由于設(shè)計(jì)中， ，并沒有硬件的設(shè)計(jì)，而主要是軟件的設(shè)計(jì)，因此調(diào)試重點(diǎn)在于軟件部分。 而接口電路的實(shí)現(xiàn)是離不開硬件，但硬件又無法單獨(dú)構(gòu)建，此次仿真無法進(jìn)行。 系統(tǒng)的調(diào)試只能針對(duì)程序而進(jìn)行，

47、即在 dos 環(huán)境下 debug 調(diào)試。其調(diào)試過程圖如圖 5.1。 圖 5.1 系統(tǒng)程序調(diào)試過程圖 第 15 頁 6 6 設(shè)計(jì)小結(jié)設(shè)計(jì)小結(jié) 本文實(shí)現(xiàn)了基于 8088cpu 最小模式最簡(jiǎn)硬件核的 led 接口電路設(shè)計(jì)，達(dá)到了使其數(shù)碼管 能夠循環(huán)顯示 16 進(jìn)制數(shù)字 0-f，每個(gè)數(shù)字顯示時(shí)間為 1s。 通過此次設(shè)計(jì)，讓我明白微機(jī)接口技術(shù)的重要意義。相比如今電子技術(shù)發(fā)展，本次設(shè)計(jì) 器件已過時(shí)，但無一例外，現(xiàn)在先進(jìn)的器件都是在哪些已過時(shí)的器件上加以改造而成。對(duì)于 我們而言，通過這些過時(shí)的器件才能更好明白如今的接口技術(shù)的發(fā)展歷程，明白其重要性， 否則連入門的知識(shí)都無法理解。 盡管設(shè)計(jì)的內(nèi)容呈現(xiàn)較簡(jiǎn)單，但

48、若要弄懂各個(gè)部分的設(shè)計(jì)原則，則需要具體的參數(shù)衡量， 才能采用所需的器件。而以我們現(xiàn)在的基礎(chǔ)，外加平常沒有一個(gè)良好的學(xué)術(shù)氛圍的培養(yǎng)，具 體細(xì)節(jié)是把握不住的，只能概略的實(shí)施，簡(jiǎn)單的實(shí)現(xiàn)硬件的操作。 第 16 頁 7 7 致謝致謝 此設(shè)計(jì)的寫作過程中，得到了很多人的幫助和支持，在此對(duì)他們表示衷心的感謝。首先， 衷心感謝我的指導(dǎo)老師，謝老師在微機(jī)接口領(lǐng)域成績(jī)卓著，成果頗多；他治學(xué)嚴(yán)謹(jǐn)、寬以待 人、嚴(yán)肅認(rèn)真，這對(duì)我養(yǎng)成認(rèn)真踏實(shí)的工作作風(fēng)和虛心鉆研的學(xué)習(xí)態(tài)度影響很大。在本次課 程設(shè)計(jì)過程中，謝老師給我指出了很多方向性的問題，給予我指導(dǎo)并分析了整個(gè)設(shè)計(jì)的概貌， 并對(duì)各個(gè)部分進(jìn)行了指導(dǎo)，而且題目的最終確定，也

49、是謝老師根據(jù)我們熟悉的知識(shí)自己更換 的一個(gè)題目。其次，我要感謝電氣信息學(xué)院給了我這個(gè)學(xué)習(xí)研究的機(jī)會(huì)和良好環(huán)境，使我的 理論知識(shí)和實(shí)踐水平有了顯著的進(jìn)步。 第 17 頁 8 8 參考文獻(xiàn)參考文獻(xiàn) 1 謝自美.電子線路設(shè)計(jì)實(shí)驗(yàn)測(cè)試m.武漢：華中科技大學(xué)出版社，2002.07 2 康華光.電子技術(shù)基礎(chǔ)（模數(shù)）m.北京：高等教育出版社,2001.05 3 劉永華等.微機(jī)原理與接口技術(shù).北京.清華大學(xué)出版社.2006 4 馬春燕等.微機(jī)接口技術(shù).北京.電子工業(yè)出版社.2007 5 王成端.微機(jī)接口技術(shù).北京：高等教育出版社，2004 6 高占國(guó)等.微機(jī)原理與接口技術(shù).重慶：重慶大學(xué)出版社，2006 7

50、謝維成等.微機(jī)原理與接口技術(shù).湖北：華中科技大學(xué)出版社，2009 8 楊斌.微機(jī)原理與接口技術(shù)實(shí)驗(yàn)及課程設(shè)計(jì).成都：西南交通大學(xué)出版社，2005 9 王爽.匯編語言（第二版）.北京.清華大學(xué)出版社.2008 10 彭虎等.微機(jī)原理與接口技術(shù).北京：電子工業(yè)出版社，2005 第 18 頁 附錄附錄 1 1：電路總圖：電路總圖 123456 a b c d 654321 d c b a title numberrevisionsize b date:23-dec-2010sheet of file:h:07三三三三三三三三三三三三三三computer designcomputer.ddbdrawn

51、 b y: ad 0 16 a8 8 ad 1 15 a9 7 ad 2 14 a10 6 ad 3 13 a11 5 ad 4 12 a12 4 ad 5 11 a13 3 ad 6 10 a14 2 ad 7 9 a15 39 a16/s3 38 nm i 17 a17/s4 37 int r 18 a18/s5 36 a19/s6 35 rd 32 s0/den 26 wr /loc 29 s1d t/r 27 ho ld 31 s2io/m 28 hl da 30 al eqs0 25 mn /mx 33 ina qs1 24 sso 34 te st 23 cl k 19 re ad

52、y 22 re set 21 u2 8088 f/c 13 re ady 5 efi 14 cl k 8 csy nc 1 pc lk 2 as ync 15 os c 12 re set 10 x1 17 x2 16 rd y1 4 rd y2 6 ae n1 3 re s 11 ae n2 7 u1 8284 d0 3 q0 2 d1 4 q1 5 d2 7 q2 6 d3 8 q3 9 d4 13 q4 12 d5 14 q5 15 d6 17 q6 16 d7 18 q7 19 oe 1 le 11 u5 74a ls373 d0 3 q0 2 d1 4 q1 5 d2 7 q2 6

53、d3 8 q3 9 d4 13 q4 12 d5 14 q5 15 d6 17 q6 16 d7 18 q7 19 oe 1 le 11 u4 74a ls373 a0 2 a1 3 a2 4 a3 5 a4 6 a5 7 a6 8 a7 9 b0 18 b1 17 b2 16 b3 15 b4 14 b5 13 b6 12 b7 11 e 19 dir 1 u3 74a ls245 a 1 b 2 c 3 e1 4 e2 5 e3 6 y0 15 y1 14 y2 13 y3 12 y4 11 y5 10 y6 9 y7 7 u7 74a ls138 a 1 b 2 c 3 e1 4 e2 5 e3