計(jì)算機(jī)組成原理期末試題及答案

1、計(jì) 算 機(jī) 系 統(tǒng) 概 論計(jì)算機(jī)的硬件是由有形的電子器件等構(gòu)成的，它包括運(yùn)算器、存儲(chǔ)器、控制器、適配器、輸入輸出設(shè)備。早起將運(yùn)算器和控制器合在一起稱 為CPU （中央處理器）。目前的 CPU包含了存儲(chǔ)器，因此稱為中央處理 器。存儲(chǔ)程序并按地址順序執(zhí)行，這是馮諾依曼型計(jì)算機(jī)的工作原理， 也是CPU自動(dòng)工作的關(guān)鍵。計(jì)算機(jī)系統(tǒng)是一個(gè)有硬件、軟件組成的多級(jí)層次結(jié)構(gòu)，它通常由微 程序級(jí)、一般程序級(jí)、操作系統(tǒng)級(jí)、匯編語(yǔ)言級(jí)、高級(jí)語(yǔ)言級(jí) 組成，每一 級(jí)上都能進(jìn)行程序設(shè)計(jì)，且得到下面各級(jí)的支持。習(xí)題：4馮諾依曼型計(jì)算機(jī)的主要設(shè)計(jì)思想是什么？它包括那些主要組 成部分？主要設(shè)計(jì)思想是：存儲(chǔ)程序通用電子計(jì)算機(jī)方案，

2、主要組成部分有：運(yùn)算器、邏輯控制裝置、存儲(chǔ)器、輸入和輸出設(shè)備5什么是存儲(chǔ)容量？什么是單元地址？什么是數(shù)據(jù)字？什么是指令字？ 存儲(chǔ)器所有存儲(chǔ)單元的總數(shù)稱為存儲(chǔ)器的存儲(chǔ)容量。每個(gè)存儲(chǔ)單元都有編 號(hào)，稱為單元地址。如果某字代表要處理的數(shù)據(jù)，稱為數(shù)據(jù)字。如果某字 為一條指令，稱為指令字7指令和數(shù)據(jù)均存放在內(nèi)存中，計(jì)算機(jī)如何區(qū)分它們是指令還是數(shù)據(jù)？ 每一個(gè)基本操作稱為一條指令，而解算某一問題的一串指令序列，稱為程 序 第二章運(yùn)算方法和運(yùn)算器按IEEE754標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)由 符號(hào)位S、階碼E、尾數(shù)M三個(gè)域組 成。其中階碼E的值等于指數(shù)的真值e加上一個(gè)固定偏移值。數(shù)的真值變成機(jī)器碼時(shí)有四種表示方法：原碼表

3、示法，反碼表示法，補(bǔ)碼表示法，移碼表示法。其中移碼主要用于表示定點(diǎn)數(shù)的階碼_E,以利 于比較兩個(gè)指數(shù)的大小和對(duì)階操作。直接使用西文標(biāo)準(zhǔn)鍵盤輸入漢字，進(jìn)行處理，并顯示打印漢字，是一 項(xiàng)重大成就。為此要解決漢字的輸入編碼、漢字內(nèi)碼、子模碼等三種不同 用途的編碼。1第三章內(nèi)部存儲(chǔ)器對(duì)存儲(chǔ)器的要求是 容量大、速度快、成本低。為了解決這三方面的 矛盾，計(jì)算機(jī)采用 多級(jí)存儲(chǔ)體系結(jié)構(gòu)，即cache、主存和外存。CPU能直 接訪問內(nèi)存（cache、主存），但不能直接訪問外存。存儲(chǔ)器的技術(shù)指標(biāo)有 存儲(chǔ)容量、存取時(shí)間、存儲(chǔ)周期、存儲(chǔ)器帶寬 。雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器 屬于并行存儲(chǔ)器結(jié)構(gòu)。前者采用空. 間并行

4、技術(shù)，后者米用時(shí)間并行技術(shù)。這兩種類型的存儲(chǔ)器在科研和工程 中大量使用。cache是一種高速緩沖存儲(chǔ)器，是為了解決 CPU和主存之間速度不匹配而采用的一項(xiàng)重要的硬件技術(shù)，并且發(fā)展為多級(jí)cache體系，指令cache與數(shù)據(jù)cache分設(shè)體系。要求cache的命中率接近于1。主存與_cache的 地址映射有全相聯(lián)、直接、組相聯(lián)三種方式。其中組相聯(lián)方式是前二者折 衷方案，適度地兼顧了二者的優(yōu)點(diǎn)又盡量避免其缺點(diǎn)，從靈活性、命中 率、硬件投資來說較為理想，因而得到了普遍采用 習(xí)題：1設(shè)有一個(gè)具有20位地址和32位字長(zhǎng)的存儲(chǔ)器，問：(1) 該存儲(chǔ)器能存儲(chǔ)多少個(gè)字節(jié)的信息？(2) 如果存儲(chǔ)器由512KX 8

5、位SRAM芯片組成，需要多少片；(3) 需要多少位地址做芯片選擇？(1)220 * 32 =4M字節(jié)(2)124K*32 =2*4=8片(3)1位地址作芯片選擇8512K *82已知某64位機(jī)主存采用半導(dǎo)體存儲(chǔ)器，其地址碼為 26位，若使用4MK8位DRAM芯片組成該機(jī)所允許的最大主存空間，并選用內(nèi)存條結(jié)構(gòu)形式，問：(1) 若每個(gè)內(nèi)存條16MX 64位，共需幾個(gè)內(nèi)存條？(2) 每個(gè)內(nèi)存條共有多少 DRAM芯片？ ( 3)主存共需多少DRAM芯片？ CPU 如何選擇各內(nèi)存條？ (1).共需模塊板數(shù)為m mm：寧2八24=4(塊)(2) .每個(gè)模塊板內(nèi)有DRAM芯片數(shù)為32 (片)(3) 主存共需

6、DRAM芯片為：4*32=128 (片)每個(gè)模塊板有32片DRAM芯片，容量為16MK 64位，需24根地址線(A23A0)完成模塊板內(nèi)存儲(chǔ)單元尋址。一共有4塊模塊板，采用2根高位地址線，通過2: 4譯碼器譯碼產(chǎn)生片選信號(hào)對(duì)各模塊板進(jìn)行選擇。3用16KX 8位的DRAM芯片構(gòu)成64KX 32位存儲(chǔ)器，要求：(1) 畫出該存儲(chǔ)器的組成邏輯圖。DoD 7用哪種刷新方式比較合理？?jī)纱嗡⑿碌淖畲髸r(shí)間間隔是多少？對(duì)全部存儲(chǔ)單元刷新一遍所需的實(shí)際刷新時(shí)間是多少？(1)根據(jù)題意，存儲(chǔ)總?cè)萘繛?4KB，故地址總線需16位?，F(xiàn)使用16K*8位 DRAM芯片，共需16片。芯片本身地址線占14位，所以采用位并聯(lián)與地

7、 址串聯(lián)相結(jié)合的方法來組成整個(gè)存儲(chǔ)器，其組成邏輯圖如圖所示，其中使 用一片2： 4譯碼器。(2) 根據(jù)已知條件，CPU在1us內(nèi)至少訪存一次，而整個(gè)存儲(chǔ)器的平均讀/ 寫周期為0.5us,如果采用集中刷新，有 64us的死時(shí)間，肯定不行，如 果采用分散刷新，則每1us只能訪存一次，也不行，所以采用異步式刷 新方式。假定16K*1位的DRAM芯片用128*128矩陣存儲(chǔ)元構(gòu)成，刷新時(shí)只對(duì)128行進(jìn)行異步方式刷新，則刷新間隔為 2ms/128 = 15.6us可取刷新信號(hào)周期15us。刷新一遍時(shí)間=15us X 128 = 1.92ms 6用32KX 8位的EA2 PROM芯片組成128KX 32位

8、的只讀存儲(chǔ)器，試問：(1) 數(shù)據(jù)寄存器多少位？(2) 地址寄存器多少位？(3)共需多少個(gè)EA2 PROM芯片？(4)畫出磁存儲(chǔ)器組成框圖。答(1)系統(tǒng)16位數(shù)據(jù)，所以數(shù)據(jù)寄存器16位(2)系統(tǒng)地址128K = 217,所以地址寄存器17位 共需要8片 組成 框圖如下一個(gè)組相聯(lián)cache由64個(gè)行組成，每組4行。主存儲(chǔ)器包含4K個(gè)塊，每 塊128個(gè)字。請(qǐng)表示內(nèi)存地址的格式。64行.4行一組,共64 - 4=16組,主存儲(chǔ)器有4k個(gè)快,每塊128字,2八12 第五章中央處理器CPU是計(jì)算機(jī)的中央處理部件，具有 指令控制、操作控制、時(shí)間控制、 數(shù)據(jù)加工等基本功能。早期的CPU由運(yùn)算器和控制器兩大部分

9、組成。隨著高密度集成電路技 術(shù)的發(fā)展，當(dāng)今的CPU芯片變成運(yùn)算器、cache和控制器三大部分，其中 還包括浮點(diǎn)數(shù)運(yùn)算器、存儲(chǔ)管理部件等。CPU中至少要有如下六類寄存 器：指令寄存器、地址寄存器、數(shù)據(jù)緩沖寄存器、通用寄存器、狀態(tài)條 件寄存器。微程序設(shè)計(jì)技術(shù)是利用軟件方法設(shè)計(jì)操作控制器的一門技術(shù)，具有規(guī)整性、靈活性、可維護(hù)性等一系列優(yōu)點(diǎn)，因而在計(jì)算機(jī)設(shè)計(jì)中得到了廣泛 的應(yīng)用。但是隨著 ULSI技術(shù)的發(fā)展和對(duì)機(jī)器速度的要求，硬連線邏輯設(shè) 計(jì)思想又得到了重視。硬連線控制器的基本思想是：某一微操作信號(hào)是指令操作碼譯碼輸出、時(shí)序信號(hào)和狀態(tài)條件信號(hào)的邏輯函數(shù)，即用布爾代數(shù) 寫出邏輯表達(dá)式，然后用門電路、觸發(fā)

10、器等器件實(shí)現(xiàn)。不論微型機(jī)還是超級(jí)計(jì)算機(jī)，并行處理技術(shù)。并行處理技術(shù)可貫穿于 信息加工的各個(gè)步驟和階段。概括起來，主要有三種形式：時(shí)間并行；空間并行；時(shí)間并行 +空間并行。?流水CPU是以時(shí)間并行性為原理構(gòu)造的處理機(jī)，是一種非常經(jīng)濟(jì)而實(shí)用的并行技術(shù)。目前的高性能微處理機(jī)幾乎無一例外地使用了流水技術(shù)。流水技術(shù)中的主要問題是 資源相關(guān)、數(shù)據(jù)相關(guān)和控制相關(guān)，為此需要 采取相應(yīng)的技術(shù)對(duì)策，才能保證流水線暢通而不斷流。習(xí)題：8某機(jī)有8條微指令1118，每條微指令所包含的微命令控制信號(hào)如 下表所示。a-j分別對(duì)應(yīng)10種不同性質(zhì)的微命令信號(hào)。假設(shè)一條微指令的控制字段僅 限為8位，請(qǐng)安排微指令的控制字段指令。經(jīng)

11、分析，（d, i,）和（e, f, h）可分別組成兩個(gè)小組或兩個(gè)字段，然后進(jìn)行譯碼，可得六個(gè)微命令信號(hào)，剩下的a, b, c, g四個(gè)微命令信號(hào)可進(jìn)行直接控制，其整個(gè)控制字段組成如下:* * * * * *a b c g01d01e10 i10 f11 j11 h11已知某機(jī)采用微程序控制方式，控存容量為 512 X 48位。微程序可在 整個(gè)程序控存中實(shí)現(xiàn)轉(zhuǎn)移，控制微程序轉(zhuǎn)移的條件共 4個(gè)，微指令采用水 平型格式，后繼微指令地址采用斷定方式。請(qǐng)問： （1）微指令的三個(gè)字段 分別應(yīng)為多少位？ （ 2）畫出對(duì)應(yīng)這種指令格式的微程序控制器邏輯圖（1）假設(shè)判別測(cè)試字段中每一位作為一個(gè)判別標(biāo)志，那么由于

12、有4個(gè)轉(zhuǎn)移條件，故該字段為4位。下地址字段為9位，因?yàn)榭卮嫒萘繛?12單 元。微命令字段則是（48-4-9） =35位。對(duì)應(yīng)上述微指令格式的微程序控制器邏輯框圖如圖所示。其中微地 址寄存器對(duì)應(yīng)下地址字，P字段即為判別測(cè)試字段，控制字段即為 微命令字段，后兩部分組成微指令寄存器。地址轉(zhuǎn)移邏輯的輸入是 指令寄存器的OP碼、各種狀態(tài)條件以及判別測(cè)試字段所給的判別標(biāo)志（某一位為1）,其輸出修改微地址寄存器的適當(dāng)位數(shù)，從而實(shí)現(xiàn)微程序的分支轉(zhuǎn)移。就是說，此處微指令的后繼地址采用斷定 方式。12今有4級(jí)流水線，分別完成取指、指令譯碼并取數(shù)、運(yùn)算、送結(jié)果四 步操作。今假設(shè)完成各步操作的時(shí)間依次為100ns,1

13、00ns,80ns,50ns。請(qǐng)問：（1）流水線的操作周期應(yīng)設(shè)計(jì)為多少？ （2）若相鄰兩條指令發(fā)生數(shù)據(jù)相關(guān)，硬件上不采取措施，那么第二條指令要推遲多少時(shí)間進(jìn)行？（3）如果在硬件設(shè)計(jì)上加以改進(jìn)，至少需要推遲多少時(shí)間？（1）流水線的操作周期應(yīng)按各步操作的最大時(shí)間來考慮，即流水線時(shí)鐘周期 性.=max , =100ns （2）遇到數(shù)據(jù)相關(guān)時(shí)，就停頓第2條指令的執(zhí)行，直到前面指令的結(jié)果已經(jīng)產(chǎn)生，因此至少需要延遲2個(gè)時(shí)鐘周期。（3）如果在硬件設(shè)計(jì)上加以改進(jìn)，如采用專用通路技術(shù)，就可使流水線 不發(fā)生停頓。第六章總線系統(tǒng)總線仲裁是總線系統(tǒng)的核心問題之一。為了解決多個(gè)主設(shè)備同時(shí)競(jìng)爭(zhēng) 總線控制權(quán)的問題，必須具有

14、總線仲裁部件。它通過采用優(yōu)先級(jí)策略或公 平策略，選擇其中一個(gè)主設(shè)備作為總線的下一次主方，接管總線控制權(quán)。按照總線仲裁電路的位置不同：（1）集中式仲裁:仲裁方式必有一個(gè)中央仲 裁器，它受理所有功能模塊的總線請(qǐng)求，按優(yōu)先原則或公平原則。（2）分布式仲裁：分布式仲裁不需要中央仲裁器，每個(gè)功能模塊都有自己的仲裁 號(hào)和仲裁器。總線定時(shí)是總線系統(tǒng)的又一核心問題之一。為了同步主方、從方的操作，必須制訂定時(shí)協(xié)議，通常采用同步定時(shí)與異步定時(shí)兩種方式。在同 步定時(shí)協(xié)議中，事件出現(xiàn)在總線上的時(shí)刻由總線時(shí)鐘信號(hào)來確定，總線周 期的長(zhǎng)度是固定的。在異步定時(shí)協(xié)議中，后一事件出現(xiàn)在總線上的時(shí)刻取 決于前一事件的出現(xiàn)，即建立

15、在應(yīng)答式或互鎖機(jī)制基礎(chǔ)上，不需要統(tǒng)一的 公共時(shí)鐘信號(hào)。在異步定時(shí)中，總線周期的長(zhǎng)度是可變的。第七章：外圍設(shè)備外圍設(shè)備大體分為 輸入設(shè)備、輸出設(shè)備、外存設(shè)備、數(shù)據(jù)通信設(shè) 備、過程控制設(shè)備 五大類。每一種設(shè)備，都是在它自己的設(shè)備控制器控制 下進(jìn)行工作，而設(shè)備控制器則通過I/O接口模塊和主機(jī)相連，并受主機(jī)控 制。硬磁盤按盤片結(jié)構(gòu)分為 可換盤片式、固定盤片式 兩種，磁頭也分為 可移動(dòng)磁頭和固定磁頭兩種。溫徹斯特磁盤是一種采用先進(jìn)技術(shù)研制的 可 移動(dòng)磁頭、固定盤片的磁盤機(jī)，組裝成一個(gè)不可拆卸的機(jī)電一體化整體， 防塵性能好，可靠性高，因而得到了廣泛的應(yīng)用，成為最有代表性的硬磁 盤存儲(chǔ)器。磁盤存儲(chǔ)器的主要技

16、術(shù)指標(biāo)有：存儲(chǔ)密度、存儲(chǔ)容量、平均存取時(shí)間、數(shù)據(jù)傳輸速率。不同的CRT顯示標(biāo)準(zhǔn)所支持的最大分辨率和顏色數(shù)目是不同的。 VESA標(biāo)準(zhǔn)，是一個(gè)可擴(kuò)展的標(biāo)準(zhǔn)，它除兼容傳統(tǒng)的 VGA等顯示方式外，還 支持1280X 1024像素光柵，每像素點(diǎn) 24位顏色深度，刷新頻率可達(dá) 75MHz顯示適配器作為CRT與 CPU勺接口，由刷新存儲(chǔ)器、顯示控制器、 ROM BIOSE部分組成。先進(jìn)的顯示控制器 具右圖形加速能力。習(xí)題：6某雙面磁盤，每面有220道，已知磁盤轉(zhuǎn)速r=4000轉(zhuǎn)/分，數(shù)據(jù) 傳輸率為185000B/S，求磁盤總?cè)萘俊?某磁盤存儲(chǔ)器轉(zhuǎn)速為 3000轉(zhuǎn)/分，共有4個(gè)記錄面，每道記錄信息12288B

17、,最小磁道直徑為 230mm共有275道。問：（1） 磁盤存儲(chǔ)器的存儲(chǔ)容量是多少?傳輸率是多少?（2）最高位密度與最低位密度是多少？ （3）磁盤數(shù)據(jù)（4 ）平均等待時(shí)間是多少？（ 5）給出一個(gè)磁盤地址格式方案。解：（1）每道記錄信息容量二12288字節(jié) 每個(gè)記錄面信息容量二2 75 X 12288字節(jié)臺(tái)號(hào)柱面（磁道）號(hào)盤面（磁頭）號(hào)扇區(qū)號(hào)1615 146 54 30此地址格式表示有4臺(tái)磁盤，每臺(tái)有4個(gè)記錄面，每個(gè)記錄面最多可容納 512個(gè)磁道，每道有16個(gè)扇區(qū)。10 一臺(tái)活動(dòng)頭磁盤機(jī)的盤頭組共有 20個(gè)可用的盤面，每個(gè)盤面直徑18英 寸，可供記錄部分寬5英寸，已知道密度為100道/英寸，位密度為1000 位/英寸（最內(nèi)道），并假定各磁道記錄的信息位數(shù)相同。試問：（1）盤片組成總?cè)萘渴嵌嗌僬祝?0八6）位？（2）若要求數(shù)據(jù)傳輸率為1MB/S, 磁盤轉(zhuǎn)速每分鐘應(yīng)是多少轉(zhuǎn)？1）磁盤內(nèi)徑為：9英寸-5英寸二4英寸 內(nèi)層磁道周長(zhǎng)為2二R =2* 3.14* 5 =31.4英寸每道信息量 二1000位/英寸*31.4英寸 二3.14*104位 磁盤有100道/英寸*5英寸二500道盤片組總?cè)萘浚?0*500*3.14*10 4 = 3.14*108位 二 314 兆位 每 轉(zhuǎn)即每 道含有 信 息 量 3.14*104位，即 3.925