VHDL數(shù)字秒表

1、精品好資料學習推薦數(shù)字秒表一設計任務設計用于體育比賽的數(shù)字秒表，要求：1計時精度大于1/1000秒，計時器能顯示1/1000秒的時間，提供給訃時器內(nèi)部泄時 器的時鐘頻率為10MHz；計時器的最長計時時間為1小時，為此需要一個7位的顯示器， 顯示的最長時間為59分59.999秒。2.設計復位和起/停開關。（1）復位開關用來使計時器淸零，并做好計時準備。（2）起/停開關的使用方法與傳統(tǒng)的機械式計時器相同，即按一下起/停開關，啟動 計時器開始計時，再按一下起/停開關時終止。3）復位開關可以在任何情況下使用，即使在計時過程中，只要按一下復位開關， 計時器進程立即終止，并對計時器淸零。二方案選擇與設計方

2、案選擇利用VHDL語言進行數(shù)字秒表設計有多種方法。可以利用原件例化語句將各模塊聯(lián) 系起來，也可以使用原理圖的方法實現(xiàn)此功能，考慮到此次設汁中端口眾多，使用例化語句 繁瑣易錯，因此采用了條理晴晰的繪制原理圖的方法生成頂層文件，實現(xiàn)數(shù)字秒表功能。根拯上述設計要求，可以預先設計若干個不同進制的汁數(shù)器單元模塊，然后將其進 行例化組合來得到數(shù)字秒表系統(tǒng)。要滿足數(shù)字秒表的精度，首先要獲得精確的汁時基準信號, 這里的系統(tǒng)精度要求為0.001秒，因此必須設宜周期為0.001秒的時鐘脈沖。0.001秒、0.01 秒、0秒、秒、分等計時單位之間的進位轉(zhuǎn)換可以通過不同進制的計數(shù)器實現(xiàn)。設宜十進制計數(shù)器和六進制il數(shù)

3、器，每位計數(shù)器均能輸出相應計時單位計數(shù)結(jié)果，英 中，十進制計數(shù)器可以實現(xiàn)0.01秒、0秒、秒、分為單位的汁數(shù)，六進制計數(shù)器可以實現(xiàn) 以10秒、10分為單位的計數(shù)。把各級計數(shù)器級聯(lián)，即可同時顯示0.001秒、0.01秒、0.1 秒、秒、分鐘。級聯(lián)可分為串行進位方式和并行進位方式。在串行進位方式中，以低位片的進位輸岀 信號作為高位片的時鐘輸入信號。在并行進位方式中，以低位片的進位輸出信號作為高位片 的工作狀態(tài)信號（計數(shù)的使能信號EN）,兩片的CLK端同時接計數(shù)輸入信號。具體思路：通過分頻器將10M晶振所提供的信號進行10000分頻，生成脈沖作為 計時信號，經(jīng)計數(shù)器累加汁數(shù)實現(xiàn)數(shù)字秒表計數(shù)的功能。設

4、計采用七位LED數(shù)碼管顯示分、 秒，需要5個10計數(shù)器和2個6 i|數(shù)器。使用按鍵開關可實現(xiàn)開始/結(jié)束汁時操作以及復位 淸零操作。設計整個系統(tǒng)設計是采用自頂向下分析，自底向上設計。將數(shù)字秒表系統(tǒng)的整體分解為 各個模塊電路。1 頂層電路設汁六進制計數(shù)控制模塊4時鐘分頻模塊在頂層設計中，要對內(nèi)部分各功能塊的連接關系和對外的接口關系進行描述，而功 能塊實際的邏輯功能和具體的實現(xiàn)形式則由下一層模塊來描述。頂層控制橫塊d1Ft1十進制計數(shù)控制模塊數(shù)字秒表原理圖DO3. a e3 f 3|miaooiao二ft夕尊0訂Q BtOCKI WTa Quartjs 0 - 0“20i66?/a記?- rriac

5、bvao - (6L0CK1Re EdH View Projecl A刃旬Eent Procewrg Tocb Vindow HelpPWct My絞w- *I. 心 Z込 jii iwcssfcacn血Hcibc電| D FC 貸DeS UrdJJ“ EJ zaxiF 5jWr二I1 t S.WnoOS Tir dpxt Antlrxtx EL tbcI用；自卜 JTL THrer一 I卜3it 仇binT Jozdofy 10 ! i ruM Em (*： a F/iu- Plw：7.；L M：= Th :述丄丿、；caAQB致SAh ; o 頂層電路圖根據(jù)數(shù)字秒表的原理圖來進行頂層文件的

6、設計。此次設計中使用了總線，從而簡化了頂 層電路圖的繪制。2時鐘分頻電路模塊在基于EDA技術的數(shù)字電路系統(tǒng)設計中，分頻電路應用十分廣泛。常常用分頻電 路來得到數(shù)字系統(tǒng)中各種不同頻率的控制信號。所謂分頻電路，就是將一個給定的頻率較高 的數(shù)字輸入信號經(jīng)過適當處理后，產(chǎn)生一個或數(shù)個頻率較低的數(shù)字輸出信號。本設汁需要一個計時范用為0.001S-59分59.999秒的秒表，首先輸入一個頻率為 10MHZ時鐘信號源，由CLK輸入，經(jīng)其進行10000分頻后獲得一個比較精確的1000Hz il 時脈沖，即周期為1/1000秒的計時脈沖,由CLR CNT輸岀。CLKCLR CNTCLkGEN I i nst9分

7、頻器符號3十進制計數(shù)控制模塊計數(shù)是一種最簡單基本的運算，計數(shù)器就是實現(xiàn)這種運算的邏借電路，計數(shù)器在數(shù) 字系統(tǒng)中主要是對脈沖的個數(shù)進行計數(shù)，以實現(xiàn)測呈:、計數(shù)和控制的功能，同時兼有分頻功 能。此次設計中為程序方便沒有將按鍵控制功能單獨設為一個模塊，而是將英添加到了 普通十進制汁數(shù)器程序中，將兩者綜合生成十進制計數(shù)控制模塊。十進制汁數(shù)控制模塊符號CLK為時鐘信號輸入端、RST為復位信號輸入端、EN為使能控制信號輸入端、 DOUT3.0為十進制計數(shù)數(shù)據(jù)輸出端、COUT為進位信號輸出端。4六進制計數(shù)控制模塊六進制計數(shù)器與十進制計數(shù)器類似，同樣此處為程序方便沒有將按鍵控制功能單獨 設為一個模塊，而是將其

8、添加到了普通六進制計數(shù)器程序中，將兩者綜合生成六進制計數(shù)控 制模塊。f CNT6I1i!CLKRSTENDOUT3 0COUTF?r9rLi inst91 TF A六進制訃數(shù)控制模塊符號CLK為時鐘信號輸入端、RST為復位信號輸入端、EN為使能控制信號輸入端. DOUT30為六進制計數(shù)數(shù)據(jù)輸出端、COUT為進位信號輸出端。三軟件設計與仿真3.1時鐘分頻電路模塊 程序library ieee;use ieee.stdjogicl I64.all;entity CLKGEN is port(clki:in stdjogic;clko:out sldogic); end CLKGEN;archite

9、cture bchav of CLKGEN is signal q:integer range 0 to 9999; beginprocess(clki.q)beginif clkivent and clki = T then qv=q+l；end if;if q = 1 thenclko *Or);ELSIFCLKEVENTAND CLK = TTHENIF EN 二 TTHENIF Q5 THENQ:=Q+ 1;ELSEQ := (OTHERS40);END IF;ELSEQ：=Q；END IF;END IF;IFQ = M0101H THEN COUT = O;ELSE COUTv=T;

10、END IF;DOUT= Q ;END PROCESS;END behav;六進制計數(shù)控制模塊仿真M oster Tirre13.5 nsJJ Pointer15.1 nsIntavot1.6 nsStcrtOpsEnd六進制計數(shù)控制模塊仿真結(jié)果3.3十進制計數(shù)控制模塊程序ENTITY CNT10ISPORT( CLK.RST.EN : IN STD.LOGIC;DOUT : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);COUT: OUT STD_LOGIC );ENDCNT10:ARCHITECTURE behav OF CNT10 ISBEGINPROCESS (CLK.RST,EN)VARIABLE Q : STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINIF RST = T THEN Q := (OTHERS。)；ELSIFCLKEVENTAND CLK = TTHENIFEN 二 TTHENIF Q9 THENQ：=Q+1;ELSEQ := (OTHERS40);END IF;ELSEQ = Q；END IF;END