MentorGraphics板級系統(tǒng)初級培訓內容

1、 AcconSys Beijing Ltd. 第 1 頁 共 5 頁 1 Mentor Graphics板級系統(tǒng)初級培訓內容 題目：板級系統(tǒng)初級培訓（原理圖、PCB庫管理設計技術） 課程時間：3天 （11月9日11月11日） 描述 通過3天的培訓，您將學會Mentor Graphics 板級系統(tǒng)設計軟件DxDesigner - Expedition PCB系統(tǒng)的整個設計流程，包括原理圖設計，元器件庫設計，布局布線和生產數(shù)據(jù)產生。經驗豐富的PCB工程師現(xiàn)場指導，上機操作。 您可以學到 ? 中心庫概述及使用 ? 原理圖符號庫的設計與? 封裝庫的設計與? 原理圖基本? 原理圖層次化設? 設計驗證及設

2、計數(shù)據(jù)打? ECO更改及文檔輸出功? 增添指導布局的? 建立板的幾何形狀 ? 創(chuàng)建和編輯映射和目錄文件,控制邏輯符號到器件的打? 交互和自動布? 設置設計規(guī)則 ? 使用布局工具進行自動和交互布? 使用布線工具進行布? 產生各種樣式的? 產生各種生產數(shù)據(jù) AcconSys Beijing Ltd. 第 2 頁 共 5 頁 2 Mentor Graphics FPGA設計初級培訓內容 題目：利用FPGA Advantage設計可編程器件 課程時間：3天（11月14日11月16日） 描述 利用FPGA Advantage設計可編程器件將會幫助您充分發(fā)揮FPGA Advantage的性能，提高您的設計

3、技能和改進FPGA的設計流程。這個課程將教會您從概念到芯片實現(xiàn)一個定制的設計，包括整個FPGA Advantage設計流程，在HDL Designer Series中創(chuàng)建一個圖形化設計，在HDL仿真器ModelSim中驗證設計，利用Precision把設計綜合和優(yōu)化到指定的芯片。親手實例練習將進一步鞏固所學課程和討論內容，在專業(yè)工程師的指導下，您將體會到廣泛而深刻的工具使用經驗。 您可以學到 ? 使用HDL Designer Series 快速創(chuàng)建HDL的設計? 創(chuàng)建HDL狀態(tài)機、框圖、真值表和流程? 設計項目的歸檔手段 ? 使用ModelSim調試和驗證? 快速創(chuàng)建測試平臺 ? 用Preci

4、sion把HDL設計綜合到廣泛的FPGA器? 基于速度和面積優(yōu)化? 有效地使用層次? 實現(xiàn)靜態(tài)時序分析 ? 使用top-down和bottom-up的設計? 重用設計單元 AcconSys Beijing Ltd. 第 3 頁 共 5 頁 3 Mentor Graphics 定制IC數(shù)模混合仿真設計培訓內容 題目： 定制IC及數(shù)?；旌戏抡?課程時間：4天（11月21日11月24日） 描述 模擬/混合信號電路設計已成為今日IC設計的主流。設計中電路驗證部分是最重要的階段，占據(jù)整個設計中50%到70%的人力、機器資源和時間。 Mentor Graphics提供完整而成熟的模擬/混合信號集成電路設計

5、的全套解決方案。從電路圖設計、SPICE仿真、混合信號電路仿真、RF電路仿真直到版圖設計、驗證、寄生RC參數(shù)提取等，整套流程都有成熟的工具被廣泛使用。其中混合信號仿真工具ADMS為第一個解決混合信號驗證挑戰(zhàn)的EDA工具，是目前業(yè)界最成功的混合仿真工具。通過四天的學習，可以掌握模擬/混合信號集成電路的設計流程和仿真驗證方法。 您可以學到 ? Analog/Mixed Signal集成電路設計流程 ? 如何通過DA-IC進行Schematics設計；電路設計中的仿真? 利用IC Station進行定制版圖? 原理圖驅動的版圖設計 ? SPICE仿真器Eldo在設計中的使用 ? SPICE原理與算法

6、介紹；收斂問題的解決辦? 混合信號仿真工具ADMS在設計中的? 后仿真方案 AcconSys Beijing Ltd. 第 4 頁 共 5 頁 4 Mentor Graphics板級系統(tǒng)高級培訓內容 題目：高速信號完整性設計與分析技術、FPGA與PCB一體化設計技術 課程時間：2天 （12月7日12月8日） 描述 高速信號完整性培訓課程將通過教材講解和相關練習幫助設計師深入了解信號完整性、串擾以及前仿真、后仿真的有關知識。傳統(tǒng)包含F(xiàn)PGA的PCB設計流程通常可以劃分成FPGA設計以及PCB設計，流程間的定義完全依賴手工來完成，F(xiàn)PGA邏輯符號的創(chuàng)建將花費大量的時間，而設計中又是多次往復的，如何

7、保證PCB流程中創(chuàng)建的符號和FPGA中的完全一致將花掉大量的時間和精力。FPGA與PCB一體化設計工具I/O Designer，很好地解決了上述FPGA與PCB設計流程中存在的各種問題，在提升設計效率和設計生產力的同時最大限度地保障了設計產品的質量和可靠性。 您可以學到 1： ? 信號完整性問題：傳輸線，反射，串擾，EM? 高速信號的拓撲選擇和匹? 信號完整性問題和時序問? 串擾理論，分析以及如何防? 差分信號的設計； ? IBIS模型的性能，潛在的問題和驗證； ? Multi-Gbps設計：眼圖，模板，損耗，碼型，抖動，預加重和均衡 您可以學到 2： ? I/O Designer 如何完成F

8、PGA Pin的初始化分? 如何快速的生成原理圖符號和原理圖； ? 如何完成對FPGA Pin 的優(yōu)化分配，并導入到PCB? 如何完成I/O Designer 和PCB 工具的同? 如何完成I/O Designer 和FPGA 工具的同步； AcconSys Beijing Ltd. 第 5 頁 共 5 頁 5 Mentor Graphics FPGA設計高級培訓內容 題目： FPGA Advantage高級設計技術 課程時間：2天（12月12日12月13日） 描述 熟悉了Mentor Graphics高端設計工具FPGA Advantage的設計流程后，我們在本次課程將帶給您從設計創(chuàng)建到仿真、綜合的高級技術，包括設計的管理、高級仿真調試手段、后仿真、物理綜合等，使您的FPGA設計能有一個更高的提升。其中，物理綜合基于布局布線后的互聯(lián)延時信息實施準確的時序分析，根據(jù)器件的物理結構，綜合運用各種先進的優(yōu)化算法，對設計進行從邏輯到物理布局的綜合優(yōu)化，通過自動和交互相結合的方式，顯著改善設計的綜合效果，加快時序收斂過程，是業(yè)界最強大的綜合工具。優(yōu)秀的綜合結果可以幫助設計工程師選擇更低速度級別的芯片，最大限度地發(fā)揮器件性能，降低成本。 您可以學到 ? 使用HDL Designer進行設計項目的? HDL語言到圖形的轉換 ? HDL語言的繼承以及層次化分析 ? Modelsim的