二進(jìn)制轉(zhuǎn)BCD碼

1、二進(jìn)制 轉(zhuǎn)換成十進(jìn)制 BCD碼(加3移位法底下還附帶了BCD碼轉(zhuǎn)二進(jìn)制碼轉(zhuǎn)化的VHDL程序算法二進(jìn)制數(shù)調(diào)整BCD碼的方法是將二進(jìn)制碼左移8次,每次移位后都檢查低四位LSD+3是否大于7,如是則加3,否則不加,高4位MSD作同樣處理一、為什么左移8次原寄存器是存二進(jìn)制數(shù)的，新寄存器是存十進(jìn)制數(shù)的，當(dāng)然要左移8次，把數(shù)據(jù)全部移進(jìn)去。但這里要注意兩件事，第一，如果只安排一個(gè)字節(jié)作十進(jìn)制寄存器，原數(shù)據(jù)要小于 64H（即100）。第二，由于新寄存器是十進(jìn)制的，要隨時(shí)調(diào)整。二、檢查 半字節(jié)+3 是否大于 7，是，則 +3在 51 系列里有十進(jìn)制調(diào)節(jié)指令（半字節(jié)大于 9，則加 6，應(yīng)該不難理解），PIC 里

2、沒有，只好采取變通的方法。檢查 半字節(jié)+3 是否大于 7，也就是檢查半字節(jié)是否大于 4。因?yàn)?，如果大?4（比如 5、6），下一步左移就要溢出了，所以加 3，等于左移后的加 6，起到十進(jìn)制調(diào)節(jié)的作用。那為什么要繞個(gè)圈子去檢測 半字節(jié)+3 是否大于 7 呢？這樣程序編起來會簡練一些。一個(gè)例子假如有一個(gè)八位二進(jìn)制數(shù)255,我把他轉(zhuǎn)255的十進(jìn)制數(shù)0 1111 1111 原數(shù)1 0000 0001 ;左移一次2 0000 0011 ; 左移二次3 0000 0111 ;左移三次,檢查低四位+37?3.1 0000 1010 ;大于7,加3進(jìn)行調(diào)整4 0001 0101 ;左移四次, 檢查低四位+37

3、?4.1 0001 1000 ;大于7,加3進(jìn)行調(diào)整5 0011 0001 ;左移五次6 0110 0011 ;左移六次,檢查高四位+37?6.1 1001 0011 ;大于7,加3進(jìn)行調(diào)整7 1 0010 0111 ;左移七次,檢查低四位+37?7.1 1 0010 1010 ;大于7,加3進(jìn)行調(diào)整8 10 0101 0101 ;左移八次(得到BCD碼255Library ieee; -16位二進(jìn)制轉(zhuǎn)BCD碼（0到9999）Use ieee.std_logic_unsigned.all;Use ieee.std_logic_1164.all;Entity B_BCD isPort ( clk

4、,ena:in std_logic; a: in std_logic_vector(15 downto 0); q: out std_logic_vector(15 downto 0);end B_BCD;architecture behav of B_BCD is begin process(clk,a) variable i: std_logic_vector(4 downto 0); variable in_a,out_a :std_logic_vector(15 downto 0);begin if ena=0then in_a:=a; i:=00000; out_a:=00000;

5、elsif clkevent and clk=1 then if i=10000 then out_a:=out_a; else out_a:=out_a(14 downto 0)&in_a(15); in_a:=in_a(14 downto 0)&0; i:=i+1; if i4 then out_a( 3 downto 0):=out_a( 3 downto 0)+3; end if; if out_a( 7 downto 4)4 then out_a( 7 downto 4):=out_a( 7 downto 4)+3; end if; if out_a(11 downto 8)4 th

6、en out_a(11 downto 8):=out_a(11 downto 8)+3; end if; if out_a(15 downto 12)4 then out_a(15 downto 12):=out_a(15 downto 12)+3; end if; end if; end if; end if ; q=out_a;end process;end behav;以下為（0到99）BCD碼轉(zhuǎn)二進(jìn)制碼Library ieee; -（0到99）BCD碼轉(zhuǎn)二進(jìn)制碼Use ieee.std_logic_unsigned.all;Use ieee.std_logic_1164.all;Entity BCD_B isPort ( a: in std_logic_vector(7 downto 0); q: out std_logic_vector(7 downto 0);end BCD_B;architecture behav of BCD_B is signal a1,a2,a3,a4,cq: std_logic_vector(7 downto 0);begin process(a) begin a1=0000&a(3 downto 0); a