VHDL數(shù)字時鐘設(shè)計

1、設(shè)計題目：系部:年級:班級:姓名:學(xué)號:EDA課程設(shè)計VHDI數(shù) 字時鐘設(shè)計 電子信息與電氣工程12級自動化（1）班 王廷弼15VHDL數(shù)字時鐘設(shè)計1、功能介紹1 ）具有時、分、秒計數(shù)顯示功能，以 24小時循環(huán)計時2 ）時鐘計數(shù)顯示時有LED燈的花樣顯示。3）具有調(diào)節(jié)小時、分鐘及清零的功能。4 ）具有整點報時功能。2、總體方框圖3、性能指標及功能設(shè)計1）時鐘計數(shù)：完成時、分、秒的正確計時并且顯示所計的數(shù)字；對秒、分60進制計數(shù)，即從0到59循環(huán)計數(shù)，時鐘一一24進制計數(shù)，即從0到23循環(huán)計數(shù)，并且在數(shù)碼管上顯示數(shù)值。2）時間設(shè)置：手動調(diào)節(jié)分鐘、小時，可以對所設(shè)計的時鐘任意調(diào)時間，這樣使數(shù)字鐘真

2、正具有使用功能。我們可以通過實驗板上的鍵7和鍵4進行任意的調(diào)整，因為我們用的時鐘信號均是 1HZ的，所以每LED燈變化一次就來一 個脈沖，即計數(shù)一次。3） 清零功能：reset為復(fù)位鍵，低電平時實現(xiàn)清零功能，高電平時正常計數(shù)。 可以根據(jù)我們自己任意時間的復(fù)位。4） 蜂鳴器在整點時有報時信號產(chǎn)生，蜂鳴器報警。產(chǎn)生“滴答.滴答”的報 警聲音5) LED燈在時鐘顯示時有花樣顯示信號產(chǎn)生。即根據(jù)進位情況，LED不停的 閃爍，從而產(chǎn)生“花樣”信號。4、方案選擇根據(jù)總體方框圖及各部分分配的功能可知， 本系統(tǒng)可以由秒計數(shù)器、分鐘計 數(shù)器、小時計數(shù)器、整點報時、分的調(diào)整以及小時的調(diào)整和一個頂層文件構(gòu)成。 采用

3、自頂向下的設(shè)計方法，子模塊利用 VHDL語言設(shè)計，頂層文件用原理圖的設(shè) 計方法。顯示：小時采用24進制，而分鐘和秒均60進制。5、細化框圖根據(jù)自頂向下的方法以及各功能模塊的的功能實現(xiàn)上述設(shè)計方案應(yīng)系統(tǒng)細化框圖：整點報時6、編寫程序、仿真和分析1、秒計數(shù)器1)VHDL語言描述程序LIBRARY IEEE; use hour ISPORT(clk,reset:IN STD_LOGIC;daout:out STD_LOGIC_VECTOR(5 DOWNTO 0); END ENTITY hour;ARCHITECTURE fun OF hour ISSIGNAL count:STD_LOGIC_VE

4、CTOR(5 DOWNTO 0); BEGINdaout=count;PROCESS(clk,reset)BEGINIF(reset=0)THEN count=000000;ELSIF(clkevent and clk=1)THENIF(count(3 DOWNTO 0)=1001)THENIF(count16#23#)THEN count=count+7;elsecount=000000;END IF;ELSIF (count16#23#)THEN count=count+1;ELSEcount=000000;END IF;END IF;END PROCESS;END IF(count (3

5、 DOWNTO 0)=若 reset=0 ，則異步清零 否則，若 clk 上升沿到 若個位計時恰好到“ 1001”即 9 23 進制若到 23D 則復(fù) 0若未到 23D,則count進1否則清零1001 ”)END IF( reset=0)END fun;2)秒計數(shù)器的仿真波形圖3)波形分析利用 60進制計數(shù)器完成 00到 59的循環(huán)計數(shù)功能，當秒計數(shù)至 59時，再來 一個時鐘脈沖則產(chǎn)生進位輸出，即 enmin=1；reset 作為復(fù)位信號低電平有效， 即高電平時正常循環(huán)計數(shù)，低電平清零。因為這種60進制的VHDL語言是很好寫 的，它并不復(fù)雜，再說我們必須要學(xué)會這些基本的硬件語言的描寫。2、分

6、鐘計數(shù)器1)VHDI語言描述程序LIBRARY IEEE;USE minute ISPORT(clk,clk1,reset,sethour:IN STD_LOGIC; enhour:OUT STD_LOGIC;daout:OUT STD_LOGIC_VECTOR(6 DOWNTO 0);END ENTITY minute ;ARCHITECTURE fun OF minute ISSIGNAL count :STD_LOGIC_VECTOR (6 DOWNTO 0);SIGNAL enhour_1, enhour_2: STD_LOGIC; enmin_1 為 59 分時的進位信號BEGIN

7、enmin_2 由 clk 調(diào)制后的手動調(diào)時脈沖信號串daout=count;enhour_2= (sethour and clk1); sethour 為手動調(diào)時控制信號，高電平有效 enhour= (enhour_1 or enhour_2);PROCESS(clk,reset,sethour)BEGINIF(reset=0) THEN 若 reset 為 0 ，則異步清零 count=0000000;ELSIF(clkevent and clk=1)THEN否則，若 clk 上升沿到IF(count (3 DOWNTO 0) =1001)THEN若個位計時恰好到“ 1001 ”即 9IF

8、(count 16#60#) THEN 又若 count 小于 16#60# ，即 60 IF(count=1011001) THEN又若已到 59Denhour_1=1; 則置進位為 1 count=0000000; count 復(fù) 0ELSEcount=count+7;若count未到59D,則加7,即作加 6校正”END IF;使前面的 16#60#的個位轉(zhuǎn)變?yōu)?421BCD的容量ELSEcount=0000000; count 復(fù) 0(有此句,則對無效狀態(tài)電路可自啟動)END IF;END IF(count16#60#)ELSIF (count 16#60#) THEN count=c

9、ount+1;若 count16#60# 則 count 加 1enhour_1=0 after 100 ns;沒有發(fā)生進位ELSE count=0000000;否則,若 count 不小于 16#60# count 復(fù) 0END IF; END IF(count (3 DOWNTO 0)=“1001”)END IF;END I F ( reset= 0)END process;END fun;2)分鐘計數(shù)器的仿真波形圖3)波形分析小時計數(shù)模塊利用 24 進制計數(shù)器,通過分鐘的進位信號的輸入可實現(xiàn)從 到 23 的循環(huán)計數(shù)。3、小時計數(shù)器1)VHDI語言描述程序LIBRARY IEEE; use

10、 hour ISPORT(clk,reset:IN STD_LOGIC;daout:out STD_LOGIC_VECTOR(5 DOWNTO 0); END ENTITY hour;ARCHITECTURE fun OF hour ISSIGNAL count:STD_LOGIC_VECTOR(5 DOWNTO 0); BEGINdaout=count;PROCESS(clk,reset)BEGINIF(reset=0)THEN count=000000;若 reset=0 ，則異步清零ELSIF(clkevent and clk=1)THEN否則，若 clk 上升沿到IF(count(3

11、DOWNTO 0)=1001)THEN若個位計時恰好到“ 1001”即 9IF(count16#23#)THEN23 進制count=count+7;若到 23D 則elsecount=000000;復(fù) 0END IF;ELSIF (count16#23#)THEN若未到 23D,則count進1count=count+1;ELSE否則清零count=000000;END IF; END IF( count(3 DOWNTO 0)=“ 1 001 ”)END IF; ENDIF(reset= 0)END PROCESS;END fun;2)小時計數(shù)器的仿真波形圖3)波形分析00小時計數(shù)模塊利用

12、 24 進制計數(shù)器，通過分鐘的進位信號的輸入可實現(xiàn)從 到 23 的循環(huán)計數(shù)。4、整點報時報警模塊1) VHDI語言描述程序LIBRARY IEEE;USE alert ISPORT(clk:IN STD_LOGIC;dain:IN STD_LOGIC_VECTOR(6 DOWNTO 0);speak:OUT STD_LOGIC;lamp:OUT STD_LOGIC_VECTOR(2 DOWNTO 0);END alert;ARCHITECTURE fun OF alert ISSIGNAL count:STD_LOGIC_VECTOR(1 DOWNTO 0);SIGNAL count1:STD

13、_LOGIC_VECTOR(1 DOWNTO 0);BEGIN speaker:PROCESS(clk)BEGINspeak=10)THENcount1=00; count1 為三進制加法計數(shù)器 ELSEcount1=count1+1;END IF ;END IF ;END IF ;END PROCESS speaker; lamper:PROCESS(clk)BEGINIF(rising_edge(clk)THENIF(count=10)THENIF(count=00)THENlamp=001; 循環(huán)點亮三只燈ELSIF(count=01)THEN lamp=010;ELSIF(count=

14、10)THENlamp=100;END IF; count=count+1;ELSE count=00; END IF; END IF; END PROCESS lamper; END fun;2)整點報時模塊仿真波形圖1) 波形分析由圖知對于整點報時模塊， 當分鐘計數(shù)至 59 時來一個時鐘脈沖則產(chǎn)生一個進位信號 鐘計數(shù)到 00，此時產(chǎn)生報警信號持續(xù)一分鐘。 當有時鐘脈沖時 lamp 顯示燈就閃爍輪續(xù)點亮。7、全系統(tǒng)聯(lián)調(diào)1、數(shù)字時鐘系統(tǒng)原理圖2、數(shù)字時鐘系統(tǒng)波形圖仿真8、總結(jié)通過這次設(shè)計，進一步加深了對EDA的了解，讓我對它有了更加濃厚的興趣。特別是當每一個子模塊編寫調(diào)試成功時， 心里特別的開心。 但是在編寫頂層文件的程序時， 遇到了不少問 題，特別是各元件之間的連接，以及信號的定義，總是有錯誤，在細心的檢查下，終于找出 了錯誤和警告， 排除困難后，程序編譯就通過了， 心里終于舒了一口氣。器件的選擇也很重 要, 只有選擇合適的器件 ,才能正確的編譯 , 從而能更好的做好本次試驗 !通過這