5-自動(dòng)化專業(yè) 單片機(jī)相關(guān) 外文文獻(xiàn) 英文文獻(xiàn) 外文翻譯中英對(duì)照

本科生畢業(yè)論文（外文翻譯）譯文名稱MCS51系列單片機(jī)的功能和結(jié)構(gòu)專業(yè)自動(dòng)化班次學(xué)員指導(dǎo)教員評(píng)閱人完成時(shí)間2010年11月30日STRUCTUREANDFUNCTIONOFTHEMCS51SERIESSTRUCTUREANDFUNCTIONOFTHEMCS51SERIESONECHIPCOMPUTERISANAMEOFAPIECEOFONECHIPCOMPUTERSERIESWHICHINTELCOMPANYPRODUCESTHISCOMPANYINTRODUCED8TOPGRADEONECHIPCOMPUTERSOFMCS51SERIESIN1980AFTERINTRODUCING8ONECHIPCOMPUTERSOFMCS48SERIESIN1976ITBELONGTOALOTOFKINDSTHISLINEOFONECHIPCOMPUTERTHECHIPSHAVE,SUCHAS8051,8031,8751,80C51BH,80C31BH,ETC,THEIRBASICCOMPOSITION,BASICPERFORMANCEANDINSTRUCTIONSYSTEMAREALLTHESAME8051DAILYREPRESENTATIVES51SERIALONECHIPCOMPUTERSANONECHIPCOMPUTERSYSTEMISMADEUPOFSEVERALFOLLOWINGPARTS1ONEMICROPROCESSOROF8CPU2ATSLICEDATAMEMORYRAM128B/256B,ITUSENOTDEPOSITTINGNOTCANREADING/DATATHATWRITE,SUCHASRESULTNOTMIDDLEOFOPERATION,FINALRESULTANDDATAWANTEDTOSHOW,ETC3PROCEDUREMEMORYROM/EPROM4KB/8KB,ISUSEDTOPRESERVETHEPROCEDURE,SOMEINITIALDATAANDFORMINSLICEBUTDOESNOTTAKEROM/EPROMWITHINSOMEONECHIPCOMPUTERS,SUCHAS8031,8032,80C,ETC4FOUR8RUNSIDEBYSIDEI/OINTERFACEP0FOURP3,EACHMOUTHCANUSEASINTRODUCTION,MAYUSEASEXPORTINGTOO5TWOTIMER/COUNTER,EACHTIMER/COUNTERMAYSETUPANDCOUNTINTHEWAY,USEDTOCOUNTTOTHEEXTERNALINCIDENT,CANSETUPINTOATIMINGWAYTOO,ANDCANACCORDINGTOCOUNTORRESULTOFTIMINGREALIZETHECONTROLOFTHECOMPUTER6FIVECUTOFFCUTTINGOFFTHECONTROLSYSTEMOFTHESOURCE7ONEALLDUPLEXINGSERIALI/OMOUTHOFUARTUNIVERSALASYNCHRONOUSRECEIVER/TRANSMITTERUART,ISITREALIZEONECHIPCOMPUTERORONECHIPCOMPUTERANDSERIALCOMMUNICATIONOFCOMPUTERTOUSEFOR8STRETCHOSCILLATORANDCLOCKPRODUCECIRCUIT,QUARTZCRYSTALFINELYTUNEELECTRICCAPACITYNEEDOUTERALLOWOSCILLATIONFREQUENCYAS12MEGAHERTASNOWATMOSTEVERYTHEABOVEMENTIONEDPARTWASJOINEDTHROUGHTHEINSIDEDATABUSAMONGTHEM,CPUISACOREOFTHEONECHIPCOMPUTER,ITISTHECONTROLOFTHECOMPUTERANDCOMMANDCENTRE,MADEUPOFSUCHPARTSASARITHMETICUNITANDCONTROLLER,ETCTHEARITHMETICUNITCANCARRYON8PERSONSOFARITHMETICOPERATIONANDUNITALUOFLOGICOPERATIONWHILEINCLUDINGONE,THE1STORINGDEVICETEMPORARILIESOF8,STORINGDEVICE2TEMPORARILY,8SACCUMULATIONDEVICEACC,REGISTERBANDPROCEDURESTATEREGISTERPSW,ETCPERSONWHOACCUMULATEACCCOUNTBY2INPUTENDSENTEREDOFCHECKINGETCTEMPORARILYASONEOPERATIONOFTEN,COMEFROMPERSONWHOSTORE1OPERATIONISITISITMAKEOPERATIONTOGOONTOCOUNTTEMPORARILY,OPERATIONRESULTANDLOOPBACKACCWITHANOTHERONEINADDITION,ACCISOFTENREGARDEDASTHETRANSFERSTATIONOFDATATRANSMISSIONON8051INSIDETHESAMEASGENERALMICROPROCESSOR,ITISTHEBUSIESTREGISTERHELPREMEMBERINGTHATAGREEINGWITHAEXPRESSESINTHEORDERTHECONTROLLERINCLUDESTHEPROCEDURECOUNTER,THEORDERISDEPOSITTED,THEORDERDECIPHER,THEOSCILLATORANDTIMINGCIRCUIT,ETCTHEPROCEDURECOUNTERISMADEUPOFCOUNTEROF8FORTWO,AMOUNTSTO16ITISABYTEADDRESSCOUNTEROFTHEPROCEDUREINFACT,THECONTENTISTHENEXTIATHATWILLCARRIEDOUTINPCTHECONTENTWHICHCHANGESITCANCHANGETHEDIRECTIONTHATTHEPROCEDURECARRIESOUTSHAKETHECIRCUITIN8051ONECHIPCOMPUTERS,ONLYNEEDOUTERQUARTZCRYSTALANDFREQUENCYTOFINELYTUNETHEELECTRICCAPACITY,ITSFREQUENCYRANGEISITS12MHZOF12MHZTHISPULSESIGNAL,AS8051BASICBEATSOFWORKING,NAMELYTHEMINIMUMUNITOFTIME8051ISTHESAMEASOTHERCOMPUTERS,THEWORKINHARMONYUNDERTHECONTROLOFTHEBASICBEAT,JUSTLIKEANORCHESTRAACCORDINGTOTHEBEATPLAYTHATISCOMMANDEDTHEREAREROMPROCEDUREMEMORY,CANONLYREADANDRAMIN8051SLICESDATAMEMORY,CANISITCANWRITETWOTOREAD,THEYHAVEEACHINDEPENDENTMEMORYADDRESSSPACE,DISPOSEWAYTOBETHESAMEWITHGENERALMEMORYOFCOMPUTERPROCEDURE8051MEMORYAND8751SLICEPROCEDUREMEMORYCAPACITY4KB,ADDRESSBEGINFROM0000H,USEDFORPRESERVINGTHEPROCEDUREANDFORMCONSTANTDATA805187518031OFMEMORYDATAMEMORY128B,ADDRESSFALSE00FH,USEFORMIDDLERESULTTODEPOSITOPERATION,THEDATAARESTOREDTEMPORARILYANDTHEDATAAREBUFFEREDETCINRAMOFTHIS128B,THEREISUNITOF32BYTESESTHATCANBEAPPOINTEDASTHEJOBREGISTER,THISANDGENERALMICROPROCESSORISDIFFERENT,8051SLICERAMANDJOBREGISTERRANKONEFORMATIONTHESAMETOARRANGETHELOCATIONITISNOTVERYTHESAMETHATTHEMEMORYOFMCS51SERIESONECHIPCOMPUTERANDGENERALCOMPUTERDISPOSESTHEWAYINADDITIONGENERALCOMPUTERFORFIRSTADDRESSSPACE,ROMANDRAMCANARRANGEINDIFFERENTSPACEWITHINTHERANGEOFTHISADDRESSATWILL,NAMELYTHEADDRESSESOFROMANDRAM,WITHDISTRIBUTINGDIFFERENTADDRESSSPACEINAFORMATIONWHILEVISITINGTHEMEMORY,CORRESPONDINGANDONLYANADDRESSMEMORYUNIT,CANROM,ITCANBERAMTOO,ANDBYVISITINGTHEORDERSIMILARLYTHISKINDOFMEMORYSTRUCTUREISCALLEDTHESTRUCTUREOFPRINCETON8051MEMORIESAREDIVIDEDINTOPROCEDUREMEMORYSPACEANDDATAMEMORYSPACEONTHEPHYSICSSTRUCTURE,THEREAREFOURMEMORYSPACESINALLTHEPROCEDURESTORESINONEANDDATAMEMORYSPACEOUTSIDEDATAMEMORYANDONEINPROCEDUREMEMORYSPACEANDONEOUTSIDEONE,THESTRUCTUREFORMSOFTHISKINDOFPROCEDUREDEVICEANDDATAMEMORYSEPARATEDFORMDATAMEMORY,CALLEDHARVARDSTRUCTUREBUTUSETHEANGLEFROMUSERS,8051MEMORYADDRESSSPACEISDIVIDEDINTOTHREEKINDS1INTHESLICE,ARRANGEBLOCKSOFFFFFH,0000HOFLOCATION,INUNISONOUTSIDETHESLICEUSE16ADDRESSES2THEDATAMEMORYADDRESSSPACEOUTSIDEONEOF64KB,THEADDRESSISARRANGEDFROM0000H64KBFFFFHWITH16ADDRESSESTOOTOTHELOCATION3DATAMEMORYADDRESSSPACEOF256BUSE8ADDRESSESTHREEABOVEMENTIONEDMEMORYSPACEADDRESSESOVERLAP,FORDISTINGUISHINGANDDESIGNINGTHEORDERSYMBOLOFDIFFERENTDATATRANSMISSIONINTHEINSTRUCTIONSYSTEMOF8051CPUVISITSLICE,ROMORDERSPENDMOVC,VISITBLOCKRAMORDERUSESMOVXOUTSIDETHESLICE,RAMORDERUSESMOVTOVISITINSLICE8051ONECHIPCOMPUTERHAVEFOUR8WALKABREASTI/OPORT,CALLP0,P1,P2ANDP3EACHPORTIS8ACCURATETWOWAYMOUTHS,ACCOUNTSFOR32PINSALTOGETHEREVERYONEI/OLINECANBEUSEDASINTRODUCTIONANDEXPORTEDINDEPENDENTLYEACHPORTINCLUDESALATCHNAMELYSPECIALFUNCTIONREGISTER,ONEEXPORTSTHEDRIVERANDAINTRODUCTIONBUFFERMAKEDATACANLATCHWHENOUTPUTTING,DATACANBUFFERWHENMAKINGINTRODUCTION,BUTFOURFUNCTIONOFPASSWAYTHESESELFSAMEEXPANDAMONGTHESYSTEMOFMEMORYOUTSIDEHAVINGSLICE,FOURPORTTHESEMAYSERVEASACCURATETWOWAYMOUTHOFI/OINCOMMONUSEEXPANDAMONGTHESYSTEMOFMEMORYOUTSIDEHAVINGSLICE,P2MOUTHSEEHIGH8ADDRESSOFFP0MOUTHISATWOWAYBUS,SENDTHEINTRODUCTIONOF8LOWADDRESSESANDDATA/EXPORTINTIMESHARINGTHECIRCUITOF8051ONECHIPCOMPUTERSANDFOURI/OPORTSISVERYINGENIOUSINDESIGNFAMILIARWITHI/OPORTLOGICALCIRCUIT,NOTONLYHELPTOUSEPORTSCORRECTLYANDRATIONALLY,ANDWILLINSPIRETODESIGNINGTHEPERIPHERALLOGICALCIRCUITOFONECHIPCOMPUTERTOSOMEEXTENTLOADABILITYANDINTERFACEOFPORTHAVECERTAINREQUIREMENT,BECAUSEOUTPUTGRADE,P0OFMOUTHANDP1ENDOUTPUT,P3OFMOUTHGRADEDIFFERENTATSTRUCTURE,SO,THELOADABILITYANDINTERFACEOFITSDOORDEMANDTOHAVENOTHINGINCOMMONWITHEACHOTHERP0MOUTHISDIFFERENTFROMOTHERMOUTHS,ITSOUTPUTGRADEDRAWSTHERESISTANCESUPREMLYWHENUSINGITASTHEMOUTHINCOMMONUSETOUSE,OUTPUTGRADEISITLEAKCIRCUITTOTURNON,ISITISITURGENMOSDRAWTHERESISTANCEONTAKINGTOBEOUTERWITHITWHILEINPUTTINGTOGOOUTTOFAILWHENBEINGUSEDASINTRODUCTION,SHOULDWRITE“1“TOALATCHFIRSTEVERYONEWITHP0MOUTHCANDRIVE8MODELLSTTLLOADTOEXPORTP1MOUTHISANACCURATETWOWAYMOUTHTOO,USEDASI/OINCOMMONUSEDIFFERENTFROMP0MOUTHOUTPUTOFCIRCUITITS,DRAWLOADRESISTANCELINKWITHPOWERONINSIDEHAVEINFACT,THERESISTANCEISTHATTWOEFFECTSAREINCHARGEOFFETANDTOGETHERONEFETISINCHARGEOFLOAD,ITSRESISTANCEISREGULARANOTHERONECANISITLEADTOWORKWITHCLOSEATTWOSTATE,MAKEITSPRESIDENTRESISTANCEVALUECHANGEAPPROXIMATE0ORGROUPVALUEHEAVYTWOSITUATIONVERYWHENITIS0THATTHERESISTANCEISAPPROXIMATE,CANDRAWTHEPINTOTHEHIGHLEVELFASTWHENRESISTANCEVALUEISVERYLARGE,P1MOUTH,INORDERTOHINDERTHEINTRODUCTIONSTATEHIGHOUTPUTASP1MOUTHHIGHELECTRICITYATORDINARYTIMES,CANISITDRAWELECTRICCURRENTLOADTOOFFEROUTWARDS,DRAWTHERESISTANCEONNEEDNTANSWERANDTHENNINGHEREWHENTHEPORTISUSEDASINTRODUCTION,MUSTWRITEINTO1TOTHECORRESPONDINGLATCHFIRSTTOO,MAKEFETENDRELATIVELYABOUT20,000OHMSBECAUSEOFTHELOADRESISTANCEINSCENEANDBECAUSE40,000OHMS,WILLNOTEXERTANINFLUENCEONTHEDATATHATAREINPUTTHESTRUCTUREOFP2SOMEMOUTHISSIMILARTOP0MOUTH,THEREAREMUXSWITCHESISITSIMILARTOMOUTHPARTLYTOURGE,BUTMOUTHLARGEACONVERSIONCONTROLSSOMETHANP1P3MOUTHONEMULTIFUNCTIONALPORT,MOUTHGETTINGMANYTHANP1ITHAVE“AND“3DOORAND4BUFFER“TWOPARTTHESE,MAKEHERBESIDESACCURATETWOWAYFUNCTIONWITHP1MOUTHJUST,CANALSOUSETHESECONDFUNCTIONOFEVERYPIN,“AND“DOOR3FUNCTIONONESWITCHINFACT,ITDETERMINESTOBETOOUTPUTDATAOFLATCHTOOUTPUTSECONDSIGNALOFFUNCTIONACTASWAT1OCLOCK,OUTPUTQENDSIGNALACTASQAT1OCLOCK,CANOUTPUTWLINESIGNALATTHETIMEOFPROGRAMMING,ITISTHATTHEFIRSTFUNCTIONISSTILLTHESECONDFUNCTIONBUTNEEDNTHAVESOFTWARETHATSETUPP3MOUTHINADVANCEITHARDWARENOTINSIDEISTHEAUTOMATICTOHAVETWOFUNCTIONOUTPUTTEDWHENCPUCARRIESONSFRANDSEEKSTHELOCATIONTHELOCATIONORTHEBYTETOVISITTOP3MOUTH/ATNOTLASTINGLINING,THEREAREINSIDEHARDWARELATCHQS1THEOPERATIONPRINCIPLEOFP3MOUTHISSIMILARTOP1MOUTHOUTPUTGRADE,P3OFMOUTH,P1OFP1,CONNECTWITHINSIDEHAVELOADRESISTANCEOFDRAWING,EVERYONEOFTHEYCANDRIVE4MODELLSTTLLOADTOOUTPUTASWHILEINPUTTINGTHEMOUTH,ANYTTLORNMOSCIRCUITCANDRIVEP1OF8051ONECHIPCOMPUTERSASP3MOUTHINANORMALWAYBECAUSEDRAWRESISTANCEONOUTPUTGRADEOFTHEMHAVE,CANOPENAWAYCOLLECTORTOOORDRAINSOURCERESISTANCEISITURGETOOPENAWAY,DONOTNEEDTOHAVETHERESISTANCEOFDRAWINGOUTERLYMOUTHSAREALLACCURATETWOWAYMOUTHSTOOWHENTHECONDUCTISINPUT,MUSTWRITETHECORRESPONDINGPORTLATCHWITH1FIRSTASTO80C51ONECHIPCOMPUTER,PORTCANONLYOFFERMILLIAMPEREOFOUTPUTELECTRICCURRENTS,ISITOUTPUTMOUTHGOWHENURGINGONEORDINARYBASINGOFTRANSISTORTOREGARDAS,SHOULDCONTACTARESISTANCEAMONGTHEPORTANDTRANSISTORBASE,INORDERTOTHEELECTRICITYWHILERESTRAININGTHEHIGHLEVELFROMEXPORTINGP1P3BEINGRESTOREDTOTHETHRONEISTHEOPERATIONOFINITIALIZINGOFANONECHIPCOMPUTERITSMAINFUNCTIONISTOTURNPCINTO0000HINITIALLY,MAKETHEONECHIPCOMPUTERBEGINTOHOLDTHECONDUCTPROCEDUREFROMUNIT0000HEXCEPTTHATTHEONESTHATENTERTHESYSTEMAREINITIALIZEDNORMALLY,ASBECAUSEPROCEDUREOPERATEITMAKEMISTAKESOROPERATETHEREARENTMISTAKE,INORDERTOEXTRICATEONESELFFROMAPREDICAMENT,NEEDTOBEPRESSEDANDRESTOREDTOTHETHRONETHEKEYRESTARTINGTOOITISANINPUTENDWHICHISRESTOREDTOTHETHRONETHESIGNALIN8051CHINARSTPINRESTORETOTHETHRONESIGNALHIGHLEVELEFFECTIVE,SHOULDSUSTAIN24SHAKECYCLENAMELY2MACHINECYCLESTHEABOVEITSEFFECTIVETIMESIF6OFFREQUENCYOFUTILIZATIONBRILLIANTTOSHAKE,RESTORETOTHETHRONESIGNALDURATIONSHOULDEXCEED4DELICATETOFINISHRESTORINGTOTHETHRONEANDOPERATINGPRODUCETHELOGICPICTUREOFCIRCUITWHICHISRESTOREDTOTHETHRONETHESIGNALRESTORETOTHETHRONETHECIRCUITANDINCLUDETWOPARTSOUTSIDEINTHECHIPENTIRELYOUTSIDETHATCIRCUITPRODUCETORESTORETOTHETHRONESIGNALRSTHANDOVERTOSCHMITTSTRIGGER,RESTORETOTHETHRONECIRCUITSAMPLETOOUTPUT,SCHMITTOFTRIGGERCONSTANTLYINEACHS5P2,MACHINEOFCYCLEINHAVINGONEMORE,THENJUSTGOTANDRESTOREDTOTHETHRONEANDOPERATEDTHENECESSARYSIGNALINSIDLYRESTORETOTHETHRONERESISTANCEOFCIRCUITGENERALLY,ELECTRICCAPACITYPARAMETERSUITABLEFOR6BRILLIANTTOSHAKE,CANISITRESTORETOTHETHRONESIGNALHIGHLEVELDURATIONGREATERTHAN2MACHINECYCLESTOGUARANTEEBEINGRESTOREDTOTHETHRONEINTHECIRCUITISSIMPLE,ITSFUNCTIONISVERYIMPORTANTPIECESOFONECHIPCOMPUTERSYSTEMCOULDNORMALRUNNING,SHOULDFIRSTCHECKITCANRESTORETOTHETHRONENOTSUCCEEDINGCHECKINGANDCANPOPONESHEADANDMONITORTHEPINWITHTHEOSCILLOGRAPHTENTATIVELY,PUSHANDISRESTOREDTOTHETHRONETHEKEY,THEWAVEFORMTHATOBSERVESANDHASENOUGHRANGEISEXPORTEDINSTANTANEOUS,CANALSOTHROUGHISITRESTORETOTHETHRONECIRCUITGROUPHOLDINGVALUECARRYONTHEEXPERIMENTTOCHANGEMCS51系列單片機(jī)的功能和結(jié)構(gòu)MCS51系列單片機(jī)具有一個(gè)單芯片電腦的結(jié)構(gòu)和功能，它是英特爾公司生產(chǎn)的系列產(chǎn)品的名稱。這家公司在1976年推出后，引進(jìn)8位單芯片的MCS48系列計(jì)算機(jī)后于1980年推出的8位的MCS51系列單芯片計(jì)算機(jī)。諸如此類的單芯片電腦有很多種，如8051，8031，8751，80C51BH，80C31BH等，其基本組成，基本性能和指令系統(tǒng)都是相同的。8051是51系列單芯片電腦的代表。一個(gè)單芯片的計(jì)算機(jī)系統(tǒng)由以下幾個(gè)部分組成（1）一個(gè)8位的微處理器（CPU）。（2）片內(nèi)數(shù)據(jù)存儲(chǔ)器RAM（128B/256B），它只讀/寫數(shù)據(jù)，如結(jié)果不在操作過程中，最終結(jié)果要顯示數(shù)據(jù)（3）程序存儲(chǔ)器ROM/EPROM（4KB/8KB），是用來保存程序，一些初步的數(shù)據(jù)和切片的形式。但一些單芯片電腦沒有考慮ROM/EPROM，如8031，8032，80C51等等。（4）4個(gè)8路運(yùn)行的I/O接口，P0，P1,P2,P3，每口可以用作入口，也可以用作出口。（5）兩個(gè)定時(shí)/計(jì)數(shù)器，每個(gè)定時(shí)/計(jì)數(shù)器可設(shè)置和計(jì)數(shù)的方式，用來計(jì)數(shù)外部事件，可以設(shè)置成定時(shí)方式也可以根據(jù)計(jì)算結(jié)果或定時(shí)控制實(shí)現(xiàn)計(jì)算機(jī)。（6）5個(gè)中斷（7）一個(gè)全雙工串行的I/UART（通用異步接收器I口/發(fā)送器（UART），它是實(shí)現(xiàn)單芯片電腦或單芯片計(jì)算機(jī)和計(jì)算機(jī)的串行通信使用。（8）振蕩器和時(shí)鐘產(chǎn)生電路，需要考慮石英晶體微調(diào)能力。允許振蕩頻率為12MHZ，每一個(gè)上述的部分都是通過內(nèi)部數(shù)據(jù)總線連接。其中CPU是一個(gè)芯片計(jì)算機(jī)的核心，它是計(jì)算機(jī)的指揮中心，是由算術(shù)單元和控制器等部分組成。算術(shù)單元可以進(jìn)行8位算術(shù)運(yùn)算和邏輯運(yùn)算，ALU單元是其中一種運(yùn)算器，18個(gè)存儲(chǔ)設(shè)備，暫存設(shè)備的積累設(shè)備進(jìn)行協(xié)調(diào)，程序狀態(tài)寄存器PSW積累了2個(gè)輸入端的計(jì)數(shù)等檢查暫時(shí)作為一個(gè)操作往往由人來操作誰儲(chǔ)存1輸入的是它使操作去上暫時(shí)計(jì)數(shù)，另有一個(gè)操作的結(jié)果，回環(huán)協(xié)調(diào)。此外，協(xié)調(diào)往往是作為對(duì)8051內(nèi)的數(shù)據(jù)傳輸轉(zhuǎn)運(yùn)站考慮。作為一般的微處理器，它是最繁忙的，幫助記住和同意與其的順序表示。該控制器包括程序計(jì)數(shù)器，解密的順序。振蕩器和定時(shí)電路等的程序計(jì)數(shù)器是一個(gè)由8個(gè)計(jì)數(shù)器為2，總計(jì)16位。這是一個(gè)字節(jié)的地址，其實(shí)程序計(jì)數(shù)器，是將在個(gè)人電腦內(nèi)進(jìn)行。從而改變它的內(nèi)容可以改變方向的程序進(jìn)行。在8051的單芯片電腦中的電路，只需要外部石英晶體和頻率微調(diào)電容，其頻率范圍為12MHZ的其12MHZ的。這種脈沖信號(hào)，作為8051的工作，即單位時(shí)間的最低基本節(jié)奏。8051是其他電腦一樣，在拍控制的基本工作在和諧，就像一個(gè)管弦樂隊(duì)，根據(jù)擊敗發(fā)揮是指揮。有光盤（程序存儲(chǔ)器，只能讀?。⒃?051片（數(shù)據(jù)存儲(chǔ)器RAM，可以是可寫可讀，他們各自獨(dú)立的內(nèi)存地址空間，處理辦法是，與一般的電腦記憶體相同。8051和8751的程序存儲(chǔ)器的存儲(chǔ)容量4KB的程序切片，地址開始從0000H開始執(zhí)行，維護(hù)的程序和形式不斷使用。數(shù)據(jù)80518751的內(nèi)存數(shù)據(jù)存儲(chǔ)器128B條8031，地址虛假00FH，中層結(jié)果存入操作使用，數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)是暫時(shí)緩沖等。在這128B條內(nèi)存，有32字節(jié)，可以作為工作寄存器使用，這和一般的微處理器是不同的，8051片RAM和登記形成的同一級(jí)到安排的位置。這不是很相同的，MCS51系列內(nèi)存的單芯片計(jì)算機(jī)和通用計(jì)算機(jī)作主除了道路。通用計(jì)算機(jī)的第一個(gè)地址空間，ROM和RAM，可安排在不同的空間在這個(gè)范圍內(nèi)的地址范圍，即ROM和RAM地址的形成與分布在不同的地址空間。在訪問內(nèi)存，相應(yīng)的，只有一個(gè)地址的內(nèi)存單元，可以用外部存儲(chǔ)，也可以內(nèi)存，并通過訪問順序與此類似。這種內(nèi)存結(jié)構(gòu)的一種被稱為普林斯頓結(jié)構(gòu)。8051記憶分為程序存儲(chǔ)器空間和數(shù)據(jù)存儲(chǔ)空間的物理結(jié)構(gòu)上劃分，有四個(gè)在所有的記憶體空間在1和數(shù)據(jù)外部數(shù)據(jù)存儲(chǔ)器和程序存儲(chǔ)器空間之一，一組在外面一個(gè)內(nèi)存空間的程序商店，結(jié)構(gòu)這一種形式的程序和數(shù)據(jù)存儲(chǔ)器器件數(shù)據(jù)存儲(chǔ)器分開的形式，稱為哈佛結(jié)構(gòu)。但是，從用戶使用，8051的內(nèi)存地址空間分為三種分為（1）片內(nèi)，（使用16個(gè)地址一致的FFFFH，地點(diǎn)為0000H，塊）。（2）64KB的外部數(shù)據(jù)存儲(chǔ)器空間的一個(gè)地址，該地址是從0000H開始執(zhí)行64KB的FFFFH安排16地址，也到該位置。（3）數(shù)據(jù)存儲(chǔ)器的256B（使用8個(gè)地址）的地址空間。上述三個(gè)內(nèi)存空間的地址重疊，區(qū)分和設(shè)計(jì)的8051指令系統(tǒng)中不同的數(shù)據(jù)傳輸順序代碼CPU的訪問片，訪問RAM塊順序使用MOVX指令外片，內(nèi)存為訪問片。8051單芯片的電腦有4個(gè)8步行并進(jìn)的I/O端口，分別為P0，P1，P2和P3。每個(gè)端口8位的雙向口，共占了32針。每一個(gè)I/O線可作為獨(dú)立的入口和出口。每個(gè)端口包括一個(gè)鎖存器（即特殊功能寄存器），1名入口和1出口引進(jìn)緩沖區(qū)。使數(shù)據(jù)能鎖存輸出時(shí)，數(shù)據(jù)緩沖區(qū)時(shí)，可以引進(jìn)，但4個(gè)通道這些自我相同的功能。系統(tǒng)中的內(nèi)存片展開外來的，這四個(gè)港口可作為準(zhǔn)確的雙向的I/共同使用輸出口。系統(tǒng)的內(nèi)存中展開外來的片，P2口處于高位，8地址關(guān)閉入口P0口是雙向總線，發(fā)送地址和8個(gè)低數(shù)據(jù)。8051單芯片電腦的4個(gè)I/O端口是非常巧妙的電路設(shè)計(jì)。熟悉I/O端口的邏輯電路，不僅有助于正確和合理利用端口，并在一定程度上將有助于設(shè)計(jì)周邊的單芯片計(jì)算機(jī)的邏輯電路。在一定程度上負(fù)載能力和端口界面有一定的要求，因?yàn)檩敵黾?jí)，和P1口輸出端，P3口與P0口結(jié)構(gòu)的不同，因此，負(fù)載能力和接口需求互相無太多共同之處。求解P0口是與其他口不同，它的輸出級(jí)提請(qǐng)阻力。當(dāng)使用的常用是它的輸出級(jí)電路泄漏打開，它是利用它敦促采取NMOS管能與它外部的阻力，而輸入走出失敗。當(dāng)被用作數(shù)據(jù)，應(yīng)該寫“1”到內(nèi)部，每一個(gè)P0口與一個(gè)可以驅(qū)動(dòng)8型號(hào)LSTTL負(fù)載出口。P1口是一個(gè)準(zhǔn)確的雙向口，共同使用輸出口。不同在P0口輸出的電路，得出與負(fù)載功率電阻內(nèi)有聯(lián)系。事實(shí)上，阻力是，兩個(gè)效果是在場(chǎng)效應(yīng)管，共同負(fù)責(zé)一個(gè)場(chǎng)效應(yīng)管的負(fù)載負(fù)責(zé)，它的電阻是正常的。另一條是它可以導(dǎo)致在兩個(gè)工作狀態(tài)密切，使其電阻值變化近似0或2組值的情況非常嚴(yán)重。當(dāng)它是0，該阻力是近似的，可以提請(qǐng)較快的高層次，當(dāng)電阻值是非常大的，P1口以阻礙引進(jìn)高電平。為P1口輸出高電平時(shí)，它是可以借鑒的負(fù)載提供電流向外，提請(qǐng)電阻無須回答。在這里，當(dāng)端口作為引進(jìn)使用，必須首先寫入1到相應(yīng)的鎖存，使FET的結(jié)束。相對(duì)約20,000歐姆，因?yàn)樵诂F(xiàn)場(chǎng)，因?yàn)樨?fù)載電阻和40,000歐姆，不會(huì)產(chǎn)生對(duì)輸入的數(shù)據(jù)的影響。一些為P2結(jié)構(gòu)類似于P0口，有MUX的開關(guān)。它是類似口部分，大的一個(gè)轉(zhuǎn)換控制P1口的多功能端口，獲得第一位，這有很多“與”門和4個(gè)緩沖。兩部分，其中除了作出準(zhǔn)確的雙向功能，還可以使用第二個(gè)函數(shù)的每一個(gè)針“與”門三功能開關(guān)，實(shí)際上，它決定將輸出數(shù)據(jù)鎖存到輸出的函數(shù)的第二個(gè)信號(hào)為W1點(diǎn)，輸出Q端信號(hào)。法令法為Q1時(shí)時(shí)，可以輸出W線路信號(hào)，在制定方案的時(shí)侯，那就是第一個(gè)函數(shù)仍是第二個(gè)功能，但不必軟件預(yù)先設(shè)置P3口。IT硬件里面是不是有自動(dòng)兩個(gè)函數(shù)輸出時(shí)的CPU進(jìn)行SFR和要求的位置（位置或字節(jié)）來訪問，在沒有至P3口，里面有硬件鎖Q報(bào)表，P3口的工作原理類似于P1口。輸出級(jí)，P1，P3口連接內(nèi)帶的負(fù)載電阻的圖紙，每一個(gè)能驅(qū)動(dòng)4型號(hào)LSTTL負(fù)載輸出1。由于輸入口，任何TTL或NMOS電路可以驅(qū)動(dòng)8051的單芯片在一個(gè)正常的方式。因?yàn)樗麄兝幂敵黾?jí)阻力，可以打開漏源電阻以敦促打開方式，不需要有阻力。都是準(zhǔn)確的雙向口。當(dāng)行為是輸入，必須編寫相應(yīng)的鎖存器。至于80C51的單芯片計(jì)算機(jī)，端口只能提供輸出毫安的電流，是它的輸出口去當(dāng)一個(gè)普通的晶體管，要求應(yīng)與端口之間和晶體管的基極電阻，以電而從出口限制P1P3被恢復(fù)了的高水平，是一個(gè)單