微機(jī)原理及接口技術(shù)習(xí)題解答與實(shí)驗(yàn)指導(dǎo)

第一部分 學(xué)習(xí)指導(dǎo)與習(xí)題解答3第1章計(jì)算機(jī)基礎(chǔ)31.1學(xué)習(xí)指導(dǎo)31.2 單項(xiàng)選擇題31.3 判斷題61.4填空題61.5 簡答題8第2章 微處理器102.1 學(xué)習(xí)指導(dǎo)102.2單項(xiàng)選擇題112.3判斷題162.4填空題1825 簡答題20第3章 80x86指令系統(tǒng)233.1學(xué)習(xí)指導(dǎo)233.2單項(xiàng)選擇題253.3 判斷題303.4 填空題323.5 簡答題、363.6. 分析程序題433.7 編程題46第四章494.3 判斷題554.4 填空題584.5 簡答題694.6 分析程序題824.7 編程題91第5章 半導(dǎo)體存儲(chǔ)器及其接口技術(shù)1275.1 學(xué)習(xí)指導(dǎo)1275.2單項(xiàng)選擇題12753判斷題13054填空題13155簡答題13356應(yīng)用題136第6章 微型計(jì)算機(jī)接口技術(shù)14561 學(xué)習(xí)指導(dǎo)14562單項(xiàng)選擇題14663判斷題15064填空題1516.4填空題15365簡答題154第7章，簡單接口電路設(shè)計(jì)16271 學(xué)習(xí)指導(dǎo)16272單項(xiàng)選擇題1637.3判斷題16375應(yīng)用題164第8章 可編程接口技術(shù)17181可編程計(jì)數(shù)器82538254171811學(xué)習(xí)指導(dǎo)171812單項(xiàng)選擇題172813判斷題173814填空題1748. 1 . 5 簡答題1758.1.6 應(yīng)用題1758.2 并行通信接口8255A1788.2.1 學(xué)習(xí)指導(dǎo)1788.2.2 單選題1788.2.3 判斷題1808.2.4 填空題1808.2.5應(yīng)用題1818.3串行通信接口8250/82511868.3.2 單項(xiàng)選擇題1888.3.3判斷題1898.4可編程中斷控制器8259A1958.4.1 學(xué)習(xí)指導(dǎo)1958.4.2單選題1958.4.3 判斷題19884.4 填空題1988.4.5 簡答題2008.4.6 應(yīng)用題202第9章自 檢 試 卷2059.1 自檢試題一205自檢試題二211第一部分 學(xué)習(xí)指導(dǎo)與習(xí)題解答第1章計(jì)算機(jī)基礎(chǔ)1.1學(xué)習(xí)指導(dǎo) 本章主要內(nèi)容包括：1.計(jì)算機(jī)的發(fā)展2.整機(jī)概念 計(jì)算機(jī)由處理器、存儲(chǔ)器、輸入/輸出接口及三總線（數(shù)據(jù)總線DB、地址總線AB、控制總線CB）組成，如圖1-1所示。其中：數(shù)據(jù)總線為雙向三態(tài)，地址總線為單項(xiàng)三態(tài)，控制總線的各信號(hào)線特點(diǎn)各異。3.計(jì)算機(jī)中數(shù)和編碼的表示1） 進(jìn)制表示及相互之間的轉(zhuǎn)換，重用的有：二進(jìn)制數(shù)、十進(jìn)制數(shù)、十六進(jìn)制數(shù)。2） 有符號(hào)數(shù)的表示（包括：真值、原碼、反碼、補(bǔ)碼）及相互之間的轉(zhuǎn)換。值得注意的是：l正數(shù)的原碼、反碼和補(bǔ)碼相等。l負(fù)數(shù)的反碼等于其原碼你的符號(hào)位不變，其他位求反。l負(fù)數(shù)的補(bǔ)碼等于其原碼的符號(hào)位不變嗎，其他位求反后加以。l常用的補(bǔ)碼運(yùn)算規(guī)則：X原=X補(bǔ)補(bǔ)X原=X反反XY補(bǔ)=X補(bǔ)Y補(bǔ)3) 編碼的那表示，包括：非壓縮型BCD碼(用8位二進(jìn)制數(shù)表示1位十進(jìn)制數(shù)，其中高4位為0)、壓縮型BCD碼(用8位二進(jìn)制數(shù)表示2位十進(jìn)制數(shù))、ASC碼（美國信息交換校準(zhǔn)代碼，參見附錄A）。4微機(jī)系統(tǒng)中采用的先進(jìn)技術(shù)微機(jī)系統(tǒng)中采用的先進(jìn)技術(shù)，包括:流水線技術(shù)、高速緩沖存儲(chǔ)技術(shù)、虛擬存儲(chǔ)技術(shù)、CISC和RISC、多核心技術(shù)等。1.2 單項(xiàng)選擇題1從第一代電子計(jì)算機(jī)到第四代計(jì)算機(jī)的體系結(jié)構(gòu)都是相同的，都是由運(yùn)算器、控制器、存儲(chǔ)器以及輸入輸出設(shè)備組成的，稱為（）體系結(jié)構(gòu)。艾倫圖靈羅伯特諾依斯比爾蓋茨馮諾依曼解電子計(jì)算機(jī)從問世到現(xiàn)在都遵循“存儲(chǔ)程序”的概念，最早提出它的是（ ）。A巴貝奇 B.馮諾依曼 C.帕斯卡 D.貝爾解 B3目前制造計(jì)算機(jī)所采用的電子器件是( )。A晶體管 B.電子管 C.中小規(guī)模集成電路 D.超大規(guī)模集成電路解 D4計(jì)算機(jī)之所以能自動(dòng)連續(xù)進(jìn)行數(shù)據(jù)處理，其主要原因是( )。A.采用了開關(guān)電路 B.采用了半導(dǎo)體器件 C.具有存儲(chǔ)程序的功能 D.采用可二進(jìn)制解 C5計(jì)算機(jī)中存儲(chǔ)數(shù)據(jù)的最小單位是二進(jìn)制的（ ）。A.位（比特） B.字節(jié) C.字長 D.千字節(jié)解 A6一個(gè)字節(jié)包含（ ）個(gè)二進(jìn)制位。A.8 B.16 C.32 D.64解 A7.二進(jìn)制數(shù)011001011110B的十六進(jìn)制表示為（ ）。A. 44EH B. 75FH C. 54FH D. 65EH解 D 8.二進(jìn)制數(shù)011001011110B的八進(jìn)制表示為（ ）。A.4156Q B.3136Q C.4276Q D.3176Q解 B9設(shè)(123)16=（X）8=（Y）2，其中下表分別表示十六進(jìn)制，八進(jìn)制，二進(jìn)制，則X和Y因?yàn)椋?）。A.X=246, Y=010101110 B.X=443, Y=100100011 C.X=173, Y=01111011 D.X=315,Y=1100110解 B10下面是四個(gè)無符號(hào)數(shù)的大小順序，正確的比較式是（ ）。A. 0FEH250D37Q01111111B B. 250D0FEH371Q01111111B C. 371Q0FEH250D01111111B D. 01111111B0FEH250D371Q解 A11帶符號(hào)的八位二進(jìn)制補(bǔ)碼的表示范圍是( ).A. 127+127 B.32768+32768 C. 128+127 D. 32768+32767解 C12. 十進(jìn)制負(fù)數(shù)61的八位二進(jìn)制原碼是（ ）。A. 00101111B B. 00111101B C. 01111001B D. 10111101B解 D13.十進(jìn)制正數(shù)+121的八位二進(jìn)制反碼是（ ）。A. 00000110B B. 01001111B C. 01111001B解 C14. 89的八位二進(jìn)制補(bǔ)碼為（ ）。 A. B9H B. 89H C. 10100111B D. 00100111B解 C15 無符號(hào)二進(jìn)制數(shù)00001101.01B的真值位（ ）。A. 13.25 B. 0B.1H C. 0B.4H D.13.01解 A16.有符號(hào)二進(jìn)制原碼數(shù)10000001B的真值為（ ）。A. 01H B.1 C. 128 解 B17數(shù)D8H被看做是用補(bǔ)碼表示的符號(hào)數(shù)十，該數(shù)的真值為（ ）。A. 58H B.28H C.40解 C18.數(shù)4FH被看做是用反碼表示的有符號(hào)數(shù)時(shí)，該數(shù)的真值為（ ）。A. 30H B. 28H C. 40解 B19.計(jì)算機(jī)內(nèi)的溢出是指其運(yùn)算結(jié)果（ ）。A. 無窮大B. 超出了計(jì)算機(jī)內(nèi)存儲(chǔ)單元所能存儲(chǔ)的數(shù)值范圍。C. 超出了該指令所指定的結(jié)果單元所能存儲(chǔ)的數(shù)值范圍。D. 超出了運(yùn)算器的取值范圍。解 C20 兩個(gè)十六進(jìn)制補(bǔ)碼數(shù)進(jìn)行運(yùn)算3AH+B7H，其運(yùn)算結(jié)果（ ）溢出。A. 有 B. 無解 B21. 二進(jìn)制數(shù)11101110B轉(zhuǎn)換為BCD碼為（ ）。A. 001000110011B B. 001001010010B C. 001000111000B D. 001000110010B解 C22 鍵盤輸入1999時(shí)，實(shí)際運(yùn)行的ASC碼是（ ）。A. 41H49H47H46H B. 61H69H67H66H C. 31H39H39H39H D. 51H59H57H56H解 C23. 一個(gè)完整的計(jì)算機(jī)系統(tǒng)通常應(yīng)包括（ ）。A. 系統(tǒng)軟件和應(yīng)用軟件 B. 計(jì)算機(jī)及其外圍設(shè)備 C. 硬件系統(tǒng)和軟件系統(tǒng)D. 系統(tǒng)硬件和系統(tǒng)軟件解 C24 通常所說的“裸機(jī)”指的是（ ）。A. 只裝備有操作系統(tǒng)的計(jì)算機(jī) B. 不帶輸入輸出設(shè)備的計(jì)算機(jī)C. 為裝備任何軟件的計(jì)算機(jī) D. 計(jì)算機(jī)主機(jī)暴露在外解 C25計(jì)算機(jī)運(yùn)算速度的單位是MI/S（即MIPS），其含義是（ ）。A. 每秒鐘處理百萬個(gè)字符 B. 每分鐘處理百萬個(gè)字符C. 每秒鐘執(zhí)行百萬條指令 D. 每分鐘執(zhí)行百萬條指令解 C26. 通常所說的32位機(jī)，指的是這種計(jì)算機(jī)的CPU（ ）。A. 是由32個(gè)運(yùn)算器組成的 B. 能夠同時(shí)處理32位二進(jìn)制數(shù)據(jù)C. 包含有32個(gè)寄存器 D. 一共有32個(gè)運(yùn)算器和控制器解 B27 運(yùn)算器的主要功能是（ ）。A. 算術(shù)運(yùn)算 B. 邏輯運(yùn)算 C. 算術(shù)和邏輯運(yùn)算 D. 函數(shù)運(yùn)算解 C28. 在一般微處理器中包含有（ ）。A. 算術(shù)邏輯單元 B. 主內(nèi)存 C. I/O單元 D. 數(shù)據(jù)總線解 A29. 一臺(tái)計(jì)算機(jī)實(shí)際上是執(zhí)行（ ）。A. 用戶編制的高級(jí)語言包程序 B. 用戶編制的匯編語言程序C. 系統(tǒng)程序 D. 由二進(jìn)制碼組成的機(jī)器指令解 D 30. 構(gòu)成違紀(jì)的主要部件除CPU、系統(tǒng)總線 、I/O接口外，還有（ ）。A. CRT B. 鍵盤 C. 磁盤 D. 內(nèi)存（ROM和RAM）解 D31.計(jì)算機(jī)的字長是指（ ）。A. 32位長的數(shù)據(jù)B. CPU數(shù)據(jù)總線餓寬度C. 計(jì)算機(jī)內(nèi)部一次可以處理的二進(jìn)制數(shù)碼的位數(shù)D. CPU地址總線的寬度解 D1.3 判斷題1匯編語言就是機(jī)器語言。（ ）2所謂三總線就是數(shù)據(jù)總線、控制總線、地址總線。（ ）3計(jì)算機(jī)中所有數(shù)據(jù)都是以二進(jìn)制形式存放的。（ ）4若X原=X反=X補(bǔ)，則該數(shù)為正數(shù)。（ ）5補(bǔ)碼的求法是：正數(shù)的補(bǔ)碼等于原碼，負(fù)數(shù)的補(bǔ)碼是原碼連同符號(hào)位一起求反加1（ ）6無論是什么違紀(jì)，其CPU都具有相同的機(jī)器指令。（ ）7與二進(jìn)制數(shù)11001011B等值的壓縮型BCD碼是11001011B。（ ）8十進(jìn)制數(shù)378轉(zhuǎn)換成十六進(jìn)制數(shù)時(shí)1710H。（ ）9與十進(jìn)制小數(shù)0.5625等值的二進(jìn)制小數(shù)1.0011B。 （ ）10二進(jìn)制數(shù)10111101111B轉(zhuǎn)換成十六進(jìn)制數(shù)時(shí)FE5H。（ ） 11如果二進(jìn)制數(shù)11111B01111B的最高位為符號(hào)位，其能表示31個(gè)十進(jìn)制數(shù)。 （ ）答案 1錯(cuò) 2. 對(duì) 3. 對(duì) 4對(duì) . 錯(cuò) 6. 錯(cuò) 7. 錯(cuò) 8錯(cuò) 9. 錯(cuò) 10. 錯(cuò) 11. 對(duì)1.4填空題1馮諾依曼原理的基本思想是（1）和（2）。解 （1）程序儲(chǔ)存 （2）程序控制2第一代計(jì)算機(jī)采用的電子器件是(1).解 (1) 電子管3一個(gè)完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括（1）和（2）。解 （1）硬件系統(tǒng) （2）軟件系統(tǒng)4計(jì)算機(jī)中所謂三總線包括（1）、（2）和（3）。解 (1)數(shù)據(jù)總線 （2）地址總線 （3）控制總線5計(jì)算機(jī)系統(tǒng)中數(shù)據(jù)總線用于傳輸 （1） 信息，其特點(diǎn)是 (2) 。地址總線用于傳輸 （3） 信息，其特點(diǎn)是 （4） 。如果CPU的數(shù)據(jù)總線與地址總線采用同一組信號(hào)線，那么系統(tǒng)中需要采用 （5） 分離出地址總線。解 （1）數(shù)據(jù) （2）雙向三態(tài) （3）地址 （4）單向三態(tài) （5）鎖存器6計(jì)算機(jī)的軟件可以分成兩大類，即 （1） 和 （2）。解 （1）系統(tǒng)軟件 （2）應(yīng)用軟件7在計(jì)算機(jī)中的負(fù)數(shù)以 （1） 方式表示，這樣可以把減法轉(zhuǎn)換為加法。解（1）補(bǔ)碼8在計(jì)算機(jī)內(nèi)部，所有信息的存取、處理、傳送都是以 （1） 形式進(jìn)行的。解 （1）二進(jìn)制編碼9對(duì)于一個(gè)字節(jié)的帶符號(hào)數(shù)可表示的最大正數(shù)為 （1） ，最小負(fù)數(shù)時(shí) （2） 。解 （1）+127 （2）12810一個(gè)8位二進(jìn)制補(bǔ)碼數(shù)10010011B等值擴(kuò)展為16位二進(jìn)制數(shù)后，其機(jī)器數(shù)為 （1） 。解 （1）11111111 10010011B11.用補(bǔ)碼表示的二進(jìn)制數(shù)10001000B轉(zhuǎn)換為對(duì)應(yīng)的十進(jìn)制數(shù)真值為 （1） 。解 （1）12012設(shè)機(jī)器字長為8 位，已知X=-1，則X原= （1） ，X反= (2) , X補(bǔ)= （3） 。X+Y補(bǔ)= （3） 。解 （1）10010101B （2）01001010B (3)11011111B13將十進(jìn)制整數(shù)4120分別轉(zhuǎn)換為相對(duì)應(yīng)的二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)。其轉(zhuǎn)換結(jié)果分別為 （1） 、 （2） 、 （3） 。解 （1）1 0000 0001 1000B （2）10030Q （3）1018H14.若X=-107，Y=+74。按8位二進(jìn)制可寫出：X補(bǔ)= （1） ；Y補(bǔ)= （2） ；X+Y補(bǔ)= （3） 。解 （1）10010101B （2）01001010B （3）11011111B15若X=-128，Y=-1，機(jī)器字長為16位，求：X補(bǔ)= （1） ; Y補(bǔ)= （2） ；X+Y補(bǔ)= （3） 。解 (1)FF80H （2）FFFFH （）FF7FH16將十進(jìn)制小數(shù)0.65625轉(zhuǎn)換為相對(duì)應(yīng)的二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)。其轉(zhuǎn)換結(jié)果分別為 （1） ， （2） ， （3） 。解 （1）0.10101B （2）0.52Q （3）0.A8H17將二進(jìn)制數(shù)1001.101B，八進(jìn)制數(shù)35.54Q,十六進(jìn)制FF.1H轉(zhuǎn)換為十進(jìn)制，結(jié)果分別為 （1） ， （2） ， （3） 。解 （1）9.625D （2）29.6875D （3）255.0625D18一個(gè)二進(jìn)制數(shù)11111010B轉(zhuǎn)換成壓縮的BCD碼的形式為 （1） 。解 （1）250H 19有一個(gè)16位的二進(jìn)制數(shù)0100 0001 0110 0011B，與它等值的十進(jìn)制數(shù)是 （1） ，如果是壓縮BCD碼表示的數(shù)是 （2） 。解 （1） 16739 （2）416320十進(jìn)制數(shù)255的ASC碼，可以表示為 （1） ；用壓縮型BCD碼表示為 （2） ；其16 進(jìn)制數(shù)表示為 （3）。解 （1）32H 35H35H (2)00000010 01010101B (3)0FFH21.可將36.25用IEEE754的單精度浮點(diǎn)格式表示成 （1） 。解 （1） C210000H1.5 簡答題1簡述數(shù)據(jù)總線和地址總線各自具有的特點(diǎn)。如果某CPU的數(shù)據(jù)總線與地址總線采用同一組信號(hào)線，可以采用什么方法將地址總線分離出來。解 數(shù)據(jù)總線的特點(diǎn)為雙向三態(tài)，其總線位數(shù)決定CPU與外部一次傳輸?shù)奈粩?shù)。地址總線的特點(diǎn)為單向三態(tài)，其總線位數(shù)決定CPU對(duì)外部尋址的范圍。如果某CPU的數(shù)據(jù)總線與地址總線采用同一組信號(hào)線，可以采用鎖存器將地址總線分離出來。2.試舉例說明什么是壓縮型（或稱組合型）BCD碼？什么是非壓縮型（或稱非組合型）BCD碼？解壓縮型BCD碼為一字節(jié)表示2位十進(jìn)制數(shù)，如:36H表示36。非壓縮型BCD碼為一字節(jié)表示1位十進(jìn)制數(shù)，其中高4位為0。如：0306H表示36。3在計(jì)算機(jī)中常采用哪幾種數(shù)值？如何用符號(hào)表示？解 在計(jì)算機(jī)中常采用二進(jìn)制、八進(jìn)制、十進(jìn)制、十六進(jìn)制數(shù)等。為了明確所采用的數(shù)值，在相應(yīng)數(shù)的末尾都采用對(duì)應(yīng)的符號(hào)說明。其中十進(jìn)制用D表示（D-Decimal可以默認(rèn)不寫），八進(jìn)制原為 Octonary,為避免與數(shù)字0混淆，用字母Q表示八進(jìn)制，用H（Hexadecimal）表示十六進(jìn)制。4根據(jù)ASC碼的表示，試寫出0、9、F、f、A、a、CR、LF、等字符的ASC碼。解 字符 0 9 F f A a CR LF ASC碼30H 39H 46H 66H 41H 61H 0DH 0AH 24H5.將下列十進(jìn)制數(shù)分別轉(zhuǎn)換成二進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)。（1）39 （2）54 （3）127 （4）119解（1）100111B 47Q 27H (2) 110110B 66Q 36H (3) 1111111B 117Q 7FH（4）1110111B 167Q 77H6.8位、16位二進(jìn)制數(shù)所表示的無符號(hào)數(shù)及補(bǔ)碼的范圍是多少？解 8位二進(jìn)制無符號(hào)數(shù)表示的范圍為0255,8位二進(jìn)制補(bǔ)碼表示的范圍為-128+127；16為無符號(hào)二進(jìn)制數(shù)表示的范圍為065535,16位二進(jìn)制補(bǔ)碼表示的范圍為-32768+32767。7將十進(jìn)制數(shù)146.25轉(zhuǎn)換為二進(jìn)制，小數(shù)保留四位。解10010010.0100B8.將下列二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)，小數(shù)保留四位。（1）00001011.1101B (2)1000110011.0101B (3)101010110011.1011B解 （1）11.8125 （2）563.3125 （3）2739.68759寫出二進(jìn)制數(shù)1101.101B，十六進(jìn)制數(shù)2AE.4H,八進(jìn)制數(shù)42.54Q的十進(jìn)制數(shù)。解 1101.101B=13.625D 2AAE.4H=686.25D 42.57Q=34.6875D10.簡述原碼、反碼、補(bǔ)碼的規(guī)則。解1）求原碼的規(guī)則：正數(shù)的符號(hào)位為0，負(fù)數(shù)的符號(hào)位為1，其他位表示數(shù)的絕對(duì)值。2）求反碼的規(guī)則：正數(shù)的反碼與其原碼相同；負(fù)數(shù)的反駁嗎為原碼除符號(hào)位以外的各位取反。3) 求補(bǔ)碼的規(guī)則：正數(shù)的補(bǔ)碼與其原碼相同；負(fù)數(shù)的補(bǔ)碼為反碼在最低位上加1。11用補(bǔ)碼計(jì)算（-56）-（-17）。解 此處運(yùn)用補(bǔ)碼加減運(yùn)算公式XY補(bǔ)=X補(bǔ)Y補(bǔ)，令X=-56,Y=-17,且有：X原=10111000B、X反=11001000B、X補(bǔ)=11001001BY原=10010001B、-Y補(bǔ)=00010001B則X補(bǔ)=11001000B+)-Y補(bǔ)=00010001BX-Y補(bǔ)=11011001B得X-Y原=10100111B=-3912.簡述計(jì)算機(jī)在進(jìn)行有符號(hào)補(bǔ)碼運(yùn)算中進(jìn)位與溢出的區(qū)別。解 進(jìn)位為數(shù)據(jù)運(yùn)算時(shí)的正常情況，其進(jìn)位狀態(tài)通過CPU中進(jìn)位狀態(tài)位的狀態(tài)體現(xiàn)。溢出為運(yùn)算結(jié)果超出了所能表示的數(shù)據(jù)范圍，數(shù)據(jù)侵占了符號(hào)位。13.簡述進(jìn)行有符號(hào)補(bǔ)碼運(yùn)算判斷是否產(chǎn)生溢出的方法。解判斷溢出的方法可以有兩種：1)雙進(jìn)位法：2個(gè)進(jìn)位位分別為次高位向最高位的進(jìn)位和最高位向進(jìn)位位的進(jìn)位。如果兩個(gè)進(jìn)位均有或均無則無溢出。如果兩個(gè)進(jìn)位中1個(gè)有進(jìn)位而另1個(gè)無進(jìn)位則一定有溢出。2)同號(hào)相減無溢出，同號(hào)相加是結(jié)果符號(hào)與加數(shù)符號(hào)相反有溢出，相同則無溢出。異號(hào)相加無溢出，異號(hào)相減時(shí)結(jié)果符號(hào)與減數(shù)符號(hào)相同有溢出，相反則無溢出。14用8位二進(jìn)制補(bǔ)碼進(jìn)行計(jì)算（-56）+（-177），并判斷出運(yùn)算結(jié)果是否有溢出。解令X=-56,Y=-117X原=10111000B、X反=11001000B、X補(bǔ)=11001001BY原=11110101B、XY反=10001010B、Y補(bǔ)=10001011B則 X補(bǔ)=11001000B +） Y補(bǔ)=10001011BX補(bǔ)+Y補(bǔ)=01010011B得X補(bǔ)+Y補(bǔ)=X+Y補(bǔ)=01010011B,X+Y=X+Y補(bǔ)補(bǔ)=01010011B=+83從上面運(yùn)算式中可以看到，次高位向最高位無進(jìn)位，而你最高為向進(jìn)位位有進(jìn)位，所以運(yùn)算結(jié)果溢出。從另一個(gè)角度來看，兩個(gè)負(fù)數(shù)相加，結(jié)果為正數(shù)，其符號(hào)與減數(shù)的符號(hào)相反，所以運(yùn)算結(jié)果有溢出。也就是（-56）+（-177）=-173+83，運(yùn)算結(jié)果不正確，這是因?yàn)橐鸦樗憬Y(jié)果又溢出，也就是運(yùn)算結(jié)果的數(shù)據(jù)位超出了所能表示的范圍，侵占了符號(hào)位。15.試將0.0875用IEEE-754的單精度浮點(diǎn)格式表示。解0.0875=0.000101100110011001100110011B=1.01100110011001100110011B2的-100B次尾數(shù)L=01100110011001100110011B階碼=01111111B-100B=01111011B0.0875的浮點(diǎn)表示=0 01111011 01100110011001100110011 B=3DB33333H第2章 微處理器2.1 學(xué)習(xí)指導(dǎo) 本章主要內(nèi)容包括：1.8086/8088微處理器的內(nèi)部結(jié)構(gòu)與工作原理 8086/8088未處理的內(nèi)部分為執(zhí)行單元（EU）和總線接口單元（BIU）兩部分。執(zhí)行單元負(fù)責(zé)完成指令的執(zhí)行工作，總線接口單元負(fù)責(zé)完成預(yù)取指令和數(shù)據(jù)傳輸?shù)墓ぷ?。兩部分既相互?dú)立工作，又相互配合。這種結(jié)構(gòu)的優(yōu)點(diǎn)為可疑實(shí)現(xiàn)流水作業(yè)，在執(zhí)行指令同時(shí)取下一條指令，提高了微處理器的工作效率。2.8086/8088的內(nèi)部寄存器 8086/8088具有14個(gè)十六位寄存器，包括：8個(gè)通用寄存器（4個(gè)數(shù)據(jù)寄存器AX、BX、CX、DX，4個(gè)指針寄存器SP、BP、SI、DI），4個(gè)段寄存器（CS、SS、DS、ES），1個(gè)指令指針寄存器IP和1個(gè)狀態(tài)控制寄存器FR。每個(gè)寄存器具有各自的特點(diǎn)，比如： 1)4個(gè)數(shù)據(jù)寄存器具有雙重性， 可以存儲(chǔ)十六位數(shù)據(jù)（AX、BX、CX、DX），也可以拆成8個(gè)八位寄存器（AL、AH、BL、BH、CL、CH、DL、DH）進(jìn)行八位運(yùn)算。 2）16位的狀態(tài)控制寄存器FR中有9位有效位，其中6位是狀態(tài)標(biāo)志（進(jìn)位狀態(tài)位CF、輔助進(jìn)位狀態(tài)位AF、符號(hào)狀態(tài)位SF、零狀態(tài)位ZF、奇偶狀態(tài)位PF和溢出狀態(tài)位OF），3位是控制標(biāo)志（中斷允許、方向、單步）。 3）16位的指令指針寄存器IP是專為微處理器使用，不能通過指令進(jìn)行訪問。代碼段寄存器CS只能讀出，不能通過指令賦值。 4）只有BX、BP、SI、DI可以作訪問內(nèi)存單元的地址指令。3工作模式與引腳 1）8086CPU和8088CPU的主要特點(diǎn)如表2-1所示。 2）8086/8088未處理其具有兩種功能工作模式：最小工作模式和最大工作模式。 最小工作模式：即為構(gòu)成單微處理器的簡單系統(tǒng)，全部信號(hào)線均由8086/8088CPU提供引腳MN/MX非接+5V電壓。 最大工作模式：即為構(gòu)成多處理器的復(fù)雜系統(tǒng)。一般所構(gòu)成的系統(tǒng)中除偶一個(gè)主微處理器8086/8088外，還有兩個(gè)協(xié)處理器：用于數(shù)值運(yùn)算處理的8087和憂郁輸入/輸出設(shè)備服務(wù)的8089，從而大大提高主處理器的運(yùn)行效率。在此種工作模式下，部分控制信號(hào)線是由8288總線控制器提供，而不是由8086/8088CPU直接提供全部信號(hào)線。引腳MN/MX接地。 3)8086/8088為40引腳DIP芯片，其中部分引腳采用了服用技術(shù)，包括：分時(shí)復(fù)用（即在一些時(shí)刻提供一種信息，而在另一時(shí)刻提供另一種信息）和分狀態(tài)復(fù)用（即輸入與輸出定義不同、高電平與低電平定義不同、不同模式下定義不同）等。分時(shí)復(fù)用的信號(hào)可通過鎖存器實(shí)現(xiàn)分離。另外，8086/8088中有部分引腳定義不同。主要引腳包括：AD0AD15、A16/S3A19/S3、MN/MX、ALE、BHE、REESET、RD、WR、M/IO等。值得注意的是，如何獲得存儲(chǔ)器讀、存儲(chǔ)器寫、IO讀、IO寫等信息，如圖2-1所示。4存儲(chǔ)器組織8086/8088采用分段管理的概念。1）所有的數(shù)據(jù)以字節(jié)形式存放在存儲(chǔ)單元中，每一個(gè)單元軍戰(zhàn)一個(gè)地址，但是任何兩個(gè)相鄰字節(jié)都可以構(gòu)成一個(gè)字（word），占用兩個(gè)地址。用地址值較小的那個(gè)字節(jié)單元地址作為這個(gè)字單元的地址。一個(gè)16位字中低8位數(shù)據(jù)存在較小地址的單元中，而高8位數(shù)據(jù)存在地址較高的的單元中。2）每個(gè)單元均有一個(gè)唯一的20位地址，稱為物理地址。3)在軟件中8086/8088對(duì)存儲(chǔ)器采用分段描述的方法，即將整個(gè)存儲(chǔ)區(qū)劃分很多的段，每一個(gè)段的大小可各不相同，單均64KB，各段之間可以是緊密連接、可以是部分或完全重疊、也可以是不相關(guān)，每個(gè)存儲(chǔ)單元可用不惟一的邏輯地址描述（段基值：偏移量）。4）物理地址與邏輯地址的關(guān)系為：物理地址（20位）=段基值（16位）16+偏移量（16位）。5）8086的存儲(chǔ)器為能滿足即可以16位操作又可以8位操作，采用奇、偶兩個(gè)存儲(chǔ)體的結(jié)構(gòu)。5.堆棧組織堆棧是一個(gè)特定的存儲(chǔ)區(qū)，它的特點(diǎn)是：一端是固定的，另一端是活動(dòng)的，而所有的信息存取都在活動(dòng)的一端進(jìn)行。堆棧操作的原則是后進(jìn)先出。棧操作包括：1)設(shè)置棧執(zhí)政（設(shè)置SS、SP）和棧容量（棧長度）。2）數(shù)據(jù)進(jìn)棧操作（PUSH指令）。3）數(shù)據(jù)出棧操作（POP指令）。6.時(shí)序處理器的周期狀態(tài)可以分為三種：始終周期（是處理器完成一個(gè)微操作所需的時(shí)間，也就是處理器的基本時(shí)間計(jì)量單位）、總線周期（是處理器完成一個(gè)基本操作所用的時(shí)間）和指令周期（是處理器執(zhí)行一條指令所需的時(shí)間）。最基本的讀/寫總線周期由4個(gè)十周周期組成。2.2單項(xiàng)選擇題1.8088CPU和8086CPU對(duì)比，錯(cuò)誤敘述是（）。A.8088CPU和8086CPU的地址線數(shù)量相同。B.8088CPU和8086CPU的片內(nèi)數(shù)據(jù)線數(shù)量相同。C.8088CPU和8086CPU的片外數(shù)據(jù)線數(shù)量相同。D.8088CPU和8086CPU的寄存器數(shù)量相同。解 C2.關(guān)于8088CPU和8086CPU對(duì)比，正確的敘述是（ ）。A.8088CPU和8086CPU的地址數(shù)位數(shù)不相同。B.8088CPU和8086CPU的片內(nèi)數(shù)據(jù)線數(shù)量不相同。C.8088CPU和8086CPU的片外數(shù)據(jù)線數(shù)量不相同。D.8088CPU和8086CPU的寄存器數(shù)量不相同。解 C3.8086為16位的CPU，說明( )。A.8086CPU內(nèi)有16條數(shù)據(jù)線 B. 8086CPU內(nèi)有16個(gè)寄存器C. 8086CPU外有16條地址線 D. 8086CPU外有16條控制線解 A4.下列不是8086/8088CPU數(shù)據(jù)總線作用的為（ ）。A.用于傳送指令機(jī)器碼 B.用于傳送立即數(shù)C.用于傳送偏移地址量 D.用于傳送控制信號(hào)解 D5.關(guān)于8088CPU敘述不正確的是（ ）。A.片內(nèi)有14個(gè)15位寄存器 B.片內(nèi)有1MB的存儲(chǔ)器C.片內(nèi)有4字節(jié)隊(duì)列緩沖器 D.片外有8位數(shù)據(jù)總線解 B6.8086/8088CPU的地址總線寬度為20位，它讀存儲(chǔ)器的尋址范圍為（ ）。A.20KB B.64KB C.1MB D.20MB解 C7. 8086/8088CPU的地址總線寬度為20位，它對(duì)I/O接口的尋址范圍為（ ）A.20KB B.64KB C.1MB D.20MB解 B8.8086/8088CPU從功能結(jié)構(gòu)上看，是由（ ）組成的。A.控制器和運(yùn)算器 B.控制器、運(yùn)算器和寄存器C.控制器和20位物理地址加法器 D.執(zhí)行單元和總線接口單元解 D9.8086/8088CPU內(nèi)部具有（ ）個(gè)16位寄存器。A.4 B.8 C.14 D.20解 C10.8086/8088CPU內(nèi)部具有（ ）個(gè)8位寄存器。A.4 B.8 C.14 D.20解 B11.8086/8088CPU的標(biāo)志寄存器FR中有( )個(gè)有效位。A.1 B.3 C.6 D.9解 D12.8086/8088CPU的標(biāo)志寄存器FR中控制標(biāo)志位有（ ）位。A.1 B.3 C.6 D.9解 C13.8086/8088CPU的標(biāo)志寄存器FR中控制標(biāo)志位有（ ）位。A.1 B.3 C.6 D.9解 B14.8086/8088CPU有（ ）個(gè)16位的段寄存器。A.2 B.4 C.8 D.16解 B15.指令指針寄存器IP的作用是（ A）。A.保存將要執(zhí)行的下一條指令所在的位置B.保存CPU要訪問的內(nèi)存單元地址C.保存運(yùn)算器運(yùn)算結(jié)果內(nèi)容D.保存正在執(zhí)行的一條指令解 A16.8088CPU的指令隊(duì)列緩沖器由（ ）組成。A.1字節(jié)移位寄存器 B. 4字節(jié)移位寄存器C.6字節(jié)移位寄存器 D. 8字節(jié)移位寄存器解 B17.8086CPU的指令隊(duì)列緩沖器由（ ）組成。A.1字節(jié)移位寄存器 B. 4字節(jié)移位寄存器C.6字節(jié)移位寄存器 D. 8字節(jié)移位寄存器解 C18.指令隊(duì)列具有（ ）的作用。A.暫存操作數(shù)地址 B.暫存操作數(shù)C.暫存指令地址 D.暫存預(yù)取指令解 D19.8086/8088CPU對(duì)存儲(chǔ)器采用分段管理的方法，每個(gè)存儲(chǔ)單元均擁有（ ）兩種地址。A.實(shí)地址和虛擬地址 B.20位地址和16位地址 C.邏輯地址和物理地址 D.段基址和偏移地址解 C20.8086系統(tǒng)中，每個(gè)邏輯段的存儲(chǔ)單元數(shù)最多為（ ）。A.1MB B.256B C.64KB D.根據(jù)需要而定解 C21.8086/8088CPU中，由邏輯地址形成存儲(chǔ)器物理地址的方法是（）。A.段基值+偏移地址 B.段基值左移4位+偏移地址C.段基值16H+偏移地址 D.段基值10+偏移地址解 B22.8086/8088CPU中，確定下一條指令的物理地址應(yīng)為( ).A.CS16+IP B.DS16+SI C.SS16+SP D.ES16+DI解 A23. 8086/8088CPU上電和復(fù)位后，下列寄存器的值正確的為（ ）。A.CS=0000H, IP=0000H B.CS=0000H, IP=FFFFHC.CS=FFFFH，IP=0000H D.CS=FFFFH，IP=FFFFH解 C24.當(dāng)RESET信號(hào)為高電平時(shí)，寄存器初值為FFFFH的是（ ）。A.CS B.ES C.IP D.BP解 A25.8086/8088系統(tǒng)中，某存儲(chǔ)單元的物理地址為24680H,與其不對(duì)應(yīng)的邏輯地址為（ ）。A.46780H：2000H B.2468H:0000H C.2460H：0080H D.2400H:0680H E.2000H:4680H解 A26.若某指令存放在代碼段為CS=789AH，指令指針為IP=2345H處，問該指令存放單元的物理地址是（ ）。A.0H B.7ACE5H C.2ACEAH D.9BDF01H解 B27.某8位數(shù)據(jù)存放在2300H：2300H處，問該8位數(shù)據(jù)存放單元的物理地址是（ ）。A.23000H B.23230H C.23023H D.25300H解 D28.若某存儲(chǔ)單元的物理地址為ABCDEH，（ ）不是其相應(yīng)的邏輯地址。A.ABCDH:000EH B.ABC0H:00DEH C.AB00H:0CDEH D.A000H:0CDEH解 D29.下列邏輯、地址中對(duì)應(yīng)不同的物理弟子的是（）A.0400H:0340H B.0420H:0140H C.03E0H:0740H D.03C0:0740H解 C30.8086/8088CPU存放當(dāng)前指令的存儲(chǔ)單元的邏輯地址為（ ）。A.DS: BX B.SS:SP C.CS:PC D.CS:IP解 D31.8086/8088CPU中，時(shí)鐘周期、指令周期和總線周期按費(fèi)時(shí)長短的排列是（ ）A.時(shí)鐘周期指令周期總線周期 B.時(shí)鐘周期總線周期指令周期C.指令周期總線周期時(shí)鐘周期 D.總線周期指令周期時(shí)鐘周期解 C32.8086/8088CPU的地址有效發(fā)生在總線周期的（ ）時(shí)刻。A.T1 B.T2 C.T3 D.T4解 D33.8086/8088CPU的讀數(shù)據(jù)操作發(fā)生在總線周期的（ ）時(shí)刻。A.T1 B.T2 C.T2，T3 D.T3,T4解 D34.8086/8088CPU的寫數(shù)據(jù)操作發(fā)生在總線周期的（ ）時(shí)刻。A.T1 B.T2 C.T2, T3 D.T2, T3, T4解 D35.當(dāng)控制線READY=0時(shí)，應(yīng)在（ ）插入等待周期T w。A.T1和T2間 B.T2和T3間 C.T3和T4間 D.任何時(shí)候解 C36.下列說法中屬于最小工作模式特點(diǎn)的是（ ）。A.CPU提供全部的控制信號(hào) B.由編程進(jìn)行模式設(shè)定C.需要8286收發(fā)器 D.需要總線控制器8288解 A37.下列說法中屬于最大工作模式特點(diǎn)的是（ ）。A.CPU提供全部的控制信號(hào) B.由編程進(jìn)行模式設(shè)定C.需要8286收發(fā)器 D.需要總線控制器8288解 D38.8086CPU的控制線BHE非=0,地址線A0=0時(shí)，將實(shí)現(xiàn)（ ）。A.傳送地址為偶地址的8位內(nèi)存數(shù)據(jù) B.傳送地址為偶地址的16位內(nèi)存數(shù)據(jù)C.傳送地址為奇地址的8位內(nèi)存數(shù)據(jù) D.傳送地址為奇地址的16位內(nèi)存數(shù)據(jù)解 B39.8086CPU的控制線BHE非=0，地址線A0=1，將實(shí)現(xiàn)（ ）。A.傳送地址為偶地址的8位內(nèi)存數(shù)據(jù) B.傳送地址為偶地址的16位內(nèi)存數(shù)據(jù)C.傳送地址為奇地址的8位內(nèi)存數(shù)據(jù) D.傳送地址為奇地址的16位內(nèi)存數(shù)據(jù)解 C41.8086/8088CPU數(shù)據(jù)總線和部分地址總線采用分時(shí)復(fù)用技術(shù)，系統(tǒng)中可通過基本邏輯單元（ ），獲得穩(wěn)定的地址信息。A.譯碼器 B.觸發(fā)器 C.鎖存器 D.三態(tài)門解 C42.8088CPU構(gòu)成的系統(tǒng)中，需要（ ）片8286數(shù)據(jù)總線收發(fā)器。A.1 B.2 C.8 D.16解 A43.8086CPU構(gòu)成的系統(tǒng)中，需要（ ）片8286數(shù)據(jù)總線收發(fā)器。A.1 B.2 C.8 D.16解 B44.8086/8088CPU中，控制線RD非和WR非得作用是（ ）。A.CPU控制數(shù)據(jù)傳輸?shù)姆较?B.CPU實(shí)現(xiàn)存儲(chǔ)器存取操作控制C.CPU實(shí)現(xiàn)讀或?qū)懖僮鲿r(shí)控制線 D.CPU實(shí)現(xiàn)讀地址/數(shù)據(jù)線分離控制解 C45.8086/8088CPU中，控制線DT/R非得作用是( )。A.數(shù)據(jù)傳輸方向的控制 B.存儲(chǔ)器存取操作控制C.數(shù)據(jù)傳輸有效控制 D.地址/數(shù)據(jù)線分離控制解 A46.8086/8088CPU中，控制線ALE的作用是（ ）。A.CPU發(fā)出的數(shù)據(jù)傳輸方向控制信號(hào)B.CPU發(fā)出的數(shù)據(jù)傳輸有效控制信號(hào)C.CPU發(fā)出的存儲(chǔ)器存取操作控制信號(hào)D.CPU發(fā)出的地址有效信號(hào)解 D47.8086/8088CPU中，控制線DEN非得作用是（ ）。A.CPU發(fā)出的數(shù)據(jù)傳輸方向控制信號(hào)B.CPU發(fā)出的數(shù)據(jù)傳輸有效控制信號(hào)C.CPU發(fā)出的存儲(chǔ)器存取操作控制信號(hào)D.CPU發(fā)出的地址有效信號(hào)解 B48.8086/8088CPU中，可屏蔽中斷請(qǐng)求的控制線是（ ）.A.NMI B.HOLD C.INTR D.INTA非解 C49.8086/8088CPU中，可品比中斷響應(yīng)的控制線是 （ ）。A.NMI B.HOLD C.INTR D.INTA非解 D50.8086/8088CPU中，非屏蔽中斷請(qǐng)求的控制線是（）。A.NMI B.HOLD C.INTR D.INTA非解 A51.8086/8088CPU中，與DMA操作有關(guān)的控制線是 （ ）。A.NMI B.HOLD C.INTR D.INTA非解 B52.當(dāng)8086/8088CPU為最小工作方式時(shí)，恐怖感知線MN/MX非應(yīng)接（ ）。A.低電平 B.高電平 C.下降沿脈沖 D.上升沿脈沖解 B53.若8086/8088CPU訪問I/O端口時(shí)，控制線M/IO非應(yīng)輸出（ ）。A.低電平 B.高電平 C.下降沿脈沖 D.上升沿脈沖解 A54.8086CPU可訪問（ ）個(gè)字節(jié)I/O端口。A.1K B.32K C.64K D.1M解 C55.8086CPU可訪問（ ）個(gè)字節(jié)I/O端口。A.1K B.32K C.64K D.1M解 B56.當(dāng)8086/8088CPU從存儲(chǔ)器單元讀數(shù)據(jù)時(shí)，有（ ）。A.RD非=0，WR非=0 B.RD非=0,WR非=1C.RD非=1，WR非=0 D.RD非=1,WR非=1解 B57.當(dāng)8086/8088CPU向I/O端口輸出數(shù)據(jù)時(shí)，有 ( )。A.RD非=0，WR非=0 B.RD非=0,WR非=1C.RD非=1，WR非=0 D.RD非=1,WR非=1解 C58.對(duì)堆棧進(jìn)行數(shù)據(jù)存取的原則是（ ）。A.先進(jìn)先出 B.后進(jìn)先出 C.隨機(jī)存取 D.都可以解 B59.8086/8088CPU將數(shù)據(jù)壓入堆棧時(shí)，棧區(qū)指針的變化為（ ）。A.SS內(nèi)容改變、SP內(nèi)容不變 B.SS內(nèi)容不變、SP內(nèi)容加2C.SS內(nèi)容不變、SP內(nèi)容減2 D.SS和SP內(nèi)容都改變解 C60.8086/8088CPU將數(shù)據(jù)從堆棧中彈出時(shí)，棧區(qū)指針的變化為（ ）。A.SS內(nèi)容改變、SP內(nèi)容不變 B.SS內(nèi)容不變、SP內(nèi)容減2C.SS內(nèi)容不變、SP內(nèi)容加2 D.SS和SP內(nèi)容都改變解 C2.3判斷題1.8086CPU中包含了寄存器和存儲(chǔ)器。（ ）2.寄存器尋址比存儲(chǔ)器尋址的運(yùn)算速度快。（ ）3.存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中不可缺少的部分。( )4.8086/8088CPU的片內(nèi)數(shù)據(jù)線和片外數(shù)據(jù)線寬度均為16位。（ ）5.8086/8088CPU為16位處理器，一次可并行傳送8位或16位二進(jìn)制信息。（ ）6.8086CPU的數(shù)據(jù)總線和地址總線都是20位。（ ）7.8086CPU的數(shù)據(jù)總線和地址總線都市32位。（ ）8.8086/8088CPU對(duì)外部存儲(chǔ)器和I/O端口的尋址范圍為1MB。（ ）9.8086/8088CPU內(nèi)部分為2個(gè)功能模塊：執(zhí)行單元EU和總線接口單元BIU。（ ）10.8086/8088CPU的EU直接通過外部總線讀取指令后執(zhí)行。( )11.8086CPU的BIU直接經(jīng)外部總線讀取數(shù)據(jù)。（ ）12.8086/8088CPU的BIU中包含有一個(gè)6字節(jié)指令隊(duì)列。（ ）13.8086/8088CPU在執(zhí)行轉(zhuǎn)移指令時(shí)，指令隊(duì)列中的原內(nèi)容不變。（ ）14.8086/8088CPU指令隊(duì)列滿足先進(jìn)后出的原則。（）15.8086/8088CPU的BIU中包含有一個(gè)16位的地址加法器。（）16.因?yàn)?086存儲(chǔ)單元的段基值和偏移地址均為16位，則8086存儲(chǔ)單元的地址線為32位。（ ）17.8086/8088CPU中為用戶提供了14個(gè)十六位的可對(duì)俄的寄存器。（ ）18.8086/8088CPU可以通過改變指令指針I(yè)P的內(nèi)容來改變指令執(zhí)行順序。（ ）19.8086/8088系統(tǒng)中，用戶可以通過指令改變指令指針I(yè)P的內(nèi)容。（ ）20.8086/8088CPU的16位標(biāo)志寄存器FR中每位均有確定含義。（ ）21.在8086/8088CPU中，當(dāng)兩數(shù)的運(yùn)算結(jié)果為零時(shí)，狀態(tài)標(biāo)志位ZF=0。（ ）22.在8086/8088CPU中，當(dāng)兩個(gè)數(shù)做加減運(yùn)算，結(jié)果有進(jìn)位時(shí)，狀態(tài)標(biāo)志位CF=1。（ ）23.在8086/8088CPU中，當(dāng)兩個(gè)符號(hào)數(shù)的運(yùn)算結(jié)果產(chǎn)生溢出時(shí)，狀態(tài)標(biāo)志位OF=1。（ ）24.在8086/8088CPU中，當(dāng)兩個(gè)數(shù)做加減運(yùn)算后，結(jié)果最高位為1時(shí)，狀態(tài)標(biāo)志位SF=1。（ ）25.8086/8088CPU的基本讀/寫總線周期由4個(gè)時(shí)鐘周期組成。（ ）26.8086/8088CPU在總線周期的T1時(shí)刻，從地址/數(shù)據(jù)提供數(shù)據(jù)信息。( )27.在總線周期中，等待狀態(tài)周期Tw僅能出現(xiàn)在T3狀態(tài)和T4狀態(tài)之間。( )28.在總線周期中，空閑狀態(tài)周期Tt僅能出現(xiàn)在T3狀態(tài)之后。( )29.d當(dāng)