第二章S3C2410知識3-4

S3C2410微處理器 主要內(nèi)容 復(fù)位 時鐘 電源管理模塊S3C2410的IO口I O口配置I O寄存器S3C2410的中斷系統(tǒng)中斷處理模塊ARM的中斷處理DMA控制器DMA工作原理S3C2410的DMA控制器 復(fù)位 時鐘 電源管理模塊 1 復(fù)位電路在系統(tǒng)中 復(fù)位電路主要完成系統(tǒng)的上電復(fù)位和系統(tǒng)在運行時用戶的按鍵復(fù)位功能 復(fù)位電路可由簡單的RC電路構(gòu)成 也可以使用其他的相對較復(fù)雜 但功能更完善 更可靠的電路 專用復(fù)位電路 用RC電路與門電路組合而成的復(fù)位電路 2 時鐘電路 在S3C2410A中的時鐘控制邏輯能夠產(chǎn)生CPU所需的FCLK時鐘信號 AHB總線外圍設(shè)備所需的HCLK時鐘信號 以及APB總線外圍設(shè)備所需的PCLK時鐘信號 S3C2410A有兩個鎖相環(huán) PhaseLockedLoops PLL 一個用于FCLK HCLK和PCLK 另一個專門用于USB模塊 48MHz 時鐘控制邏輯可以在不需要PLL的情況下產(chǎn)生慢速時鐘 并且可以通過軟件來控制時鐘與每個外圍模塊是連接還是斷開 從而降低功耗 外接晶振 MPLL電路 壓控振蕩器 外接晶振產(chǎn)生的信號 外接晶振電路 實時時鐘用CPU及各模塊用 3 電源電路 對于電源控制邏輯 S3C2410A具有多種電源管理方案 對于每個給定的任務(wù)都具有最優(yōu)的功耗 在S3C2410A中的電源管理模塊具有正常模式 慢速模式 空閑模式和掉電模式4種有效模式 在正常模式 電源管理模塊為CPU和S3C2410A中的所有外圍設(shè)備提供時鐘 在這個模式 由于所有外圍設(shè)備都處于開啟狀態(tài) 因此功耗達到最大 慢速模式又稱無PLL模式 與正常模式不同 在慢速模式不使用PLL 而使用外部時鐘 XTIPLL或EXTCLK 直接作為S3C2410A中的FCLK 在這種模式下 功耗大小僅取決外部時鐘的頻率 功耗與PLL無關(guān) 在空閑模式下 電源管理模塊只斷開CPU內(nèi)核的時鐘 FCLK 但仍為所有其他外圍設(shè)備提供時鐘 空閑模式降低了由CPU內(nèi)核產(chǎn)生的功耗 任何中斷請求可以從空閑模式喚醒CPU 在掉電模式 電源管理模塊斷開內(nèi)部電源 因此 除喚醒邏輯以外 CPU和內(nèi)部邏輯都不會產(chǎn)生功耗 激活掉電模式需要兩個獨立的電源 一個電源為喚醒邏輯供電 另一個為包括CPU在內(nèi)的其他內(nèi)部邏輯供電 并且這個電源開 關(guān)可以控制 在掉電模式下 為CPU和內(nèi)部邏輯供電的第二個電源將關(guān)斷 5V輸入電壓經(jīng)過DC DC轉(zhuǎn)換器可完成5V到3 3V和1 8V的電壓轉(zhuǎn)換 系統(tǒng)中RTC所需電壓由1 8V電源和后備電源共同提供 在系統(tǒng)工作時1 8V電壓有效 系統(tǒng)掉電時后備電池開始工作 以供RTC電路所需的電源 同時使用發(fā)光二極管指示電源狀態(tài) S3C2410A電源電路如圖3 3 4所示 1 8V時 用1117 1 8V S3C2410的IO口 S3C2410A共有117個多功能復(fù)用輸入 輸出端口 I O口 分為端口A 端口H8組 其中8組I O口按照其位數(shù)的不同又可分為 端口A GPA 是1個23位輸出口 端口B GPB 和端口H GPH 是2個11位I O口 端口C GPC 端口D GPD 端口E GPE 和端口G GPG 是4個16位I O口 端口F GPF 是1個8位I O口 為了滿足不同系統(tǒng)設(shè)計的需要 每個I O口可以很容易地通過軟件對進行配置 每個引腳的功能必須在啟動主程序之前進行定義 如果一個引腳沒有使用復(fù)用功能 那么它可以配置為I O口 注意 端口A除了作為功能口外 只能夠作為輸出口使用 S3C2410A的I O口配置情況如表3 4 1 3 4 7所列 在S3C2410A中 大多數(shù)的引腳端都是復(fù)用的 所以對于每一個引腳端都需要定義其功能 為了使用I O口 首先需要定義引腳的功能 每個引腳端的功能通過端口控制寄存器 PnCON 來定義 配置 與配置I O口相關(guān)的寄存器包括 端口控制寄存器 GPACON GPHCON 端口數(shù)據(jù)寄存器 GPADAT GPHDAT 端口上拉寄存器 GPBUP GPHUP 雜項控制寄存器以及外部中斷控制寄存器 EXTINTN 等 在掉電模式 如果GPF0 GPF7和GPG0 GPG7用作為喚醒信號 那么這些端口必須配置為中斷模式 上拉控制 上拉控制 8051的IO結(jié)構(gòu) 相比更簡單 S3C2410的中斷系統(tǒng) DMA控制器 DMA DirectMemoryAcess 直接存儲器存取 方式是指存儲器與外設(shè)在DMA控制器的控制下 直接傳送數(shù)據(jù)而不通過CPU 傳輸速率主要取決于存儲器存取速度 在DMA傳輸過程中 DMA控制器負責(zé)管理整個操作 并且無須CPU介入 從而大大提高了CPU的工作效率 DMA方式為高速I O設(shè)備和存儲器之間的批量數(shù)據(jù)交換提供了直接的傳輸通道 由于I O設(shè)備直接同內(nèi)存發(fā)生成塊的數(shù)據(jù)交換 可以提高I O效率 現(xiàn)在大部分計算機系統(tǒng)均采用DMA技術(shù) 許多輸入 輸出設(shè)備的控制器都支持DMA方式 在進行DMA數(shù)據(jù)傳送之前 DMA控制器會向CPU申請總線控制權(quán) CPU如果允許 則將控制權(quán)交出 因此 在數(shù)據(jù)交換時 總線控制權(quán)由DMA控制器掌握 在傳輸結(jié)束后 DMA控制器將總線控制權(quán)交還給CPU 在系統(tǒng)總線和外圍總線之間 S3C2410A有4個DMA控制器 每個DMA控制器可以處理以下4種情況 1 源和目的都在系統(tǒng)總線上 2 源在系統(tǒng)總線上 目的在外圍總線上 3 源在外圍總線上 目的在系統(tǒng)總線上 4 源和目的都在外圍總線上 DMA基本時序 DMA設(shè)置 1 數(shù)據(jù)從哪里來 到哪里去 2 數(shù)據(jù)走得什么總線 地址是否是固定的 3 數(shù)據(jù)以什么方式傳輸 源與目的