I2S接口規(guī)范PPT學(xué)習(xí)課件

S3C44B0XI2S總線接口功能及應(yīng)用開發(fā) 方欣SC06002017汪濤SC06002051 43組 內(nèi)容結(jié)構(gòu) I2S總線概述 I2S總線規(guī)范 I2S總線結(jié)構(gòu)配置 S3C44B0XI2S總線概述 S3C44B0XI2S總線特性 S3C44B0XI2S總線結(jié)構(gòu) S3C44B0XI2S接口工作模式 S3C44B0XI2S音頻數(shù)據(jù)格式 S3C44B0XI2S接口特殊功能寄存器 嵌入式音頻系統(tǒng)應(yīng)用 I2S總線概述 音響數(shù)據(jù)的采集 處理和傳輸是多媒體技術(shù)的重要組成部分 眾多的數(shù)字音頻系統(tǒng)已經(jīng)進(jìn)入消費市場 例如數(shù)字音頻錄音帶 數(shù)字聲音處理器 對于設(shè)備和生產(chǎn)廠家來說 標(biāo)準(zhǔn)化的信息傳輸結(jié)構(gòu)可以提高系統(tǒng)的適應(yīng)性 I2S Inter ICSound 總線是飛利浦公司為數(shù)字音頻設(shè)備之間的音頻數(shù)據(jù)傳輸而制定的一種總線標(biāo)準(zhǔn) 該總線專責(zé)于音頻設(shè)備之間的數(shù)據(jù)傳輸 廣泛應(yīng)用于各種多媒體系統(tǒng) I2S總線規(guī)范 I2S總線擁有三條數(shù)據(jù)信號線 SCK continuousserialclock 串行時鐘對應(yīng)數(shù)字音頻的每一位數(shù)據(jù) SCK都有1個脈沖 SCK的頻率 2 采樣頻率 采樣位數(shù) WS wordselect 字段 聲道 選擇用于切換左右聲道的數(shù)據(jù) WS的頻率 采樣頻率 SD serialdata 串行數(shù)據(jù)用二進(jìn)制補(bǔ)碼表示的音頻數(shù)據(jù) 對于系統(tǒng)而言 產(chǎn)生SCK和WS的信號端就是主導(dǎo)裝置 用MASTER表示 簡單系統(tǒng)示意圖如圖1所示 信號線 I2S總線規(guī)范 發(fā)送端產(chǎn)生SCK和WS 接收端產(chǎn)生SCK和WS 外置控制器產(chǎn)生SCK和WS 作為主導(dǎo)裝置 發(fā)送端成為在外部時鐘下的從屬裝置 圖1 簡單系統(tǒng)配置 信號線 續(xù) I2S總線規(guī)范 串行數(shù)據(jù) SD I2S格式的信號無論有多少位有效數(shù)據(jù) 數(shù)據(jù)的最高位總是被最先傳輸 在WS變化 也就是一幀開始 后的第2個SCK脈沖處 因此最高位擁有固定的位置 而最低位的位置則是依賴于數(shù)據(jù)的有效位數(shù) 也就使得接收端與發(fā)送端的有效位數(shù)可以不同 如果接收端能處理的有效位數(shù)少于發(fā)送端 可以放棄數(shù)據(jù)幀中多余的低位數(shù)據(jù) 如果接收端能處理的有效位數(shù)多于發(fā)送端 可以自行補(bǔ)足剩余的位 常補(bǔ)足為零 這種同步機(jī)制使得數(shù)字音頻設(shè)備的互連更加方便 而且不會造成數(shù)據(jù)錯位 為了保證數(shù)字音頻信號的正確傳輸 發(fā)送端和接收端應(yīng)該采用相同的數(shù)據(jù)格式和長度 當(dāng)然 對I2S格式來說數(shù)據(jù)長度可以不同 信號線 續(xù) I2S總線規(guī)范 字段 聲道 選擇 WS 命令選擇線表明了正在被傳輸?shù)穆暤?WS為 1 表示正在傳輸?shù)氖亲舐暤赖臄?shù)據(jù) WS為 0 表示正在傳輸?shù)氖怯衣暤赖臄?shù)據(jù) WS可以在串行時鐘的上升沿或者下降沿發(fā)生改變 并且WS信號不需要一定是對稱的 在從屬裝置端 WS在時鐘信號的上升沿發(fā)生改變 WS總是在最高位傳輸前的一個時鐘周期發(fā)生改變 這樣可以使從屬裝置得到與被傳輸?shù)拇袛?shù)據(jù)同步的時間 并且使接收端存儲當(dāng)前的命令以及為下次的命令清除空間 基本的接口時序圖可以參看圖2所示 信號線 續(xù) I2S總線規(guī)范 圖2典型的I2S信號 最高位 信號線 續(xù) I2S總線規(guī)范 電壓規(guī)范 輸出電壓 VL2 4V輸入電壓VIL 0 8VVIH 2 0V注 目前使用的TTL電平標(biāo)準(zhǔn) 隨著其他IC LSI 的流行 其他電平也會支持 I2S總線規(guī)范 延遲特性 在I2s總線中 任何設(shè)備都可以通過提供必需的時鐘信號成為系統(tǒng)的主導(dǎo)裝置 而從屬裝置通過外部時鐘信號來得到它的內(nèi)部時鐘信號 這就意味著必須重視主導(dǎo)裝置和數(shù)據(jù)以及命令選擇信號之間的傳播延遲 總的延遲主要由兩部分組成 外部時鐘和從屬裝置的內(nèi)部時鐘之間的延遲內(nèi)部時鐘和數(shù)據(jù)信號以及命令選擇信號之間的延遲對于數(shù)據(jù)和命令信號的輸入 外部時鐘和內(nèi)部時的延遲不占據(jù)主導(dǎo)的地位 它只是延長了有效的建立時間 set uptime 延遲的主要部分是發(fā)送端的傳輸延遲和設(shè)置接收端所需的時間 見圖3和圖4 I2S總線規(guī)范 延遲特性 續(xù) 圖3timingforI2STransmitter 圖4timingforI2SReceiver I2S總線規(guī)范 T是時鐘周期 Tr是最小允許時鐘周期 T Tr這樣發(fā)送端和接收端才能滿足數(shù)據(jù)傳輸速率的要求 對于所有的數(shù)據(jù)速率 發(fā)送端和接收端均發(fā)出一個具有固定的傳號空號比 mark spaceratio 的時鐘信號 所以tLC和tHC是由T所定義的 tLC和tHC必須大于0 35T 這樣使信號在從屬裝置端可以被檢測到 延遲 tdtr 和最快的傳輸速度 由Ttr定義 是相關(guān)的 快的發(fā)送端信號在慢的時鐘上升沿可能導(dǎo)致tdtr不能超過tRC而使thtr為零或者負(fù) 只有tRC不大于tRCmax的時候 tRCmax 0 15T 發(fā)送端才能保證thtr大于等于0 為了允許數(shù)據(jù)在下降沿被記錄 時鐘信號上升沿及T相關(guān)的時間延遲應(yīng)該給予接收端充分的建立時間 set uptime 數(shù)據(jù)建立時間 set uptime 和保持時間 holdtime 不能小于指定接收端的建立時間和保持時間 延遲特性 續(xù) I2S總線結(jié)構(gòu)配置 發(fā)送端 圖5發(fā)送端硬件配置 I2S總線結(jié)構(gòu)配置 發(fā)送端 續(xù) 隨著WS信號的改變 導(dǎo)出一個WSP脈沖信號 進(jìn)入并行移位寄存器 從而輸出數(shù)據(jù)被激活 串行數(shù)據(jù)的默認(rèn)輸入是0 因此所有位于最低位 LSB 后的數(shù)據(jù)將被設(shè)置為0 I2S總線結(jié)構(gòu)配置 接收端 圖6接收端硬件配置 I2S總線結(jié)構(gòu)配置 接收端 續(xù) 隨著第一個WS信號的改變 WSP在SCK信號的下降沿重設(shè)計數(shù)器 在 1outofn 譯碼器對計數(shù)器數(shù)值進(jìn)行譯碼后 第一個串行的數(shù)據(jù) MSB 在SCK時鐘信號的上升沿被存放進(jìn)入B1 隨著計數(shù)器的增長 接下來的數(shù)據(jù)被依次存放進(jìn)入B2到Bn中 在下一個WS信號改變的時候 數(shù)據(jù)根據(jù)WSP脈沖的變化被存放進(jìn)入左 聲道 鎖存器或者右 聲道 鎖存器 并且將B2一Bn的數(shù)據(jù)清除以及計數(shù)器重設(shè) 如果有冗余的數(shù)據(jù)則最低位之后的數(shù)據(jù)將被忽略 注意 譯碼器和計數(shù)器 虛線內(nèi)的部分 可以被一個n比特移位寄存器所代替 S3C44B0XI2S總線概述 S3C44B0X的IIS總線接口可作為一個編碼解碼接口與外部8 16位的立體聲音頻解碼電路 CODECIC 相連 從而實現(xiàn)微唱片和便攜式應(yīng)用 它支持IIS數(shù)據(jù)格式和MSB Justified數(shù)據(jù)格式 IIS總線接口為先進(jìn)先出隊列FIFO的訪問提供DMA傳輸模式來取代中斷模式 可同時發(fā)送和接收數(shù)據(jù) 也可只發(fā)送或接收數(shù)據(jù) S3C44B0XI2S總線特性 IIS MSB Justified格式兼容 每通道8 16位數(shù)據(jù)格式 每通道有16fs 32fs 48fs fs為采樣頻率 的串行時鐘 具有256fs和384fs的主時鐘 具有為主時鐘和編碼解碼時鐘分頻的可編程分頻器 支持32 2 16 字節(jié)發(fā)送和接收 FIFO 具有正常和DMA兩種傳輸模式 S3C44B0XI2S總線結(jié)構(gòu) 圖7IIS總線框圖 各部分功能如下 S3C44B0XI2S總線結(jié)構(gòu) 總線接口 寄存器組 和狀態(tài)機(jī) BRFC 總線接口邏輯和FIFO的訪問由狀態(tài)機(jī)控制 兩個三位的預(yù)分頻器 IPSR 一個被用作IIS總線接口的主時鐘發(fā)生器 另一個被用作外部編碼解碼的時鐘發(fā)生器 16字節(jié)的FIFOs TxFIFO RxFIFO 在發(fā)送數(shù)據(jù)的傳輸過程中 數(shù)據(jù)被寫入TxFIFO 在接收數(shù)據(jù)的傳輸過程中 數(shù)據(jù)從RxFIFO被讀出 主IISCLK發(fā)生器 SCLKG 在主模式中 串行位時鐘由主時鐘 指IIS總線接口的主時鐘 產(chǎn)生 通道發(fā)生器和狀態(tài)機(jī) CHNC IISCLK和IISLRCK由通道狀態(tài)機(jī)產(chǎn)生和控制 16位移位寄存器 SFTR 在發(fā)送數(shù)據(jù)模式中 并行數(shù)據(jù)被移成串行數(shù)據(jù)輸出 在接收數(shù)據(jù)模式中 串行數(shù)據(jù)被移成并行數(shù)據(jù)輸入 S3C44B0XI2S接口工作模式 單獨發(fā)送或接收模式a 正常傳輸模式FIFO隊列的就緒標(biāo)志位決定了CPU讀或?qū)戧犃械臅r間 發(fā)送隊列非空 隊列發(fā)送數(shù)據(jù)準(zhǔn)備就緒 標(biāo)志位置1 發(fā)送隊列為空 標(biāo)志位置0 接收隊列未滿 標(biāo)志位置1 指示隊列可接收數(shù)據(jù) 接收隊列滿 標(biāo)志位置0 當(dāng)CPU訪問發(fā)送或接收隊列 FIFOs 時 串行數(shù)據(jù)能夠被發(fā)送或接收 b DMA傳輸模式發(fā)送或接收隊列的訪問由DMA控制器來完成 在發(fā)送或接收模式中 DMA服務(wù)請求由隊列的就緒標(biāo)志位自動給出 發(fā)送和接收同時模式IIS總線接口能夠同時發(fā)送和接收數(shù)據(jù) 一個通道用正常傳輸模式 另一通道用DMA傳輸模式 S3C44B0XI2S音頻數(shù)據(jù)格式 IIS BUS格式MSB Justified格式 圖8IIS總線和MSB Justified格式數(shù)據(jù)接口格式 兩種格式 S3C44B0XI2S音頻數(shù)據(jù)格式 表1編解碼時鐘 表2可用的串行位時鐘頻率 采樣頻率和主時鐘 1 IIS控制寄存器IISCON S3C44B0XI2S接口特殊功能寄存器 IISCON地址 0 x01D18000 Li HW Li W Bi W R W0 x01D18002 Bi HW 表3IIS控制寄存器IISCON 2 IIS模式寄存器IISMOD S3C44B0XI2S接口特殊功能寄存器 IISMOD地址 0 x01D18004 Li HW Li W Bi W R W0 x01D18006 Bi HW 表4IIS模式寄存器IISMOD S3C44B0XI2S接口特殊功能寄存器 3 IIS比例因子寄存器IISPSR 注 如果Prescaler的值位3 5 7 則占空比將不是50 此種情況下 高電平H周期為0 5MCLK IISPSR地址 0 x01D18008 Li HW Li W Bi W R W0 x01D1800A Bi HW 0 x001D1800B Bi B 表5IIS比例因子寄存器IISPSR 4 IIS隊列控制寄存器IISFCON S3C44B0XI2S接口特殊功能寄存器 IISFCON地址 0 x01D1800C Li HW Li W Bi W R W0 x01D1800E Bi HW 表6IIS隊列控制寄存器IISFCON 5 IIS隊列寄存器IISFIF S3C44B0XI2S接口特殊功能寄存器 IISFIF地址 0 x01D18010 Li HW R W0 x01D18012 Bi HW 表7IIS隊列寄存器IISFIF 嵌入式音頻系統(tǒng)應(yīng)用 圖9S3C2410與UDA1314硬件電路連接 硬件鏈接 圖10UDA1341內(nèi)部結(jié)構(gòu) 設(shè)計硬件電路時選用第二組輸入音頻信號 硬件鏈接 嵌入式音頻系統(tǒng)應(yīng)用 音頻驅(qū)動實現(xiàn) 整個音頻驅(qū)動的實現(xiàn)分為4個部分 初始化 打開設(shè)備主要完成對UDA1341音量 采樣頻率 L3接口等的初始化 并且注冊設(shè)備 DSP驅(qū)動實現(xiàn)DSP驅(qū)動實現(xiàn)了音頻數(shù)據(jù)的傳輸即播放和錄音的數(shù)據(jù)傳輸 同時提供ioctl對UDA1341中的DAC和ADC采樣率進(jìn)行控制 MIXER驅(qū)動實現(xiàn)MIXER驅(qū)動只控制混音效果 并不執(zhí)行讀寫操作 所以MIXER的文件操作結(jié)構(gòu)只實現(xiàn)了1個ioctl調(diào)用 提供給上層設(shè)置CODEC的混音效果 設(shè)備的釋放設(shè)備的卸載由注銷函數(shù)close 來完成 注銷函數(shù)使用注冊時得到的設(shè)備號 同時釋放驅(qū)動程序使用的各種系統(tǒng)資源 如DMA和緩沖區(qū)等 嵌入式音頻系統(tǒng)應(yīng)用 嵌入式音頻系統(tǒng)應(yīng)用 應(yīng)用程序編寫的注意事項 1 和所有應(yīng)用程序一樣 在程序編寫中不要賣弄編程技巧 清晰的結(jié)構(gòu)有助于提高程序的穩(wěn)定性和可維護(hù)性 2 打開音頻設(shè)備文件時盡可能使用O RDONLY或者O WRONLY標(biāo)識位 有助于提高程序的速度 只有在應(yīng)用程序既能進(jìn)行錄音操作也進(jìn)行回放操作時才能使用O RDWR標(biāo)識位 3 嵌入式芯片中對不同數(shù)據(jù)結(jié)構(gòu)分配的字節(jié)數(shù)都不一樣 進(jìn)行音頻數(shù)據(jù)處理時要小心數(shù)據(jù)截斷 要注意音頻數(shù)據(jù)使用的低位優(yōu)先格式還是高位優(yōu)先格式 4 一般而言 音頻設(shè)備文件打開時已經(jīng)初始化一些音頻的屬性 如果要對這些參數(shù)進(jìn)行修改 應(yīng)該對混頻器設(shè)備文件進(jìn)行操作 這有助于提高程序的設(shè)備無關(guān)性 5 進(jìn)行各種系統(tǒng)調(diào)用 設(shè)備打開 參數(shù)設(shè)定或設(shè)備讀寫等 時要檢查返回值 因為對硬件設(shè)備的操作有可能失敗 嵌入式音頻系統(tǒng)應(yīng)用 應(yīng)用程序編寫的注意事項 續(xù) 6 對設(shè)備參數(shù)進(jìn)行設(shè)定時 要注意查看音頻設(shè)備是否支持設(shè)定的參數(shù) 比如高檔的音頻解碼芯片就不支持8位的采樣寬度 7 ioctl系統(tǒng)調(diào)用并不對輸入的參數(shù)進(jìn)行嚴(yán)格檢查 所以使用ioctl前最好檢查輸入?yún)?shù)是否合法 8 設(shè)置單工和雙工時要注意 有時候芯片在單工方式時工作良好 但在同一個頻率 雙工方式下可能無法正常工作 這是需要降低頻率 9 編寫程序時 盡可能地考慮兼容件 比如編寫的應(yīng)用程序針對的是16位的音頻數(shù)據(jù) 但也應(yīng)該考慮以后程序移植到32位音頻系統(tǒng)上的可能性 10 讀取音頻數(shù)據(jù)時要讀取所有的采樣信息 比如使用16位的雙工采樣 每次采樣會產(chǎn)生16 2 32bit 4B的采樣信息 讀取數(shù)據(jù)的時候應(yīng)