半加器全加器4位奇偶發(fā)生器設(shè)計(jì)實(shí)驗(yàn)報(bào)告.docx

評分上海大學(xué) 計(jì)算機(jī)學(xué)院數(shù)字邏輯實(shí)驗(yàn)報(bào)告 2姓名 王僖 學(xué)號 12125821 教師 劉學(xué)民 時間 周一（7-10） 地點(diǎn) 計(jì)算機(jī)學(xué)院大樓 704機(jī)房 機(jī)位 38 一 分立元件構(gòu)成半加器和全加器 實(shí)驗(yàn)1. 實(shí)驗(yàn)?zāi)康?） 掌握組合邏輯電路的功能測試2） 學(xué)會二進(jìn)制數(shù)的運(yùn)算規(guī)則3） 掌握構(gòu)造半加器和全加器的邏輯功能2. 原理 半加器是對兩個一位二進(jìn)制數(shù)進(jìn)行相加，產(chǎn)生“和”與“進(jìn)位”。根據(jù)半加器邏輯表達(dá)式可知，半加器的“和”Y是A、B的異或，而“進(jìn)位”Z是A、B的相與。故半加器可用一個集成異或門和兩個與非門組成。 全加器將兩個一位二進(jìn)制數(shù)及來自低位的進(jìn)位Ci-1進(jìn)行相加，產(chǎn)生“和”Si與“進(jìn)位Ci”。構(gòu)成全加器的方法有多種：可用異或門和與非門等門電路組成、可用若干與門組成也可用半加器和或門組成。3. 實(shí)驗(yàn)步驟1）先用74LS00和74LS86芯片搭建成半加器，并測試其功能，記錄結(jié)果。2）如上構(gòu)建兩個半加器然后配合其他門電路構(gòu)成全加器，并測試其功能，記錄結(jié)果。4. 實(shí)驗(yàn)數(shù)據(jù)1） 半加器輸入輸出ABYZ00000110101011012） 全加器輸入輸出AiBiCi-1SiCi00000010101001011001001100110110101111115. 實(shí)驗(yàn)現(xiàn)象1) 半加器：當(dāng)兩個開關(guān)都撥向下方（0）時，左右兩個二極管均上方發(fā)光（0）；當(dāng)兩個開關(guān)都撥向上方（1）時，左右兩個二極管均上方發(fā)光（1）；當(dāng)兩個開關(guān)一上一下時，半加器的“和”Y對應(yīng)的二極管下方亮（1），“進(jìn)位”Z對應(yīng)的二極管上方亮（0）。2) 全加器：當(dāng)三個開關(guān)都撥向下方（0）時，左右兩個二極管均上方發(fā)光（0）；當(dāng)三個開關(guān)都撥向上方（1）時，左右兩個二極管均上方發(fā)光（1）；當(dāng)兩個開關(guān)撥向上方（1）一個開關(guān)撥向下方（0）或兩個開關(guān)撥向下方（0）一個開關(guān)撥向上方（1）時，一個二極管上方亮，一個二極管下方亮。6. 體會在實(shí)驗(yàn)過程中對半加器全加器的構(gòu)成個功能有了進(jìn)一層次的了解。同時在充分預(yù)習(xí)的基礎(chǔ)上能夠在較短時間內(nèi)很好的完成實(shí)驗(yàn)。所以實(shí)驗(yàn)前充分的預(yù)習(xí)很重要。二 用MAXPLUS設(shè)計(jì)二位全加器和四位奇偶發(fā)生器 實(shí)驗(yàn)1. 實(shí)驗(yàn)?zāi)康膶W(xué)習(xí)使用可編程邏輯器件開發(fā)工具M(jìn)AXPLUS設(shè)計(jì)電路并用MAXPLUS分別設(shè)計(jì)二位全加器和4位奇偶發(fā)生器，并下載到FPGA中測試。2. 原理1） 將兩個一位二進(jìn)制數(shù)及來自低位的進(jìn)位Ci-1進(jìn)行相加，產(chǎn)生“和”Si與“進(jìn)位Ci”，從而實(shí)現(xiàn)全加器的功能。2） 用異或門電路(AB)(CD)實(shí)現(xiàn)4位奇偶發(fā)生器的功能。3. 實(shí)驗(yàn)步驟1）在MAXPLUS中選用基本門電路器件，構(gòu)成一個兩位全加器邏輯圖。2）使用模擬工具進(jìn)行模擬驗(yàn)證，并通過驗(yàn)證。3）定義FPGA的IO引腳功能。4）下載設(shè)計(jì)的電路到FPGA。5）用開關(guān)和發(fā)光二極管測試FPGA的功能。6）在MAXPLUS中構(gòu)成一個4位奇偶發(fā)生器邏輯圖。7）對步驟6的結(jié)果順序重復(fù)步驟2到步驟54. 實(shí)驗(yàn)數(shù)據(jù)4位二進(jìn)制碼偶校驗(yàn)奇偶發(fā)生器輸入輸出ABCDP000000001100101001100100101010011000111110001100101010010111110001101111101111105. 實(shí)驗(yàn)現(xiàn)象當(dāng)撥向上（1）的開關(guān)個數(shù)為奇數(shù)個時二極管下方（1）燈亮，當(dāng)撥向上（1）的開關(guān)個數(shù)為偶數(shù)時二極管上方（0）燈亮。6. 體會通過設(shè)計(jì)二位全加器和4位奇偶發(fā)生器對MAXPLUS的使用更加熟練并且進(jìn)一步掌握和FPGA的下載和測試方法。在圖像繪制過程中出現(xiàn)過幾次小問題但是都能夠耐心的尋找錯誤甚至重做所以最后能夠順利的