數(shù)電選擇題2及答案詳解.doc

1 :(110.1)2的等值十六進(jìn)制數(shù)是（ ） (2分） A:110.1 B:15. 5 C:6. 8 D:2. 1您選擇的答案: 正確答案： C 知識點(diǎn)：把每四位二進(jìn)制數(shù)分為一組，用等值的十六進(jìn)制數(shù)表示。 2 :兩輸入的與門在下列（）時(shí)可能產(chǎn)生競爭冒險(xiǎn)現(xiàn)象 (2分）門電路兩個(gè)輸入信號同時(shí)向相反的邏輯電平跳變的現(xiàn)象稱為競爭 A:一個(gè)輸入端為0，另一個(gè)端為1 B:一個(gè)輸入端發(fā)生變化，另一個(gè)端不變 C:兩個(gè)不相等的輸入端同時(shí)向相反的邏輯電平跳變 D:兩個(gè)相等的輸入端同時(shí)向相反的邏輯電平跳變 您選擇的答案: 正確答案： C 知識點(diǎn)：門電路兩個(gè)輸入信號同時(shí)向相反的邏輯電平跳變的現(xiàn)象稱為競爭 3 :電路如下圖所示，設(shè)起始狀態(tài)Q2Q1=00，第3個(gè)上升沿，Q2Q1變?yōu)? ) (5分） A:00 B:01 C:10 D:11 您選擇的答案: 正確答案： D 知識點(diǎn)：參考T觸發(fā)器的特性表 您選擇的答案: 正確答案： A 4 :邏輯函數(shù)Y(A, B, C, D)=m(0,2,4,6,9,13) + d(1,3,5,7,11,15)的最簡與或式為（ ） (5分） A:AD+AD B:A+D C: A+D D:AC+AD 您選擇的答案: 正確答案： B 知識點(diǎn)：化簡具有無關(guān)項(xiàng)的邏輯函數(shù)最好用卡諾圖的方法。 5 :圖中為TTL門電路，其輸出為（ ）狀態(tài) (2分） A:高電平 B:低電平 C:高阻態(tài) D:不確定 您選擇的答案: 正確答案： C 知識點(diǎn)：圖示中，控制端低電平電平有效?？刂贫藷o效時(shí)輸出為高阻態(tài) 6 :邏輯函數(shù)Y（AD）(A CB C) A B D 的Y 是（ ） (2分） A:(AD+(A+C)(B+C)(A+B+D) B:(AD+(A+C)(B+C)(A+B+D) C:AD+(A+C)(B+C)(A+B+D) D:AD+(A+C)(B+C)(A+B+D)您選擇的答案: 正確答案： B 知識點(diǎn)：利用反演定理求Y時(shí)，要注意：利用加括號的方式保證原來的運(yùn)算順序不變；非單個(gè)變量上的非號不變。 7 :（ ）的特性方程為Q*=A (2分） A: D觸發(fā)器 B:T觸發(fā)器 C:JK觸發(fā)器 D: SR觸發(fā)器 您選擇的答案: 正確答案： A 知識點(diǎn)：D觸發(fā)器的特性方程為Q*=D 8 :組合邏輯電路消除競爭冒險(xiǎn)的方法有（ (2分） A:修改邏輯設(shè)計(jì) B:在輸出端接入濾波電容 C:后級加緩沖電路 D:屏蔽輸入信號的尖峰干擾 您選擇的答案: 正確答案： B 知識點(diǎn)：輸出端接入濾波電容可以濾除競爭冒險(xiǎn)產(chǎn)生的尖峰 9 :(1001111)2的等值十進(jìn)制數(shù)是（ ） (2分） A:97 B:15.14 C:83 D:79 您選擇的答案: 正確答案： D 知識點(diǎn)：把二進(jìn)制數(shù)轉(zhuǎn)換為等值的十進(jìn)制數(shù)，只需將二進(jìn)制數(shù)按多項(xiàng)式展開，然后把所有各項(xiàng)的數(shù)值按十進(jìn)制數(shù)相加。10 :有一個(gè)或非門構(gòu)成的SR鎖存器，欲使該鎖存器保持原態(tài)即Q*=Q,則輸入信號應(yīng)為（ ）。 (2分） A:SR0 B:SR1 C:S1，R0 D:S0，R1 知識點(diǎn)：或非門構(gòu)成的SR鎖存器的特性為：R=1, S=0 Q*=0, Q*=1，即鎖存器被置 0（0狀態(tài)）；R=0, S=1 Q*=1, Q*=0，即鎖存器被置 1（1狀態(tài)）；R=S=0， Q*=Q，即鎖存器保持原態(tài)；R= S=1 Q*=Q*=0，此為不允許輸入。 11 :邏輯函數(shù)Y(A,B,C)=m(6,7)，約束條件：m0+m4+m5=0的最簡與或式為（ ） (5分） A:A+BC B:AB C:A D:B 您選擇的答案: 正確答案： C 知識點(diǎn)：化簡具有無關(guān)項(xiàng)的邏輯函數(shù)最好用卡諾圖的方法。 12 :下圖電路中，74LS161構(gòu)成了（ ） (5分） A:十四進(jìn)制計(jì)數(shù)器 B:十進(jìn)制計(jì)數(shù)器 C:八進(jìn)制計(jì)數(shù)器 D:三進(jìn)制計(jì)數(shù)器 您選擇的答案: 正確答案： A 知識點(diǎn)：161是十六進(jìn)制計(jì)數(shù)器，每當(dāng)計(jì)數(shù)器計(jì)成Q3Q2Q1Q0=0011狀態(tài)時(shí)，由與非門輸出低電平信號給LD端，下一個(gè)時(shí)鐘信號到來時(shí)將計(jì)數(shù)器置成Q3Q2Q1Q0=0110，將0100和0101兩個(gè)狀態(tài)跳過，剩下十四個(gè)狀態(tài)循環(huán)計(jì)數(shù)。 13 :欲使D觸發(fā)器按Q*=Q工作，應(yīng)使輸入D=（ ）。 (2分） A:0 B:1 C:Q D:Q 您選擇的答案: 正確答案： D 知識點(diǎn)：D觸發(fā)器的特性為：D=0時(shí), Q*=0, 即觸發(fā)器被置 0（0狀態(tài)）；D=1時(shí), Q*=1,即觸發(fā)器被置 1（1狀態(tài)）；即：Q*= D 14 :三變量的全部最小項(xiàng)有（ ） (2分） A:3個(gè) B:6個(gè) C:8個(gè) D:9個(gè) 您選擇的答案: 正確答案： C 知識點(diǎn)：n變量的最小項(xiàng)應(yīng)有2n個(gè)。 15 :8線3線優(yōu)先編碼器74HC148輸入端I1、I5同時(shí)有效時(shí)輸出二進(jìn)制數(shù)為 (2分） A:101 B:100 C:001 D:010 您選擇的答案: 正確答案： D 知識點(diǎn)：優(yōu)先編碼器74HC148中的輸入端I5比I1的優(yōu)先權(quán)高，所以對I5的信號進(jìn)行編碼，但74HC148輸出的是反碼 16 :由圖所示的CLK和D信號波形，上升沿觸發(fā)的D觸發(fā)器Q端波形為（ ）(設(shè)Q初態(tài)為0)。 (5分） A:圖A B:圖B C:圖C D:圖D 您選擇的答案: 正確答案： A 知識點(diǎn)：D觸發(fā)器的特性為：D=0時(shí), Q*=0, 即觸發(fā)器被置 0（0狀態(tài)）；D=1時(shí), Q*=1,即觸發(fā)器被置 1（1狀態(tài)）；即：Q*= D 17 :常用的BCD碼有（ ） (2分） A:奇偶校驗(yàn)碼 B:格雷碼 C:8421碼 D:ASCII碼 您選擇的答案: 正確答案： C 18 :圖中為CMOS門電路，其輸出為（ ）狀態(tài) (2分） A:高電平 B:低電平 C:高阻態(tài) D:不確定選擇的答案: 正確答案： B 知識點(diǎn)：對于OC門電路，門電路輸出端直接連接時(shí)，邏輯關(guān)系為與19 :在下列邏輯電路中，不是組合邏輯電路的有 (2分） A:譯碼器 B:編碼器 C:全加器 D:寄存器 您選擇的答案: 正確答案： D 知識點(diǎn)：寄存器為時(shí)序邏輯電路 20 :8位移位寄存器，串行輸入時(shí)經(jīng)（ ）個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。 (2分） A:1 B:2 C:4 D:8 您選擇的答案: 正確答案： D 知識點(diǎn)：對于移位寄存器，每輸入一個(gè)脈沖，寄存器中的信息移動一次。 21 :下列說法不正確的是（ ） (2分） A:卡諾圖化簡時(shí)所依據(jù)的原理是：具有相鄰性的最小項(xiàng)可以合并，并消去不同 的因子 B:卡諾圖中排列呈矩形的4個(gè)相鄰的最小項(xiàng)可以合并為一項(xiàng)，消去2對因子 C:卡諾圖中排列呈矩形的6個(gè)相鄰的最小項(xiàng)可以合并為一項(xiàng)，消去3對因子 D:卡諾圖中排列呈矩形的8個(gè)相鄰的最小項(xiàng)可以合并為一項(xiàng)，消去3對因子您選擇的答案: 正確答案： C 知識點(diǎn)：卡諾圖化簡邏輯函數(shù)時(shí)所依據(jù)的原理是：具有相鄰性的最小項(xiàng)可以合并，并消去不同的因子；合并最小項(xiàng)的規(guī)則是：如果有2n個(gè)最小項(xiàng)相鄰并排列成一個(gè)矩形組，則它們可以合并為一項(xiàng)，消去n對因子 22 :下列說法不正確的是（ ） (2分） A:同步時(shí)序電路中，所有觸發(fā)器狀態(tài)的變化都是同時(shí)發(fā)生的 B:異步時(shí)序電路的響應(yīng)速度與同步時(shí)序電路的響應(yīng)速度完全相同 C:異步時(shí)序電路的響應(yīng)速度比同步時(shí)序電路的響應(yīng)速度慢 D:異步時(shí)序電路中，觸發(fā)器狀態(tài)的變化不是同時(shí)發(fā)生的 您選擇的答案: 正確答案： B 知識點(diǎn)：在同步時(shí)序電路中，所有觸發(fā)器狀態(tài)的變化都是在同一時(shí)鐘信號操作下同時(shí)發(fā)生的；而異步時(shí)序電路中，觸發(fā)器狀態(tài)的變化不是同時(shí)發(fā)生的。一般地，異步時(shí)序電路的響應(yīng)速度比同步時(shí)序電路的響應(yīng)速度慢。 23 :下圖電路中，當(dāng)控制變量M為1和0時(shí)電路分別為（ ）進(jìn)制計(jì)數(shù)器 (5分） A:13和10 B:9和12 C:10和13 D:12和9 您選擇的答案: 正確答案： D 知識點(diǎn)：本電路為可控進(jìn)制計(jì)數(shù)器。M為1時(shí)由上面的與門產(chǎn)生復(fù)位信號，M為0時(shí)由下面的與門產(chǎn)生復(fù)位信號。 24 :下列說法不正確的是（ ） (2分） A:利用代入定理可將基本公式中的摩根定理推廣為多變量的形式 B:將邏輯式Y(jié)中的所有“ ”和“+”互換，“0 ”和“1”互換，就可得到Y(jié) C:摩根定理只是反演定理的一個(gè)特例 D:將邏輯式Y(jié)中的所有“ ”和“+”互換，“0 ”和“1”互換，就可得到Y(jié)D您選擇的答案: 正確答案： B 知識點(diǎn)：區(qū)分反邏輯式和對偶式的變換方法:將邏輯式Y(jié)中的所有“ ”和“+”互換，“0 ”和“1”互換，可得到Y(jié)D；將邏輯式Y(jié)中的所有“ ”和“+”互換，“0 ”和“1”互換，原變量和反變量互換，可得到Y(jié)。 25 :下列哪個(gè)邏輯門可以實(shí)現(xiàn)吸收大負(fù)載電流功能 (2分） A:鹵門 B:三態(tài)門 C:傳輸門 D:OD門 您選擇的答案: 正確答案： D 知識點(diǎn)：OD門輸出并聯(lián)使用形成“線與”關(guān)系，可以實(shí)現(xiàn)吸收大負(fù)載電流功能 26 :要使觸發(fā)器實(shí)現(xiàn)異步復(fù)位功能Q*=0，則異步控制端為（ ） (2分） A:RD=0，SD= 1 B:RD=1，SD=0 C:RD=1，SD=1 D:不確定 您選擇的答案: 正確答案： A 知識點(diǎn)：SD叫異步置位端，RD叫異步復(fù)位端。只要在SD或RD加入低電平，即可立即將觸發(fā)器置1或置1，而不受時(shí)鐘信號和輸入信號的控制。觸發(fā)器正常工作時(shí)，SD和RD應(yīng)處于高電平。 27 :不可以作為同步時(shí)序邏輯電路存儲元件的觸發(fā)器是（ ） (2分） A:SR鎖存器 B:JK觸發(fā)器 C:D觸發(fā)器 D:T觸發(fā)器 您選擇的答案: 正確答案： A 知識點(diǎn)：構(gòu)成同步時(shí)序邏輯電路存儲元件的觸發(fā)器必須是具有時(shí)鐘控制的。 28 :(1110.101)2的等值八進(jìn)制數(shù)是（） (2分） A:15. 1 B:16. 5 C: 15. 5 D: 16. 1 您選擇的答案: 正確答案： B 知識點(diǎn)：把每三位二進(jìn)制數(shù)分為一組，用等值的八進(jìn)制數(shù)表示。 。 29 :函數(shù)F=AC+AB+BC，當(dāng)變量取值為（ ）時(shí)，將不出現(xiàn)冒險(xiǎn)現(xiàn)象 (5分） A:B=C=1 B:B=C=0 C:A=1，C=0 D:A=0，B=0您選擇的答案: 正確答案： B 知識點(diǎn)：在其他變量取所有值時(shí)，如果不出現(xiàn)A+A的形式就不會存在競爭冒險(xiǎn) 30 :下圖電路中，觸發(fā)器構(gòu)成了（ ） (5分） A:二進(jìn)制計(jì)數(shù)器 B:三進(jìn)制計(jì)數(shù)器 C:四進(jìn)制計(jì)數(shù)器 D:五進(jìn)制計(jì)數(shù)器 您選擇的答案: 正確答案： B 知識點(diǎn)： 31 :下列說法不正確的是（ ） (2分） A:邏輯代數(shù)有與、或、非三種基本運(yùn)算 B:任何一個(gè)復(fù)合邏輯都可以用與、或、非三種基本運(yùn)算構(gòu)成 C:異或和同或與與、或、非運(yùn)算無關(guān) D:同或和異或互為反運(yùn)算 您選擇的答案: 正確答案： C 知識點(diǎn)：異或和同或也是由與、或、非三種基本運(yùn)算構(gòu)成的復(fù)合運(yùn)算 32 :時(shí)序電路的異步復(fù)位信號作用于復(fù)位端時(shí)，可使時(shí)序電路（ ）復(fù)位。 (2分） A:在CLK上升沿 B:在CLK下降沿 C:在CLK為高電平期間 D:立即 您選擇的答案: 正確答案： D 知識點(diǎn)：SD叫異步置位端，RD叫異步復(fù)位端。只要在SD或RD加入低電平，即可立即將觸發(fā)器置1或置0，而不受時(shí)鐘信號和輸入信號的控制。觸發(fā)器正常工作時(shí)，SD和RD應(yīng)處于高電平。 33 :邏輯函數(shù)Y=AC+BC+BD+CD+A(B+C)+ABCD+ABDE的最簡與或式為（） (5分） A:A+ BD+CD B:A+BC+BD C: AC+BC+BD D:A+BC+BD+CD 您選擇的答案: 正確答案： B 知識點(diǎn)：由于變量數(shù)較多，此題可用公式法化簡。 34 :構(gòu)成一個(gè)五進(jìn)制的計(jì)數(shù)器至少需要（ ）個(gè)觸發(fā)器 (2分） A:5 B:4 C:3 D:2您選擇的答案: 正確答案： C 知識點(diǎn)：n個(gè)觸發(fā)器可構(gòu)成一個(gè)不大于2n進(jìn)制的計(jì)數(shù)器 35 :在下圖所示電路中，能完成Q*=0邏輯功能的電路有（ ）。 (5分） A:圖A B:圖B C:圖C D:圖D 您選擇的答案: 正確答案： B 知識點(diǎn)：D觸發(fā)器的特性方程為Q*=D;JK觸發(fā)器的特性方程為：Q*= J Q+KQ;T觸發(fā)器的特性方程為：Q*= TQ+TQ;SR觸發(fā)器的特性方程為：Q* = S + RQ,SR=0（約束條件） 您選擇的答案: 正確答案： D 知識點(diǎn)：寄存器為時(shí)序邏輯電路 您選擇的答案: 正確答案： D 知識點(diǎn)：對于移位寄存器，每輸入一個(gè)脈沖，寄存器中的信息移動一次。 您選擇的答案: 正確答案： C 知識點(diǎn)：卡諾圖化簡邏輯函數(shù)時(shí)所依據(jù)的原理是：具有相鄰性的最小項(xiàng)可以合并，并消去不同的因子；合并最小項(xiàng)的規(guī)則是：如果有2n個(gè)最小項(xiàng)相鄰并排列成一個(gè)矩形組，則它們可以合并為一項(xiàng)，消去n對因子 您選擇的答案: 正確答案： B 知識點(diǎn)：在同步時(shí)序電路中，所有觸發(fā)器狀態(tài)的變化都是在同一時(shí)鐘信號操作下同時(shí)發(fā)生的；而異步時(shí)序電路中，觸發(fā)器狀態(tài)的變化不是同時(shí)發(fā)生的。一般地，異步時(shí)序電路的響應(yīng)速度比同步時(shí)序電路的響應(yīng)速度慢。 您選擇的答案: 正確答案： D 知識點(diǎn)：本電路為可控進(jìn)制計(jì)數(shù)器。M為1時(shí)由上面的與門產(chǎn)生復(fù)位信號，M為0時(shí)由下面的與門產(chǎn)生復(fù)位信號。 您選擇的答案: 正確答案： B 知識點(diǎn)：區(qū)分反邏輯式和對偶式的變換方法:將邏輯式Y(jié)中的所有“ ”和“+”互換，“0 ”和“1”互換，可得到Y(jié)D；將邏輯