機(jī)組成原理與接口技術(shù).doc

PC機(jī)組成原理與接口技術(shù)選擇題 1PC機(jī)系統(tǒng)板上的I/O擴(kuò)充插槽引腳上的信號(hào)是( )。 A控制信號(hào)的延伸和再驅(qū)動(dòng) B外部總線信號(hào)的延伸和再驅(qū)動(dòng) CCPU引腳信號(hào)的延伸和再驅(qū)動(dòng) D系統(tǒng)總線信號(hào)的延伸和再驅(qū)動(dòng) 2中斷請(qǐng)求寄存器用于( )。 A指示有外設(shè)向CPU發(fā)中斷請(qǐng)求 B指示有中斷正在進(jìn)行 C開放或關(guān)閉中斷系統(tǒng) D指示無中斷正在進(jìn)行 3現(xiàn)行PC機(jī)上的IDE接口，主要用來連接( )。 A軟盤驅(qū)動(dòng)器 B硬盤驅(qū)動(dòng)器 C繪圖儀 D掃描儀 48086對(duì)外部請(qǐng)求響應(yīng)優(yōu)先級(jí)最高的請(qǐng)求是( )。 ANMI BINTR CHOLD DREADY 5微型機(jī)讀/寫控制信號(hào)的作用是( )。 A決定數(shù)據(jù)總線上的數(shù)據(jù)流方向 B控制存儲(chǔ)器操作(讀/寫)的類型 C控制流入、流出存儲(chǔ)器信息的方向 D以上的任一種作用 6以下哪一條不屬接口的作用( )。 A能夠?qū)崿F(xiàn)數(shù)據(jù)格式的轉(zhuǎn)變 B可以實(shí)現(xiàn)地址變換，形成物理地址 C能夠?qū)崿F(xiàn)數(shù)據(jù)傳送的緩沖作用，使主機(jī)、外設(shè)速度匹配 D能夠記錄外設(shè)和接口的狀態(tài)，以利CPU查詢 7約定在字符編碼的傳送中采用偶校驗(yàn)，若接收到代碼11010010，則表明傳送中( )。 A未出現(xiàn)錯(cuò)誤 B出現(xiàn)奇數(shù)位錯(cuò) C出現(xiàn)偶數(shù)位錯(cuò) D最高位出錯(cuò) 8( )方式對(duì)實(shí)現(xiàn)程序浮動(dòng)提供了支持。 A變址尋址 B相對(duì)尋址 C間接尋址 D寄存器間接尋址 9微機(jī)與I/O設(shè)備間的數(shù)據(jù)傳送常見有程序方式、中斷方式和DMA方式三種。其中( )傳送過程無需CPU參與。 ADMA方式 B中斷方式 C程序方式 D不存在 10現(xiàn)行80x86微處理器可訪問的I/O地址空間大小為( )。 A1KB B64KB C1MB D16MB 11某PC機(jī)有24條存儲(chǔ)器地址線。設(shè)該系統(tǒng)的一個(gè)I/O芯片的有效口地址為0320H032FH，則產(chǎn)生此FO芯片片選信號(hào)的譯碼器的輸入地址線至少需要( )條。 A16條 B10條 C4條 D6條 12假設(shè)某CPU的一個(gè)總線周期為50ns，時(shí)鐘周期為、2ns，所訪問的主存的存取速度為60ns，為了正確讀出內(nèi)存中的指令和數(shù)據(jù)，須在總線周期中插入的等待狀態(tài)個(gè)數(shù)是( )。 A20個(gè) B10個(gè) C5個(gè) D1個(gè) 13某處理器有64GB的尋址能力，則該處理器的地址線有( )。 A64根 B36根 C32根 D24根 14多片8259A級(jí)聯(lián)使用時(shí)，對(duì)于主8259A，級(jí)聯(lián)信號(hào)CAS2CAS0是( )。 A輸入信號(hào) B輸出信號(hào) C全部信號(hào) D中斷信號(hào) 15I/O與主機(jī)信息的交換采用中斷方式的特點(diǎn)是( )。 ACPU與設(shè)備串行工作，傳送與主程序串行工作 BCPU與設(shè)備并行工作，傳送與主程序串行工作 CCPU與設(shè)備串行工作，傳送與主程序并行工作 DCPU與設(shè)備并行工作，傳送與主程序并行工作 16一片8259A只占兩個(gè)UO端口地址，可以用末位地址碼AO來選擇端口，如果AO=O，選擇的是( )。 A偶地址端口 B奇地址端口 C兩個(gè)地址端口 D輸入端口 17通常情況下，一個(gè)外中斷服務(wù)程序的第一條指令是STI，其目的是( )。 A開放所有屏蔽中斷 B允許低一級(jí)中斷發(fā)生 C允許高一級(jí)中斷發(fā)生 D允許同一級(jí)中斷發(fā)生 18可編程的只讀存儲(chǔ)器( )。 A不一定是可改寫的 B一定是可改寫的 C一定是不可改寫的 D可任意讀寫 198086在響應(yīng)中斷請(qǐng)求時(shí)( )。 A輸出一個(gè)負(fù)脈沖，將中斷類型碼從A1)0到AD7讀入 B輸出兩個(gè)負(fù)脈沖，在第二負(fù)脈沖時(shí)讀取中斷類型碼 C輸出一個(gè)負(fù)脈沖后，再進(jìn)行一次I/O讀周期，讀取中斷類型碼 D輸出一個(gè)負(fù)脈沖，同時(shí)提供I/O讀的控制信號(hào)，讀取中斷類型碼 208086系統(tǒng)中外圍設(shè)備請(qǐng)求總線控制權(quán)是通過( )進(jìn)行的。 ANMI BINTR CTEST DHOLD 21PC機(jī)中確定硬中斷服務(wù)程序的入口地址是( )。 A主程序中的調(diào)用指令 B主程序中的轉(zhuǎn)移指令 C中斷控制器發(fā)出的類型碼 D中斷控制器中的中斷服務(wù)寄存器(ISR) 22PC機(jī)中為使工作在一般全嵌套方式的8259中斷控制器中能接受下一個(gè)中斷請(qǐng)求，在中斷服務(wù)程序結(jié)束處應(yīng)( )。 A執(zhí)行IRET指令 B執(zhí)行POP指令 C發(fā)送EOI命令 D發(fā)送OCW3命令 23CPU接收中斷類型碼，將它右移( )位后，形成中斷向量的起始地址，存入暫存器中。 A1 B2 C3 D4 24非屏蔽中斷的中斷類型號(hào)是( )。 A1 B2 C3 D4 25個(gè)人計(jì)算機(jī)系統(tǒng)中負(fù)責(zé)中斷管理的器件一般是( )。 A8237 B8251 C8253 D8259 26在下述幾種輸入/輸出中，比較適宜使用DMA傳送方式的是( )。 A磁盤輸入輸出操作 B字符打印機(jī)操作 C快速的數(shù)據(jù)采集 D數(shù)據(jù)量少頻繁的數(shù)據(jù)傳送 27在DMA方式下，CPU與總線的關(guān)系是( )。 A只能控制數(shù)據(jù)總統(tǒng) B只能控制地址總線 C成隔離狀態(tài) D成短接狀態(tài) 28DMA方式中，周期“竊取”是竊取一個(gè)( )。 A存取周期 B指令周期 CCPU周期 D總線周期 29下面不屈于內(nèi)部中斷的是( )。 A除數(shù)為0 B非法地址 C非法數(shù)據(jù)格式 D非法指令 30有關(guān)中斷的論述不正確的是( )。 ACPU及I/O設(shè)備可實(shí)現(xiàn)并行工作，但設(shè)備不可并行工作 B可以實(shí)現(xiàn)多道程序、分時(shí)操作、實(shí)時(shí)操作等 C對(duì)高速外設(shè)(如磁盤)如采用中斷可能引起數(shù)據(jù)丟失 D計(jì)算機(jī)的中斷源，可來自主機(jī)，也可來自外設(shè) 31有關(guān)中斷狀態(tài)，不可響應(yīng)的中斷是( )。 A硬件中斷 B軟件中斷 C可屏蔽中斷 D不可屏蔽中斷 32按下一個(gè)鍵后立即放開，產(chǎn)生IRQ的個(gè)數(shù)是( )。 A隨機(jī)的 B1 C2 D3 33微型計(jì)算機(jī)主存儲(chǔ)器的基本編址單元的長(zhǎng)度為( )。 A32位 B1位 C8位 D16位 34在現(xiàn)行PC機(jī)中，常用存儲(chǔ)器地址線中的低10位作為輸入/輸出口地址線。設(shè)某接口芯片內(nèi)部有16個(gè)端口，該接口芯片的片選信號(hào)由地址譯碼器產(chǎn)生，則地址譯碼器的輸入地址線一般應(yīng)為： ( )。 A全部10位地址線 B其中的高8位地址線 C其中的高6位地址線 D其中的高4位地址線 35在頁式存儲(chǔ)管理中，每當(dāng)CPU形成一個(gè)有效地址時(shí)，都要查找頁表，這一工作是由( )實(shí)現(xiàn)的。 A查表程序 B存取控制 C硬件自動(dòng) D軟件自動(dòng) 36存儲(chǔ)周期是指( )。 A存儲(chǔ)器的寫入時(shí)間 B存儲(chǔ)器的讀出時(shí)間 C存儲(chǔ)器進(jìn)行連續(xù)寫操作允許的最短時(shí)間間隔 D存儲(chǔ)器進(jìn)行連續(xù)讀寫操作所允許的最短時(shí)間間隔 37在某一存儲(chǔ)器系統(tǒng)中，設(shè)有只讀存儲(chǔ)器10KB，隨機(jī)存儲(chǔ)器54KB，使用16位地址來尋址，其中，只讀存儲(chǔ)器位于低地址段，其地址范圍為( )。 A00002BFF B00000FFF C00003FFF D00004AFF 38若設(shè)某容量為8K字節(jié)的RAM起始地址為2000H，則其終止地址為( )。 A21FFH B23FFH C27FFH D3FFFH 39某一RAM芯片，其容量為512X8位，除電源端和接地端外，該芯片引出線的最小數(shù)目應(yīng)為 ( )。 A23 B25 C50 D19 40某計(jì)算機(jī)的字長(zhǎng)是16位，它的存儲(chǔ)容量是64KB，若按字編址，那么它的尋址范圍是( )。 A064K B032K C064KB D032KB填空題 1所有主板都有一塊專門用于存儲(chǔ)BIOS軟件的芯片，該芯片稱為_。 2在微機(jī)中漢字的顯示一般是在_方式下。 380x86CPU寄存器中負(fù)責(zé)與I/O端口交換數(shù)據(jù)的寄存器為_。 4在采用Pentium處理器的PC機(jī)系統(tǒng)板上，連接慢速外設(shè)接口卡的總線普遍是_。 5在現(xiàn)行PC機(jī)通常提供的兩個(gè)串行接口中，一個(gè)為25針連接器，另一個(gè)為9針連接器。該9針連接器采用的接口標(biāo)準(zhǔn)是_。 6一般微型計(jì)算機(jī)存儲(chǔ)器系統(tǒng)主要由_、高速緩沖存儲(chǔ)器、輔助存儲(chǔ)器及管理它們的硬件與軟件組成。 7眾所周知，計(jì)算機(jī)是由五大部分組成，這五大部分是運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備。其中存儲(chǔ)器又分內(nèi)存儲(chǔ)器和外存儲(chǔ)器，外存儲(chǔ)器和輸入設(shè)備以及輸出設(shè)備統(tǒng)稱為外圍設(shè)備，運(yùn)算器、控制器和內(nèi)存儲(chǔ)器合稱_，而運(yùn)算器和控制器兩部分又稱為中央處理器CPU。 8隨著大規(guī)模集成電路技術(shù)的迅猛發(fā)展，計(jì)算機(jī)五大組成部分中的_已經(jīng)能集成在一塊集成電路芯片上，這就是微處理器，又稱微處理機(jī)。 9由于集成電路工藝和計(jì)算技術(shù)的發(fā)展，20世紀(jì)60年代末和70年代初，袖珍計(jì)算器得到普遍的應(yīng)用，作為研制靈活的計(jì)算器芯片的成果，1971年10月，美國(guó)Intel公司首先推出Intel_微處理器，這是實(shí)現(xiàn)4位并行運(yùn)算的單片處理器，構(gòu)成運(yùn)算器和控制器的所有元件都集成在一片MOS大規(guī)模集成電路芯片上，這是第一片微處理器。 10總線由數(shù)據(jù)總線、地址總線和控制總線組成，數(shù)據(jù)總線是從微處理器向內(nèi)存儲(chǔ)器、FO接口傳送數(shù)據(jù)的通路，反之，它也是從內(nèi)存儲(chǔ)器、FO接口向微處理器傳送數(shù)據(jù)的通路，因?yàn)樗梢栽趦蓚€(gè)方向上往返傳送數(shù)據(jù)，稱為_。 11地址總線是微處理器向內(nèi)存儲(chǔ)器和I/O接口傳送地址信息的通路，它是_，只能從微處理器向外傳送?？刂瓶偩€是微處理器向內(nèi)存儲(chǔ)器和FO接口傳送命令信號(hào)以及外界向微處理器傳送狀態(tài)信號(hào)等信息的通路。 12計(jì)算機(jī)時(shí)鐘脈沖的頻率稱為_，其倒數(shù)又稱為_。 13反映計(jì)算機(jī)速度的主要參數(shù)有_和_。 14某計(jì)算機(jī)主頗為8MHz，每個(gè)機(jī)器周期平均2個(gè)時(shí)鐘周期，每條指令平均有2.5個(gè)機(jī)器周期，則該機(jī)器的平均指令執(zhí)行速度為_MIPS。 15當(dāng)復(fù)位信號(hào)(RESET)來到時(shí)，CPU便結(jié)束當(dāng)前操作并對(duì)標(biāo)志寄存器IP、DS、ES、SS及指令隊(duì)列_，而將CS設(shè)置為_。 16CPU與FO接口間的信息一般包括_、_和 _三種類型。三類信息的傳送方向分別應(yīng)該是CPU到FO接口、I/O接口到CPU、CPU到I/O接口。 17輸入輸出端口有兩種編址方法，即FO端口與存儲(chǔ)單元統(tǒng)一編址和FO單獨(dú)編址。前一種編址的主要優(yōu)點(diǎn)是_和對(duì)FO的操作功能強(qiáng)。后一種編址的主要優(yōu)點(diǎn)是專門的輸入/揄出指令執(zhí)行快和_。 18數(shù)據(jù)信息可以有數(shù)字量、模擬量和開關(guān)量三種類型。數(shù)字量是以二進(jìn)制形式提供的信息，通常是8位或16位數(shù)據(jù)；開關(guān)量是用兩個(gè)狀態(tài)表示的量，只用一位二進(jìn)制數(shù)表示；而模擬量是指由傳感器等提供的物理量轉(zhuǎn)換成相應(yīng)的電信號(hào)，而這些電信號(hào)的數(shù)值在一定區(qū)間內(nèi)是連續(xù)變化的。模擬量必須先經(jīng)_轉(zhuǎn)換后再輸入到CPU中。 19髓機(jī)存儲(chǔ)器RAM包括_和_兩類。 20狀態(tài)信息表示外設(shè)當(dāng)前所處的_，例如READY(就緒信號(hào))表示輸入設(shè)備已準(zhǔn)備好信息，BUSY(忙信號(hào))表示輸出設(shè)備是否能接收數(shù)據(jù)。 21控制信息是由CPU發(fā)出的、用于控制外設(shè)接口工作方式以及外設(shè)的_的信息。 22狀態(tài)信息和控制信息以及數(shù)據(jù)信息，通常都以數(shù)據(jù)形式通過數(shù)據(jù)總線傳送，這些信息在外設(shè)接口中分別存放在不同的端口(PORT)中，所謂“端口”是指一些可以由CPU讀或?qū)懙募拇嫫鳌Ｍǔ＿@些端口可分為“數(shù)據(jù)口”、“狀態(tài)口”和“控制口”，分別存放數(shù)據(jù)信息、狀態(tài)信息和_。在一個(gè)外設(shè)接口中往往需要有幾個(gè)端口才能滿足和協(xié)調(diào)外設(shè)工作的要求， CPU通過訪問這些端口來了解外設(shè)的狀態(tài)、控制外設(shè)的工作，以及與外設(shè)之間進(jìn)行數(shù)據(jù)傳輸。 23計(jì)算機(jī)通過外圍設(shè)備同外部世界通信或交換數(shù)據(jù)稱為“輸入輸出”。在微型計(jì)算機(jī)系統(tǒng)中，常用的外圍設(shè)備有：鍵盤、顯示器、磁帶機(jī)、硬磁盤機(jī)、軟磁盤機(jī)、模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器、調(diào)制解調(diào)器以及一些專用設(shè)備等。把外圍設(shè)備同微型計(jì)算機(jī)連接起來的電路稱為“外設(shè)接口電路”，簡(jiǎn)稱_。 24CPU對(duì)外設(shè)的訪問實(shí)質(zhì)上是對(duì)外設(shè)接口電路中相應(yīng)的端口進(jìn)行訪問。I/O端口的尋址方式有兩種：FO指令尋址和_I/O尋址。 25Intel 8251A從中行輸入線上接收好了一個(gè)字符后將信號(hào)_置為有效。 26當(dāng)Intel 8251A工作在同步方式時(shí)，引腳同步檢測(cè)SYNDET可作為輸入或輸出信號(hào)使用。若工作在外同步方式，該引腳為_；若工作在內(nèi)同步方式，該引腳為_。 27如果禁止8251A接收數(shù)據(jù)，允許發(fā)送數(shù)據(jù)，則控制字的_位分別為_。 28當(dāng)總線請(qǐng)求部件收到HLDA信號(hào)后，就獲得了_；在控制總線時(shí)期，HOLD和HLDA都保持_。當(dāng)總線占用部件用完總線后，將HOLD變?yōu)開，于是CPU又重新獲得_并使HLDA變?yōu)開。 29CPU與內(nèi)存及FO設(shè)備間傳送數(shù)據(jù)的硬件線路通道稱為_。 30按照總線的規(guī)模、用途及其應(yīng)用場(chǎng)合，總線分為片總線、_和_。 31總線是一種在多于兩個(gè)模塊(設(shè)備或子系統(tǒng))間傳送信息的公共通路，為在各模塊(設(shè)備或子系統(tǒng))之間能實(shí)現(xiàn)信息的共享和_，總線由傳輸信息的物理介質(zhì)以及一套管理信息傳輸?shù)耐ㄓ靡?guī)則(協(xié)議)所構(gòu)成。 32各類微處理器的引腳信號(hào)即片總線，例如8086/8088CPU的地址線、數(shù)據(jù)線和控制線等構(gòu)成該芯片的_。內(nèi)總線常用的有STD總線、MULTIBUS總線、PC總線、PC-AT總線等， 32位微機(jī)系統(tǒng)出現(xiàn)后又推出許多32位微機(jī)總線，如MCA總線、VESA總線、EISA總線等。外總線常用的有RS-232C、RS-449、IEEE488等。 33片總線通常包括地址總線、數(shù)據(jù)總線和_總線三組總線。 34地址總線通常是單向總線，由CPU輸出，8位微處理器有16條地址總線，16位微處理器有 20條或更多。地址總線主要用于在指令操作的不同時(shí)期，選擇要使用的器件和系統(tǒng)，既用于存儲(chǔ)裾操作，又用于_。 35總線通信協(xié)議主要是解決信息傳輸?shù)拈_始和結(jié)束問題，是實(shí)現(xiàn)總線_和信息傳送的手段，常用的通信協(xié)議有同步方式和異步方式兩種。 36信息在總線上可以有三種傳送方式：串行傳送、_和并串行傳送。 37通過數(shù)據(jù)總線傳送的數(shù)據(jù)類型為_、指令碼、地址信息、設(shè)備碼、控制字和狀態(tài)字； 38當(dāng)總線上所接負(fù)載超過總線的負(fù)載能力時(shí)，必須在總線和負(fù)載之間加接緩沖器或驅(qū)動(dòng)器。最常用的是三態(tài)緩沖器，其作用是_(使信號(hào)電流加大，可帶動(dòng)更多負(fù)載)和隔離(減少負(fù)載對(duì)總線信號(hào)的影響)。 39EISA總線在ISA總線的基礎(chǔ)上，將數(shù)據(jù)總線寬度從16位變?yōu)開位，地址總線寬度從24位變?yōu)?2位，并具有高度同步傳送功能。凡是ISA總線上原有的信號(hào)線，EISA總線均予以保留。 40ISA總線(Industry Standard Architecture)是采用80286CPU的IBMPC/AT機(jī)中使用的總線，又稱AT總線，它是在8位的PC機(jī)總線的基礎(chǔ)上擴(kuò)展而成的，_位的總線體系結(jié)構(gòu)。 41從事接納和主持制訂總線標(biāo)準(zhǔn)工作的有美國(guó)電氣與電子工程師協(xié)會(huì)(IEEE)、國(guó)際電工委員會(huì)(IEC)和美國(guó)國(guó)家標(biāo)準(zhǔn)局_組織的專門標(biāo)準(zhǔn)化委員會(huì)，這些委員會(huì)一方面為適應(yīng)不同應(yīng)用水平要求從事開發(fā)和制訂新的總線標(biāo)準(zhǔn)或建議草案，另一方面對(duì)現(xiàn)有的由一些公司提出的并為國(guó)際工業(yè)界廣泛支持的實(shí)用總線標(biāo)準(zhǔn)進(jìn)行遴選、研究、修改和評(píng)價(jià)，給予統(tǒng)一的編號(hào)，作為對(duì)該總線標(biāo)準(zhǔn)的認(rèn)可。 42PCI總線-外圍部件互連總線是1991年下半年由_公司首先提出的。1992年6月，計(jì)算機(jī)界的一些主要公司聯(lián)合起來成立了一個(gè)PCI集團(tuán)(全名為PCI Special Interest Group，簡(jiǎn)稱 SIG)，以共同建立、發(fā)展和推廣PCI總線標(biāo)準(zhǔn)。 43數(shù)據(jù)總線是雙向總線，8位微處理器有8條數(shù)據(jù)線，16位微處理器有_條數(shù)據(jù)總線。 44IEEE-488總線是供各種_與微機(jī)連接用的標(biāo)準(zhǔn)接口，它是字節(jié)串行系統(tǒng)間的通信總線，主要用于微機(jī)與數(shù)字電壓表、頻率發(fā)生器、打印機(jī)等儀器之間的信息通信通路。 45對(duì)總線仲裁問題的解決是以_(又稱優(yōu)先權(quán))的概念為基礎(chǔ)的，通常有三種總線分配的_技術(shù)串聯(lián)、并聯(lián)和循環(huán)。 46RS-232C是由美國(guó)電子工業(yè)協(xié)會(huì)(EIA：Electronic Industries Association)推薦的標(biāo)準(zhǔn)接口，它是應(yīng)用于_交換的數(shù)據(jù)通信設(shè)備和數(shù)據(jù)終端設(shè)備之間的標(biāo)準(zhǔn)接口。 478086CPU從偶地址讀寫兩個(gè)字節(jié)時(shí)，需要_個(gè)總線周期：從奇地址讀寫兩個(gè)字節(jié)時(shí)，需要_個(gè)總線周期。 48RS-232C關(guān)于機(jī)械特性的要求，規(guī)定使用一個(gè)_根插針的標(biāo)準(zhǔn)連接品。 49在RS-232C標(biāo)準(zhǔn)中允許信號(hào)的最高傳輸速率是_，連接電纜的最大長(zhǎng)度是_。 50在RS-232C接口標(biāo)準(zhǔn)中，對(duì)于控制信號(hào)的接通狀態(tài)的電平范圍是_，斷開狀態(tài)的電平范圍是_。 51I/O總線包括_、_和_。 52常用的PC機(jī)總線有_、_、_、_、_。 53根據(jù)邏輯部件的邏輯方式不同，單機(jī)系統(tǒng)采用的總線結(jié)構(gòu)基本有三種類型，它們是：_、_、_。 54微型計(jì)算機(jī)的輸入輸出接口主要包括_、_、控制寄存器、總線緩沖器、譯碼器及聯(lián)絡(luò)控制邏輯等部分。 55CPU從I/O接口的_中獲取外部設(shè)備的“準(zhǔn)備好”、“忙”或“空閑”等狀態(tài)信息。 56存儲(chǔ)芯片內(nèi)的地址譯碼有_和_兩種方式。 57當(dāng)存儲(chǔ)器的讀出時(shí)間大于CPU所要求的時(shí)間時(shí)，為了保證CPU與存儲(chǔ)器的周期配合，就要利用_信號(hào)，使CPU插入一個(gè)_狀態(tài)。 58FO數(shù)據(jù)緩沖主要用于協(xié)調(diào)CPU與外部設(shè)備_上的差異。 59CPU與主板芯片組特別是北橋之間通信的通道稱為_總線。 60在PC機(jī)中，所謂的“輸出端口”是指輸出設(shè)備用來與CPU交換信息的_。 61PC機(jī)硬件在邏輯上主要由_、主存儲(chǔ)器、輔助存儲(chǔ)器、輸入/輸出設(shè)備與總線五類主要部件組成。 628255A的端口A工作在方式2時(shí)，使用端口C的_作為與CPU和外部設(shè)備的聯(lián)絡(luò)信號(hào)。 638255A與CPU連接時(shí)，地址線一般與CPU的地址總線的_連接。 648255A控制字的最高位D7=_時(shí)表示該控制字為方式控制字。 658255A的端口A的工作方式是由方式控制字的_位決定。 668255A的端口B的工作方式由方式控制字的_位決定。 678255A的端口C的按位置位復(fù)位功能是由控制字中的D7=_來決定的。 688255A內(nèi)部包括兩組控制電路，其中A組控制_，B組控制_。 69中斷處理的一般過程大體可分為六步，即中斷請(qǐng)求；_；_；執(zhí)行中斷服務(wù)程序；恢復(fù)現(xiàn)場(chǎng)和開中斷、返回等。 70CPU每當(dāng)執(zhí)行FO操作前，都檢測(cè)外部設(shè)備的狀態(tài)，如果設(shè)備準(zhǔn)備就緒，則執(zhí)行FO操作，如果沒有準(zhǔn)備就緒，則反復(fù)檢測(cè)直到外部設(shè)備處于就緒狀態(tài)時(shí)，再進(jìn)行UO操作，這種方式稱為_。 71微型計(jì)算機(jī)系統(tǒng)中有多個(gè)中斷源，一旦發(fā)生中斷請(qǐng)求，CPU必須判定哪個(gè)中斷源發(fā)出請(qǐng)求，判定中斷源一般有兩種方法：_和矢量中斷。 72不經(jīng)過CPU，數(shù)據(jù)直接在FO設(shè)備與存儲(chǔ)器間傳輸?shù)姆椒開。 73DMAC(直接存儲(chǔ)器存取控制器)基本由_、_、_和字節(jié)計(jì)數(shù)器四部分組成。 74為保證動(dòng)態(tài)RAM中的內(nèi)容不消失：需要進(jìn)行_操作。 758259A操作命令字OCW2的一個(gè)作用是定義8259A的優(yōu)先權(quán)工作方式。優(yōu)先權(quán)工作方式有兩種：一種是優(yōu)先權(quán)固定方式，另一種是優(yōu)先權(quán)_方式。 76DMA方式的基本思想是在外設(shè)和_之間開辟直接的數(shù)據(jù)交換渠道。 77在頁式管理中，存儲(chǔ)頁面表的作用是記錄內(nèi)存頁面的分配情況。存儲(chǔ)頁面表的構(gòu)成有兩種方法：一種是_，另一種是空閑頁面鏈法。 78半導(dǎo)體靜態(tài)RAM靠_存儲(chǔ)信息，半導(dǎo)體動(dòng)態(tài)RAM靠_來存儲(chǔ)信息。 79一個(gè)字存入存儲(chǔ)器要占有相繼的兩個(gè)字節(jié)，低位字節(jié)存入_，高位字節(jié)存入_。 80PC機(jī)主存儲(chǔ)器中基本存儲(chǔ)單元的長(zhǎng)度是_。 81在1M字節(jié)的存儲(chǔ)器中，每個(gè)存儲(chǔ)單元都有一個(gè)惟一的_位地址，稱為該物理單元的物理地址。 82在存儲(chǔ)器的管理中，常用_的方式來擺脫主存容量的限制。 83半導(dǎo)體存儲(chǔ)器從器件原理的角度可分為_和_。 84按信息的可保護(hù)性分類可以將存儲(chǔ)器分為_和_。 85半導(dǎo)體存儲(chǔ)器就其制造工藝可以分成_和_。 86MOS型存儲(chǔ)器按其工作狀態(tài)又可以分成_和_。 87制作ROM的半導(dǎo)體材料有二極管、_、_。 88根據(jù)制造工藝和功能可把ROM分成_、_ 、_、_。 89單獨(dú)編址方式又稱 _。 90在PC機(jī)中有三類存儲(chǔ)器：系統(tǒng)存儲(chǔ)器、擴(kuò)展存儲(chǔ)器和_存儲(chǔ)器。參考答案 1選擇題 1D 2A 3B 4D 5D 6B 7D 8B 9A 10B 11D 12C 13B 14B 15B 16A 17C 18A 19D 20D 21C 22C 23D 24B 25D 26A 27C 28A 29B 30A 3