數(shù)字電子技術(shù)試卷B.pdf

學(xué)號 姓名 學(xué)院 年級 專業(yè) 密 封 線 國防科技大學(xué)國防科技大學(xué) 2008 學(xué)年秋季學(xué)期學(xué)年秋季學(xué)期 數(shù)字電子技術(shù)基礎(chǔ) 考試試卷考試試卷 B 卷 卷 考試形式 閉卷 考試時(shí)間 120 分鐘 滿分 100 分 題 號 一 二 三 四 五 六 七 總 分 得 分 評閱人 注意 1 所有答題都須寫在此試卷紙密封線右邊 寫在其它紙上一律無效 2 密封線左邊請勿答題 密封線外不得有姓名及相關(guān)標(biāo)記 得分得分 一 填空題 共一 填空題 共 5 小題 每題小題 每題 2 分 共分 共 10 分 分 1 邏輯等式DCBAF 的對偶式是 反演式是 2 10100101110 10111 2 8 16 3 按照邏輯功能的不同 觸發(fā)器可以分成 RS D JK 等類型 而從電路結(jié)構(gòu)和動(dòng)作特點(diǎn)上又可以把觸發(fā)器分為基本 RS 觸發(fā)器 以及各種形式的邊沿觸發(fā)器 4 半導(dǎo)體存儲器按存取功能分為 存儲器和 存儲器 5 A D 轉(zhuǎn)換器將模擬信號轉(zhuǎn)換為數(shù)字信號的轉(zhuǎn)換過程一般分為四個(gè)階段 即采 樣 和編碼 第 1 頁 共 8 頁 1 已知F ABC CD 選出下列中的 可以肯定使F 1 得分得分 二 選擇題 共二 選擇題 共 10 小題 每小題小題 每小題 2 分 共分 共 20 分 分 A A 0 BC 1 B B 1 C 1 C C 1 D 0 D BC 1 D 1 2 下列各門電路中 的輸出端可以并聯(lián)使用 A CMOS 傳輸門 B CMOS 反相器 C TTL OC 門 D TTL 反相器 3 下列 不屬于組合邏輯電路 A 數(shù)據(jù)分配器 B 寄存器 C 數(shù)據(jù)選擇器 D 優(yōu)先編碼器 4 下列 觸發(fā)器具有一次變化問題 A 主從JK觸發(fā)器 B 利用CMOS傳輸門的上邊沿D觸發(fā)器 C 同步D觸發(fā)器 D 維持阻塞D觸發(fā)器 5 一個(gè)5位二進(jìn)制加法計(jì)數(shù)器 由00000狀態(tài)開始 經(jīng)過198個(gè)輸入脈沖后 此計(jì)數(shù) 器的狀態(tài)為 A 00100 B 00101 C 00110 D 00111 6 下列功能表示方法中不適合用于時(shí)序邏輯電路功能表示的是 A 狀態(tài)轉(zhuǎn)換圖 B 時(shí)序圖 C 數(shù)理方程 D 驅(qū)動(dòng)方程 7 滯回特性是 的基本特性 A 單穩(wěn)態(tài)觸發(fā)器 B 施密特觸發(fā)器 C 環(huán)形振蕩器 D 多諧振蕩器 8 下列器件中 最適宜用作定時(shí)器和延時(shí)器使用 A 555 定時(shí)器構(gòu)成的多諧振蕩器 B 壓控振蕩器 C 555 定時(shí)器構(gòu)成的施密特觸發(fā)器 D 555 定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 9 雙積分型A D轉(zhuǎn)換器輸出狀態(tài)D和下述 參量無關(guān) A 計(jì)數(shù)器位長N B 積分器的時(shí)間常數(shù) RC C 輸入信號 D 參考電壓 I v ref V 10 下列幾種A D轉(zhuǎn)換器中 的轉(zhuǎn)換速度最快 A 并聯(lián)比較型ADC B 雙積分型ADC C 計(jì)數(shù)型ADC D 逐次漸近型ADC 第 2 頁 共 8 頁 1 試將下列邏輯函數(shù)化為最簡 與或 式 BCDCBABCAAF 2 已知用 3 線 8 線譯碼器 74LS138 構(gòu)成的邏輯電路如下圖所示 試寫出Y1 Y2的邏輯表達(dá)式 列出真值表 并分析該電路的邏輯功能 其中74LS138輸出 低電平有效 使能端 321 SSSEN 學(xué)號 姓名 學(xué)院 年級 專業(yè) 密 封 線 得分得分 三 分析簡答題 共三 分析簡答題 共 4 小題 每小題小題 每小題 5 分 共分 共 20 分 分 第 3 頁 共 8 頁 3 圖示為用 555 定時(shí)器組成的一種電路 表給出了 555 的引腳功能 試說明其 工作原理 并說明VO端輸出的波形脈寬大小由哪些參數(shù)決定 且電路對輸入端S 的脈寬大小有何要求 DIS R S VC VC C MR VO 7 3 48 6 2 5 1 R GND C C1 VCC VO 引腳 電平 電平 電平 電平 1 3VCC 1 3VCC 1 3VCC 2 3VCC 1 4V 1 4V 1 4V 0 3V 2 S 6 R 4 MR 3 VO 7 Q 高電平 低電平 低電平 低電平 低電平 保持保持 懸空狀態(tài) 注 表示任意電平 4 由下邊沿JK觸發(fā)器組成的電路如下圖左所示 已知輸入波形如下圖右所示 試 畫出Q1端的波形 設(shè)電路初態(tài)為0 第 4 頁 共 8 頁 學(xué)號 姓名 學(xué)院 年級 專業(yè) 密 封 線 得分得分 四 試用與非門設(shè)計(jì)一個(gè)組合邏輯電路 它接收 1 位余 3 BCD 碼四 試用與非門設(shè)計(jì)一個(gè)組合邏輯電路 它接收 1 位余 3 BCD 碼Y Y 且僅當(dāng) 且僅當(dāng) 3 2 Y 10 Y73 0123 YYYY時(shí) 輸出 F 才為 1 要求寫出完整 的設(shè)計(jì)過程 共 時(shí) 輸出 F 才為 1 要求寫出完整 的設(shè)計(jì)過程 共 10 分 分 注 余 3 BCD 碼由 8421 BCD 碼 0011 構(gòu)成 有 6 個(gè)禁用碼 注 余 3 BCD 碼由 8421 BCD 碼 0011 構(gòu)成 有 6 個(gè)禁用碼 第 5 頁 共 8 頁 得分得分 五 分析圖示的時(shí)序邏輯電路 要求寫出完整的分析步驟 畫 出 Y1 Y4 的時(shí)序圖 說明電路的邏輯功能 假設(shè)電路的初始狀態(tài) 為 00 共 15 分 五 分析圖示的時(shí)序邏輯電路 要求寫出完整的分析步驟 畫 出 Y1 Y4 的時(shí)序圖 說明電路的邏輯功能 假設(shè)電路的初始狀態(tài) 為 00 共 15 分 1D C1 C1 1D Q2Q1 FF2FF1 Y1Y2Y3Y4 CP 1D C1 C1 1D Q2Q1 FF2FF1 Y1Y2Y3Y4 CP 第 6 頁 共 8 頁 得分得分 六 試用中規(guī)模 4 位二進(jìn)制計(jì)數(shù)器 74161 實(shí)現(xiàn)以下電路設(shè)計(jì) 15 分 六 試用中規(guī)模 4 位二進(jìn)制計(jì)數(shù)器 74161 實(shí)現(xiàn)以下電路設(shè)計(jì) 15 分 1 用置數(shù)法實(shí)現(xiàn)一個(gè) 1 用置數(shù)法實(shí)現(xiàn)一個(gè) 74 進(jìn)制的計(jì)數(shù)器 要求各芯片級間時(shí)鐘同步 畫出相應(yīng)的接線圖 允許附加必要的門電路 進(jìn)制的計(jì)數(shù)器 要求各芯片級間時(shí)鐘同步 畫出相應(yīng)的接線圖 允許附加必要的門電路 2 試用 74161 和 ROM 實(shí)現(xiàn)余 3 BCD 碼轉(zhuǎn)換成 8421 BCD 碼的碼制 轉(zhuǎn)換電路 要求電路在計(jì)數(shù)器時(shí)鐘作用下 可自動(dòng)的循環(huán)的完成代碼 轉(zhuǎn)換 畫出總體電路圖和 ROM 陣列圖 譯碼器部分可用框圖代替 試用 74161 和 ROM 實(shí)現(xiàn)余 3 BCD 碼轉(zhuǎn)換成 8421 BCD 碼的碼制 轉(zhuǎn)換電路 要求電路在計(jì)數(shù)器時(shí)鐘作用下 可自動(dòng)的循環(huán)的完成代碼 轉(zhuǎn)換 畫出總體電路圖和 ROM 陣列圖 譯碼器部分可用框圖代替 4 位同步二進(jìn)制計(jì)數(shù)器位同步二進(jìn)制計(jì)數(shù)器 74161 的功能表的功能表 學(xué)號 姓名 學(xué)院 年級 專業(yè) 密 封 線 Q0 Q1 Q2 Q3 CP EP ET 74161 CO RD D0 D1 D2 D3 LD 第 7 頁 共 8 頁 得分得分 七七 某計(jì)數(shù)型 某計(jì)數(shù)型 ADC 電路如圖電路如圖 a 所示 其中 計(jì)數(shù)器為所示 其中 計(jì)數(shù)器為 8 位二進(jìn)制 加法計(jì)數(shù)器 時(shí)鐘 位二進(jìn)制 加法計(jì)數(shù)器 時(shí)鐘 CP 的產(chǎn)生由圖的產(chǎn)生由圖 b 產(chǎn)生 產(chǎn)生 1 圖 圖 b 中 中 G1和和 G2是是74系 列系 列 TTL 反 相 器反 相 器7404 FCkRF 01 0 1 石英晶體的諧振頻率為 石英晶體的諧振頻率為 1MHz 試求該電路 所產(chǎn)生的 試求該電路 所產(chǎn)生的CP的工作頻率 的工作頻率 2 試問 試問 a 電路完成一次最長的電路完成一次最長的 A D 轉(zhuǎn)換需要多少時(shí)間 轉(zhuǎn)