用原理圖輸入法設(shè)計(jì)一個(gè)5人表決電路,參加表決者5人,同意為1,不同意為0,同.doc

10機(jī)械電子工程專業(yè)EDA電路設(shè)計(jì)課程結(jié)課論文用原理圖輸入法設(shè)計(jì)一個(gè)5人表決電路，參加表決者5人，同意為1，不同意為0，同意者過半則表決通過，綠指示燈亮；表決不通過紅指示燈亮。 內(nèi)容提要：在電子設(shè)計(jì)與制造技術(shù)的發(fā)展中，核心就是電子設(shè)計(jì)自動(dòng)化（EDA，Electronic Design Automation）技術(shù)。EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語(yǔ)言VHDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。EDA技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計(jì)的效率和可操作性，減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度。本次課程設(shè)計(jì)的目的是作出一個(gè)五人表決器,要求能實(shí)現(xiàn)五人表決器的基本功能，意義在于熟悉集成電路的引腳安排；掌握各芯片的邏輯功能及使用方法；了解五人表決器的組成及工作原理；掌握五人表決器的設(shè)計(jì)與制作方法。采用了原理圖輸入法的設(shè)計(jì)方法,首先根據(jù)表決器的功能寫出真值表,得出輸出的表達(dá)式,再根據(jù)卡諾圖,得到最簡(jiǎn)的表達(dá)式,然后根據(jù)學(xué)校的元件清單選擇所需元件使用DXP2004程序畫出原理圖,仿真能得到正確的結(jié)果后畫出PCB封裝圖,最后制版焊接做成成品。我們做出來(lái)的成品最終能夠?qū)崿F(xiàn)五人表決器的基本功能。關(guān)鍵詞：五人表決器、EDA、VHDL、列寫真值表 設(shè)計(jì)目的設(shè)計(jì)一個(gè)五人表決器。掌握 QuartusII軟件的使用方法掌握各芯片的邏輯功能及控制方法。掌握原理圖輸入的設(shè)計(jì)方法和流程。了解和掌握五人表決器的功能。 設(shè)計(jì)要求用原理圖輸入法設(shè)計(jì)一個(gè)5人表決電路，參加表決者5人，同意為1，不同意為0，同意者過半則表決通過，綠指示燈亮；表決不通過紅指示燈亮。 設(shè)計(jì)思路設(shè)計(jì)表決工作電路。設(shè)計(jì)輸出顯示電路。用與或門設(shè)計(jì)原理圖。 實(shí)驗(yàn)條件Win7操作系統(tǒng)QuartusII EDA開發(fā)系統(tǒng)輸入信號(hào)x5、與門x10、或門x3、輸出信號(hào)x1 實(shí)驗(yàn)過程打開 QuartusII 軟件，建立一個(gè)新的工程： 單擊菜單 FileNew Project Wizard 輸入工程的路徑、工程名以及頂層實(shí)體名。 單擊 Next按鈕，出現(xiàn)以下窗口 由于我們建立的是一個(gè)空的項(xiàng)目，所以沒有包含已有文件，單擊 Next繼續(xù)。 設(shè)置我們的器件信息： 單擊 Next，指定第三方工具：這里不指定第三方 EDA 工具，單擊 Next后結(jié)束工程建立。建立 VHDL 文件： 單擊 FileNew 菜單項(xiàng)，選擇彈出窗口中的 VHDL File 項(xiàng)，單擊 OK 按鈕以建立打開空的 VHDL 文件，注意此文件并沒有在硬盤中保存。 在編輯窗口中輸入 VHDL 源文件并保存，注意實(shí)體名、文件名必須和建立工程時(shí)所設(shè)定的頂層實(shí)體名相同。編譯工程 單擊 ProcessingStart Compilation 開始編譯，編譯過程中可能會(huì)顯示若干出錯(cuò)消息，參考提示原因?qū)Τ绦蜻M(jìn)行修改直到編譯完全成功為止。 建立矢量波形文件 單擊 FileNew 命令，在彈出的對(duì)話框中選擇 Other Files 頁(yè)面中的 Vector Waveform File 項(xiàng)，打開矢量波形文件編輯窗口：雙擊窗口左邊空白區(qū)域，打開 Insert Node or Bus 對(duì)話框：?jiǎn)螕?Node Finder按鈕，打開以下對(duì)話框，選擇 Filter 下拉列表中的 Pins：all，并點(diǎn)擊 List 按酒以列出所有的端口，通過按鈕把這些端口加入到右面的窗口中，單擊 OK 完成端口的添加。 回到波形編輯窗口，對(duì)所有輸入端口設(shè)置輸入波形，具體可以通過左邊的工具欄，或通過對(duì)信號(hào)單擊鼠標(biāo)右鍵的彈出式菜單中完成操作，最后保存次波形文件。 進(jìn)行功能仿真單擊 AssignmentsSettings，在彈出對(duì)話框中做以下設(shè)置：Simulation mode 設(shè)置為 Functional，即功能仿真。指定仿真波形文件后單擊 OK 完成設(shè)置。 單擊 ProcessingGenerate Functional Simulation Netlist 以獲得功能仿真網(wǎng)絡(luò)表。 單擊 ProcessingStart Simulation 進(jìn)入仿真頁(yè)面： 注：此仿真中不包含延遲信息。根據(jù)仿真結(jié)果可以修改程序以期達(dá)到實(shí)驗(yàn)要求。 進(jìn)行時(shí)序仿真 如果功能仿真無(wú)誤，可進(jìn)入時(shí)序仿真，時(shí)序仿真是增加了相關(guān)延遲的仿真，是最接近實(shí)際情況的仿真。 單擊 AssignmentsSettings，在彈出對(duì)話框中做以下設(shè)置： Simulation mode 設(shè)置為 Timing，即時(shí)序仿真。指定仿真波形文件后單擊 OK 完成設(shè)置。 單擊 ProcessingStart Simulation 進(jìn)入仿真頁(yè)面： 如果在時(shí)序上也沒有問題，就可以進(jìn)入下載工作了。器件的下載指定器件引腳：?jiǎn)螕?AssignmentsAssignment Editor，打開引腳分配編輯框：為每一個(gè)端口指定器件的引腳，在引腳指定過程中需要參照開發(fā)系統(tǒng)所給的 I/O 端口映射表，通過開發(fā)平臺(tái)上每個(gè) I/O 器件附近的 I/O 編號(hào)，在映射表中找到相應(yīng)的引腳名，填入上圖所示的對(duì)話框即可。 連接下載線 通過 USB-blaster 下載電纜連接 PC 機(jī)和開發(fā)平臺(tái)，如果首次使用下載電纜，此時(shí)操作系統(tǒng)會(huì)提示安裝驅(qū)動(dòng)程序，此 USB 設(shè)備的驅(qū)動(dòng)處于 QuartusII 安裝目錄中的driversusb-blaster中。 單擊 ToolProgrammer 打開下載窗口：通過對(duì)話框中的 Hardware Setup 按鈕，選擇下載設(shè)備：USB-Blaster。參照以上的選項(xiàng)，點(diǎn)擊Start完成下載。 設(shè)計(jì)過程方案設(shè)計(jì)方案一五人多數(shù)表決，只要贊成人數(shù)大于或等于三，則表決通過。因此，只需將每位表決人的結(jié)果相加，判斷結(jié)果值。設(shè)五個(gè)輸入信號(hào)作為表決器的五個(gè)輸入變量，輸入變量為邏輯“1”時(shí)，表示表決者“贊成”；輸入變量為“0”時(shí)，表示表決者“不贊成”。輸出邏輯“1”時(shí)，表示表決“通過”；輸出邏輯“0”時(shí)，表示表決“不通過”。當(dāng)表決器的五個(gè)輸入變量中有3個(gè)以上（含3個(gè)）為“1”時(shí)。則表決器輸出為“1”；否則為“0”。方案二 要實(shí)現(xiàn)供5人的表決器，由于是用于單片機(jī)表決器，而單片機(jī)的硬件電路與軟件設(shè)計(jì)相結(jié)合的一種電路設(shè)計(jì)，因此在引硬件電路只能實(shí)按鍵的按下與釋放，不能智能的實(shí)現(xiàn)檢測(cè)按鍵被按下幾次，因此該部分克用軟件的匯編來(lái)實(shí)現(xiàn)其功能。通過按鍵來(lái)控制表決的開始與復(fù)位，可有兩個(gè)外部中斷來(lái)實(shí)現(xiàn)，按下外部中斷0 的按鍵式表示表決開始，黃燈亮，按下外部中斷1是表示表決結(jié)束；當(dāng)表決結(jié)束后統(tǒng)計(jì)“同意”和“反對(duì)”的票數(shù)，“同意”的票數(shù)大于 “反對(duì)”的票數(shù)時(shí)，綠燈被點(diǎn)亮。在擴(kuò)展時(shí)加上了同意數(shù)和剩余時(shí)間數(shù)的顯示，可以通過兩個(gè)數(shù)碼管。方案對(duì)比與選擇方案一通過與或門實(shí)現(xiàn)功能。方案二則用單片機(jī)實(shí)現(xiàn)表決。二者都能很好地實(shí)現(xiàn)。由于實(shí)用單片機(jī)。不符合本實(shí)驗(yàn)要求，且程序較復(fù)雜，需考慮多方面的東西，并且需要自己另外制作電路板，必然增加成本。故綜合考慮。本設(shè)計(jì)選用方案一。方案論證 按鍵選擇譯碼 顯示輸出 圖3.1 五人表決器的結(jié)構(gòu)框圖當(dāng)輸入信號(hào)為“1”時(shí)，代表贊成，為“0”時(shí)，表示不贊成。評(píng)委按照自己的意愿投票，即選擇邏輯電位。對(duì)邏輯電位進(jìn)行譯碼。對(duì)譯碼后的輸出進(jìn)行顯示。 主要邏輯運(yùn)算介紹與運(yùn)算與運(yùn)算真值表如下：ABY000010100111邏輯函數(shù)關(guān)系式：Y=AB與門邏輯符號(hào)： （a）國(guó)際符號(hào) （b）特異形符號(hào)或運(yùn)算或運(yùn)算真值表如下：ABY000011101111邏輯函數(shù)關(guān)系式：Y=A+B與門邏輯符號(hào)： （a）國(guó)際符號(hào) （b）特異形符號(hào) 系統(tǒng)原理 對(duì)于五人表決器，首先設(shè)五人分別為A B C D E 設(shè)F為表決的結(jié)果。其中有三人或三人以上同意（同意用“1”表示，不同意用“0”表示）則紅燈亮 (綠燈用“1”表示)，綠燈亮(紅燈用“0”表示)。 表3.1 5人表決器真值表ABCDEFABCDEF000000100000000010100010000100100100000110100111001000101000001010101011001100101101001111101111010000110000010010110011010100110101010111110111011000111001011011111011011101111101011111111111 邏輯函數(shù)關(guān)系式： 原理圖與時(shí)序圖五人表決器原理圖結(jié)果分析時(shí)序圖如圖和所示：圖是紅燈亮的情況，如圖，當(dāng)不足3人同意時(shí)，最終結(jié)果是不通過。圖不通過的三種情況圖是綠燈亮的情況，如圖，當(dāng)3人以上（含3人）同意時(shí)，結(jié)果是通過。 圖通過的三種情況 設(shè)計(jì)體會(huì)與建議 設(shè)計(jì)體會(huì)通過這次對(duì)五人表決器系統(tǒng)的設(shè)計(jì)，讓我熟悉了QuartusII軟件使用的基礎(chǔ)知識(shí)，了解到關(guān)于原理圖輸入的設(shè)計(jì)方法和流程，要實(shí)現(xiàn)一個(gè)五人表決器的設(shè)計(jì)，簡(jiǎn)單的說如果要實(shí)現(xiàn)一個(gè)功能，都需要這樣一個(gè)過程，首先是系統(tǒng)原理上的設(shè)計(jì)，我們必須再閱讀大量的文獻(xiàn)的基礎(chǔ)上，才能對(duì)整個(gè)系統(tǒng)的基本原理有一個(gè)大體的了解，再對(duì)系統(tǒng)原理有了充分的認(rèn)識(shí)后，我們就可以開始系統(tǒng)軟件的設(shè)計(jì)了。整個(gè)過著中我們要細(xì)心與耐性， 對(duì)五人表決器編譯下載時(shí)，注意采用模式0的輸入方式。引腳指定過程中參照了開發(fā)系統(tǒng)所給的I/O端口映射表，找到開發(fā)平臺(tái)上每個(gè)I/O器件附近的I/O編號(hào)，在映射表中找到相應(yīng)的引腳名，仔細(xì)正確定義引腳，得出顯示結(jié)果。通過使用VHDL對(duì)五人選擇器的編寫可以更加深刻的了解其功能。在編寫過程中對(duì)VHDL語(yǔ)言程序得到了加深和熟悉，鞏固了所學(xué)的知識(shí)。最后我們就可以開始軟件的調(diào)試了，可以通過QuartusII對(duì)我們程序施行仿真。在設(shè)計(jì)中要求我要有耐心和毅力，還要細(xì)心，稍有不慎，一個(gè)小小的錯(cuò)誤就會(huì)導(dǎo)致結(jié)果的不正確，而對(duì)錯(cuò)誤的檢查要求我要有足夠的耐心，通過這次設(shè)計(jì)和設(shè)計(jì)中遇到的問題，也積累了一定的經(jīng)驗(yàn)，對(duì)以后從事集成電路設(shè)計(jì)工作會(huì)有一定的幫助。在應(yīng)用VHDL的過程中讓我真正領(lǐng)會(huì)到了其并行運(yùn)行與其他軟件順序執(zhí)行的差別及其在電路設(shè)計(jì)上的優(yōu)越性。用VHDL硬件描述語(yǔ)言的形式來(lái)進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)方便靈活，利用EDA軟件進(jìn)行編譯優(yōu)化仿真極大地減少了電路設(shè)計(jì)時(shí)間和可能發(fā)生的錯(cuò)誤，降低了開發(fā)成本，這種設(shè)計(jì)方法必將在未來(lái)的數(shù)字系統(tǒng)設(shè)計(jì)中發(fā)揮越來(lái)越重要的作用。 對(duì)設(shè)計(jì)的建議我希望老師在我們動(dòng)手制作之前應(yīng)先告訴我們一些關(guān)于所做電路的資料、原理，以及如何檢測(cè)電路的方法，還有關(guān)于檢測(cè)芯片的方法。這樣會(huì)有助于我們進(jìn)一步的進(jìn)入狀態(tài)，完成設(shè)計(jì)。 實(shí)驗(yàn)總結(jié)通過三個(gè)星期的工作，最后完成了我的設(shè)計(jì)任務(wù)五人多數(shù)表決器的設(shè)計(jì)。通過本次課程設(shè)計(jì)的學(xué)習(xí)，我深深的體會(huì)到設(shè)計(jì)課的重要性和目的性。本次設(shè)計(jì)課不僅僅培養(yǎng)了我的實(shí)際操作能力，也培養(yǎng)了我靈活運(yùn)用課本知識(shí)，理論聯(lián)系實(shí)際，獨(dú)立自主的進(jìn)行設(shè)計(jì)的能力。它不僅僅是一個(gè)學(xué)習(xí)新知識(shí)新方法的好機(jī)會(huì)，同時(shí)也是對(duì)我所學(xué)知識(shí)的一次綜合的檢驗(yàn)和復(fù)習(xí)，使我明白了自己的缺陷所在，從而查漏補(bǔ)缺。希望學(xué)校以后多安排一些類似的實(shí)踐環(huán)節(jié)，讓同學(xué)們學(xué)以致用。參考文獻(xiàn)1