CSP芯片規(guī)模裝配的可靠性.doc

21 / 22CSP 裝配的可靠性本文對(duì)三種芯片規(guī)模包裝及其裝配的可靠性進(jìn)行比較。板面焊接點(diǎn)可靠性信息的獲得對(duì)于芯片規(guī)模包裝(CSP, chip-scale backage)的廣泛實(shí)施是關(guān)鍵的。本文比較三個(gè)不同的CSP概念及其裝配的可靠性。另外，將使用一個(gè)修飾的Coffin-Manson關(guān)系，對(duì)一個(gè)專門的溫度循環(huán)范圍，設(shè)計(jì)出有關(guān)幾種低輸入/輸出(I/O)包裝的焊接點(diǎn)可靠性的循環(huán)數(shù)據(jù)文獻(xiàn)。由噴氣推進(jìn)實(shí)驗(yàn)室(JPL, Jet Propulsion Laboratory, Pasadena, CA)組織了一個(gè)微型BGA協(xié)會(huì)，來探討有關(guān)包裝類型、I/O數(shù)、PWB材料與類型和制造變量對(duì)品質(zhì)和電路板可靠性的相互作用的技術(shù)問題。這里呈現(xiàn)給大家的是來自這個(gè)課題的最新結(jié)果。小型化的趨勢(shì)通孔(through-hole)和表面貼裝(surface-mount)集成電路(IC)包裝的預(yù)計(jì)用量根據(jù)市場(chǎng)的來源有很大的不同。來自BPA, UK的一項(xiàng)計(jì)劃如圖一所示。幾個(gè)趨勢(shì)是明顯的。雙排引腳包裝(DIP, dual in-line package)預(yù)計(jì)用量上減少最多，從1996年的160億在十年內(nèi)減少到大約50億，或者每年減少10億。相反，表面貼裝包裝的用量，包括PQFP (plastic quad flat pack)，預(yù)計(jì)在下一個(gè)十年內(nèi)會(huì)增加。預(yù)計(jì)在五年內(nèi)增加70180億，并且在另外的五年內(nèi)幾乎是穩(wěn)定水平，只增加20億。在十年內(nèi)，COB(chip on board)預(yù)計(jì)從50億增加到130億，圖一中未顯示出。CSP和倒裝芯片(flip-chip)包裝的用量上的增加是相同的。預(yù)計(jì)在2006年達(dá)到60億。相反，在相同十年里BGA的增加預(yù)計(jì)是最小的，達(dá)到只有15億的總用量。對(duì)BGA的預(yù)計(jì)表明也許這些包裝只是一個(gè)踏步石，工業(yè)將更廣泛地接受倒裝芯片(flip chip)和芯片規(guī)模包裝(CSP)，因?yàn)樗鼈兏玫貪M足小型化應(yīng)用的要求。為什么采用芯片規(guī)模包裝(CSP)？CSP的出現(xiàn)提供裸芯片(bare die)與倒裝芯片(flip chip)的性能與小型的優(yōu)勢(shì)，具有標(biāo)準(zhǔn)芯片包裝的優(yōu)點(diǎn)。CSP設(shè)計(jì)成比芯片模(die)面積或周長大 1.21.5 倍的包裝。圖二說明CSP的兩個(gè)概念，包括具有1)柔性或剛性內(nèi)插器和2)圓片級(jí)(wafer-level)成型與裝配再分布的兩種包裝。包裝達(dá)到如下的目的： 為回流焊接裝配工藝提供與印刷線路板(PWB)焊盤冶金兼容的錫球和引腳。 重新把芯片模(die)緊密的間距分配成在PWB制造規(guī)范之內(nèi)的間距水平。 由于小尺寸，不允許重大的重新分配；現(xiàn)在的低成本PWB制造限制了該技術(shù)的全面采用，特別是高輸入輸出(I/O)數(shù)。 防止芯片模的物理和阿爾發(fā)射線(alpha radiation)損壞，提供散熱的載體。 使芯片模功能測(cè)試容易。 微型BGA的自我對(duì)中(Self-Alignment)如圖三所示，用輸入輸出(I/O)的可擴(kuò)展性和制造的堅(jiān)固性，CSP可分類成柵格陣列和引腳型(無引腳型)。列出了每個(gè)類型的主要優(yōu)點(diǎn)/缺點(diǎn)。密間距(fine pitch)柵格陣列可接納更高的引腳數(shù)，與BGA類似，它們具有自我對(duì)中特性。對(duì)BGA，包裝貼裝要求的放松已經(jīng)廣泛地認(rèn)為與傳統(tǒng)的表面貼裝包裝比較減少了焊接點(diǎn)的缺陷。影響自我對(duì)中的主要因素是熔化的焊錫表面張力，它提供在包裝上到焊盤的拉力。反作用力是包裝的重量。對(duì)PBGA，從共晶錫球產(chǎn)生的拉力大于來自陶瓷BGA(CBGA)的部分熔化焊接點(diǎn)或者傳統(tǒng)包裝的錫膏熔化的力。因此，PBGA具有更好的自我對(duì)中。BGA錫球分布的對(duì)稱性進(jìn)一步允許對(duì)BGA的X和Y和旋轉(zhuǎn)位移。對(duì)于柵格式CSP，熔化的表面張力比BGA小得多，因?yàn)樗鼈兙哂休^低的錫球量。這個(gè)較小的表面張力，配合CSP較密的間距，可能阻礙自我對(duì)中表現(xiàn)，特別對(duì)于重的包裝。CSP可能要求比50-mil間距的BGA更緊的貼裝精度。 柵格CSP顯示有自我對(duì)中，但是在最好的偏移限制上存在不和諧： 對(duì)于46個(gè)I/O的柵格CSP，只有25%的偏移是可接受的?？山邮艿钠茖?duì)于PBGA是62%，對(duì)于CBGA是50%。Noreika, Surface Mount International(SMI), 1997 另一個(gè)研究者報(bào)告一個(gè)80%的偏移。(Patridge, SMI 1997) 據(jù)說在16,100個(gè)焊接點(diǎn)中只有兩個(gè)錫橋，是由于外來材料，沒有來自貼裝不準(zhǔn)確的缺陷。該試驗(yàn)是一個(gè)定性研究，其中300個(gè)46 I/O的CSP是手放的，回流；然后刻畫焊點(diǎn)缺陷(Bauer, et al, SMI 1997)。 在裝配有44 I/O的CSP包裝的200個(gè)裝配中，只檢查到兩個(gè)焊接點(diǎn)短路(Hunter, at al, CHIPCON 1998)。 當(dāng)JPL領(lǐng)導(dǎo)的微型BGA協(xié)會(huì)裝配30個(gè)試驗(yàn)載體(每個(gè)載體都有四個(gè)46 I/O的CSP)時(shí)，沒有觀察到缺陷。 當(dāng)八個(gè)具有160 I/O的CSP有0.2mm的偏移時(shí)，沒有觀察到缺陷。這個(gè)是針對(duì)0.450.23 mm直徑的焊盤布局(IMAPS, 1997, p.256)。 微電子裝配的可靠性在包裝附著中一個(gè)主要的損壞根源是改變系統(tǒng)溫度。當(dāng)系統(tǒng)沒有使用時(shí)就關(guān)閉電源造成更多的循環(huán)。以前，電子硬件通常長期地保持有點(diǎn)，其結(jié)果是相對(duì)少的溫度循環(huán)，引起對(duì)由溫度循環(huán)影響的焊接點(diǎn)的關(guān)注。對(duì)焊接點(diǎn)的損壞最通常是由下面因素引起的： 包裝與板之間總的溫度膨脹系數(shù)(CTE, coefficient of thermal expansion)不匹配，引起應(yīng)力。包裝和板也可能在厚度上和表面積上有溫度梯度。 在元件與PWB焊錫附著之間的局部的CTE不匹配。 減少元件與PWB的CTE不匹配可減少循環(huán)損壞，但是理想的條件決定于元件、PWB和焊錫的溫度條件。具有比元件的CTE稍微較高的、CTE經(jīng)過修整的PWB材料可能是理想的，因?yàn)?，通常，總的CTE不匹配占上風(fēng)，有熱源芯片模的元件比PWB較熱。還有其它方法用來減少對(duì)焊接點(diǎn)的損壞。底部充膠(underfill)的應(yīng)用是一個(gè)常見的技術(shù)，廣泛用于板上芯片的直接附著或者當(dāng)包裝的引腳不牢固時(shí)。其它不太傳統(tǒng)的方法目的是要在包裝內(nèi)吸收芯片模(die)與板之間的CTE不匹配，或者外部地通過應(yīng)力吸收機(jī)構(gòu)，減少焊錫連接上的應(yīng)力。這些方法可能引起它們本身獨(dú)特的損壞，因?yàn)樽畲嗳醯倪B接現(xiàn)在從焊錫轉(zhuǎn)移到附著系統(tǒng)的其它區(qū)域。CSP裝配的可靠性表一分類了三個(gè)級(jí)別包裝的裝配可靠性。它包括對(duì)柔性或剛性內(nèi)插件(interposer)的包裝和圓片級(jí)包裝(wafer-level)的可靠性試驗(yàn)數(shù)據(jù)。其失效機(jī)制的循環(huán)條件方面總結(jié)如下。表一、CSP裝配可靠性的數(shù)據(jù)包裝類型簡圖(不按比例) 循環(huán)條件總循環(huán)數(shù)失效/樣品I/O數(shù)參考(說明)-196160C-65150C-65150C-55125C-55125C5.8周期/小時(shí) 130116375010001000無充膠*500600 0/30/460/784/78*0/781/83/8 1881884640 DiStefano, T., Fjelstad, J. (1996, April). Chip-scale packaging meets future design needs. Solid State Technology.Greathouse, S. (Feb. 1997). Chip-scale package solutions-The pros and cons. Proceedings of Second International Conference on Chip-Scale Packaging. CHIPCON 97.*4/78 right after 1,000 cycles in leadLall, P. (May 1998). Assembly level reliability characterization of chip-scale packages. 48th Electronic Component & Technology Conference.*Internal TAB failure.0100C(溫度沖擊) 2000充膠900*無充膠PWB1.6mm NA220Ianzone, R. (Feb. 1997). Ceramic CSP: A low cost, adptive interconnect, high density technology. Proceedings of Second International Conference on Chip-Scale Packaging, CHIPCON.*Private Communication 溫度膨脹系數(shù)經(jīng)過吸收的(CTE-absorbed)CSP表一顯示了對(duì)于一個(gè)CTE不匹配經(jīng)過釋放的包裝的溫度循環(huán)試驗(yàn)結(jié)果。該包裝使用象IC內(nèi)部連接一樣的TAB(tape-automated-bond)，一個(gè)有彈性的內(nèi)連器和共晶錫球。這個(gè)與TAB內(nèi)連接的彈性關(guān)聯(lián)的有彈性的內(nèi)連器減少芯片CTE 23 ppm (parts per million)/C與PWBFR-4的CTE 415 ppm/C之間的溫度膨脹差別。這種包裝已經(jīng)顯示其可靠性和穩(wěn)固性，無需底部充膠。在表一中的溫度循環(huán)/沖擊是針對(duì)FR-4上的鏈型包裝，是從液態(tài)氮溫度(-196C)到熱油(160C)溫度范圍內(nèi)進(jìn)行的。由于焊接點(diǎn)的低應(yīng)力狀態(tài)，沒有觀察到焊接點(diǎn)的疲勞失效機(jī)制，失效轉(zhuǎn)移到具有高不匹配應(yīng)力水平的TAB內(nèi)連接的腳跟部分。當(dāng)使用柔軟的金引腳時(shí)，發(fā)現(xiàn)有重要的改善。在-65C150C范圍內(nèi)循環(huán)高達(dá)2,000次，金質(zhì)的沒有顯示失效。與在極度低溫與高溫下裝配暴露有關(guān)的溫度循環(huán)屏蔽試驗(yàn)結(jié)果是不現(xiàn)實(shí)的，因此，它們的失效機(jī)制可能對(duì)現(xiàn)場(chǎng)失效(field failure)不具代表性。由于極度高溫暴露，一個(gè)這種失效是接近玻璃態(tài)轉(zhuǎn)化溫度(Tg)，或者聚合材料開始變軟的溫度時(shí)， FR-4 的擴(kuò)孔和變形。如果溫度變得接近或超過Tg，那么PWB材料顯示嚴(yán)重的損壞。在-65C到150C溫度循環(huán)范圍內(nèi)，F(xiàn)R-4 電鍍通孔(through-hole)發(fā)現(xiàn)有大量的內(nèi)孔爆裂失效。表一也包括來自兩個(gè)用戶的最新結(jié)果。失效的循環(huán)數(shù)比這個(gè)包裝的供應(yīng)商提供的少得多。來自英特爾(Intel)1997年底發(fā)表的數(shù)據(jù)也顯示這個(gè)包裝失效的循環(huán)數(shù)比來自摩托羅拉1998年五月發(fā)表的較高。前一個(gè)研究者被認(rèn)為是有一個(gè)受控的元件包裝供應(yīng)商，而后者的包裝來自不同的品排。極度的CTE不匹配對(duì)一個(gè)圓片重新分配(wafer-redistributed)包裝的裝配的溫度循環(huán)試驗(yàn)結(jié)果在表一中顯示。在這個(gè)包裝中，一個(gè)薄片金屬/聚合物重新分配錫球在芯片上的位置，以保證這些與表面貼裝腳印兼容。這個(gè)包裝類型的高度因?yàn)閺穆阈酒慕饘倬酆蠈雍穸榷黾印＿@個(gè)增加的層通常將不吸收芯片與板之間的CTE不匹配，因此，這個(gè)包裝的裝配可靠性預(yù)計(jì)與受控塌落芯片連接(C4, controlled collapse chip connection)裝配很相似。沒有底部充膠材料，裝配好的包裝在受到0100C之間的溫度循環(huán)時(shí)達(dá)不到40個(gè)循環(huán)就失效。對(duì)于這些包裝類型，底部充膠通常要求達(dá)到裝配可靠性的可接受水平。經(jīng)過底部充膠的裝配循環(huán)達(dá)到2,000次都不會(huì)失效。剛性內(nèi)連器的陶瓷包裝非圓片級(jí)的陶瓷包裝在沒有底部充膠時(shí)仍顯示合理的裝配可靠性。表一包括在FR-4上的一個(gè)陶瓷包裝的溫度循環(huán)結(jié)果。陶瓷CSP使用多層陶瓷(MLC, multilayer ceramic)一樣的設(shè)計(jì)規(guī)則，溫度壓縮和金接線球的一級(jí)內(nèi)連接選擇，焊接倒裝芯片和引線接合。強(qiáng)度、剛性、共面性和包裝的容室是很好的。在一個(gè)0.6mm、低Tg溫度的FR-4上的包裝裝配在-40C125C之間大約600個(gè)溫度循環(huán)失效。較厚的FR-4預(yù)計(jì)在暴露到125C時(shí)顯示較好的剛性，對(duì)本研究使用了接近低Tg的FR-4聚合體的溫度。表面貼裝，預(yù)計(jì)CSP可靠性在JPL已經(jīng)研究了傳統(tǒng)表面貼裝包裝的可靠性。28與20腳的引腳芯片載體(LCC, leaded chip carrier)和68腳翅型(gull wing)裝配的循環(huán)失效試驗(yàn)數(shù)據(jù)點(diǎn)及其Weibull分布在圖四中顯示。為了比較，也包括了低引腳數(shù)的CSP的預(yù)計(jì)失效循環(huán)次數(shù)。圖四包括來種圖表：LCC與翅型的分布圖和CSP的單數(shù)據(jù)點(diǎn)。對(duì)于分布圖，選擇從Y軸的累積百分比(例如，50%)，然后從X軸找到失效的循環(huán)數(shù)(例如，對(duì)20腳的LCC大約700次循環(huán))。對(duì)于CSP，Y軸沒有值，條的高度代表失效的循環(huán)數(shù)，其值由X軸定義。例如，Hitachi(Tessera)40 DRAM裝配數(shù)據(jù)在-55100C循環(huán)可達(dá)將近2000次?？墒?，由其它公布的新數(shù)據(jù)顯示對(duì)于來自不同供應(yīng)商的包裝的循環(huán)次數(shù)低得多，在該條的頂部上的箭頭所顯示。對(duì)于LCC，從-55C100C的溫度循環(huán)有246分鐘的持續(xù)時(shí)間。失效分布百分比是使用一個(gè)中間值繪圖位置來近似表示，F(xiàn)i = (i-0.3)/(n+0.4)。雙參數(shù)Weibull累積失效分布用來配合該數(shù)據(jù)。對(duì)于CSP，結(jié)果是那些從文獻(xiàn)收集和從修整的Coffin-Manson關(guān)系預(yù)計(jì)的。多數(shù)CSP包裝的板的可靠性是可比較的或者比其相應(yīng)的LCC更好?？墒牵@些包裝不象引腳包裝(包括翅型和J型引腳)那么穩(wěn)固。J型引腳的數(shù)據(jù)在圖四中沒有顯示，因?yàn)檫_(dá)到3000次循環(huán)都沒有焊接點(diǎn)失效發(fā)生。系統(tǒng)地評(píng)估可靠性板的可靠性信息對(duì)高可靠性應(yīng)用的CSP實(shí)施是必要的。為了幫助在這些領(lǐng)域建造基礎(chǔ)設(shè)施，JPL已經(jīng)成立一個(gè)協(xié)會(huì)，目的是探討有關(guān)包裝類型、I/O數(shù)、PWB材料、表面光潔度和制造參數(shù)對(duì)裝配包裝品質(zhì)與可靠性的相互作用的許多技術(shù)問題。該課題的目標(biāo)是展示CSP內(nèi)連接的控制、品質(zhì)和可靠性，支持一個(gè)產(chǎn)品保證與檢查方法開發(fā)的，特別是裝配級(jí)的，工業(yè)基礎(chǔ)設(shè)施的發(fā)展。目標(biāo)包括： 最佳包裝類型構(gòu)造的特征化 包裝類型、I/O與環(huán)境依靠的可靠性特征化 返工技術(shù) 試驗(yàn)設(shè)計(jì)方法(DOE, design of experiment)用來改進(jìn)效率。切換的變量包括：包裝的I/O與構(gòu)造、PWB材料、制造工藝過程和環(huán)境條件。檢查技術(shù)用來決定環(huán)境暴露期間損壞的進(jìn)展。失效循環(huán)數(shù)據(jù)使用Weibull失效分布和預(yù)計(jì)壽命的Coffin-Manson關(guān)系來分析。CSP實(shí)施的挑戰(zhàn)有關(guān)CSP技術(shù)實(shí)施的各個(gè)方面所標(biāo)記的挑戰(zhàn)可作如下總結(jié)：成熟性和有效性使用與附著可靠性評(píng)估的CSP的有效性是最具挑戰(zhàn)性的問題。對(duì)大范圍的CSP有許多的論文存在，但是多數(shù)包裝是在其發(fā)展的早期階段，缺少包裝可靠性數(shù)據(jù)。多數(shù)包裝只有原型的形式，但是不包裝統(tǒng)一的包裝特征或可有生產(chǎn)版本的形式存在。包裝發(fā)貨比預(yù)計(jì)時(shí)間拖延是正常的事。缺少設(shè)計(jì)指引標(biāo)準(zhǔn)現(xiàn)在，沒有CSP各元素的指引和標(biāo)準(zhǔn)。對(duì)于我們的設(shè)計(jì)，當(dāng)可得到時(shí)，就使用包裝供應(yīng)商開發(fā)的指引。否則，只考慮現(xiàn)有的知識(shí)和工程判斷。所選擇的包裝具有不同的間距、錫球量、錫球成分和鏈?zhǔn)讲季?。在多?shù)情況中，這些布局是無規(guī)律的，設(shè)計(jì)需要許多時(shí)間和努力，這對(duì)具有較高I/O和許多鏈?zhǔn)角鷱降陌b尤其麻煩。PWB材料標(biāo)準(zhǔn)的PWB設(shè)計(jì)可用于低I/O的CSP。試驗(yàn)載體包括了幾個(gè)這類包裝，目的是當(dāng)使用傳統(tǒng)的PWB設(shè)計(jì)時(shí)確認(rèn)裝配的可靠性。較高I/O的有源芯片包裝要求使用集結(jié)式(微型通路孔microvia)電路板技術(shù)。可是，為了測(cè)試的目的，在標(biāo)準(zhǔn)板上設(shè)計(jì)高I/O鏈?zhǔn)桨b的可能的。試驗(yàn)載體的另一個(gè)形式包括具有微型通路孔技術(shù)的PWB。應(yīng)用選擇了許多I/O從低到高的包裝描述特征。在今后一到三年內(nèi)，主要的包裝將是那些少于50 I/O的，雖然特殊的應(yīng)用要求可利用I/O高得多的包裝。預(yù)計(jì)另一個(gè)設(shè)計(jì)與裝配的挑戰(zhàn)是在一塊板上混合有傳統(tǒng)表面貼裝包裝、直接芯片附著、BGA和CSP。試驗(yàn)載體設(shè)計(jì)該協(xié)會(huì)同意集中在CSP技術(shù)的以下幾個(gè)方面：包裝選擇了從引腳與無引腳的到微型BGA的許多包裝來作評(píng)估。I/O數(shù)的范圍從12到540，以滿足短期與長期的應(yīng)用。PWB材料與制造有樹脂覆銅形式的FR-4和BT(bismaleimide trazine)兩種材料用來評(píng)估。使用了標(biāo)準(zhǔn)板和微型通路孔板兩種技術(shù)。在鏈?zhǔn)皆O(shè)計(jì)中，標(biāo)準(zhǔn)PWB技術(shù)不能用于大多數(shù)的包裝。表面最后涂層至少有三種將考慮用作評(píng)估：有機(jī)焊錫保護(hù)劑(OSP, organic solder protectant)、熱空氣焊錫均衡法(HASL, hot air solder leveling)和金/鎳涂層。三種錫膏將要評(píng)估：免洗(no-clean) 、水溶性(water soluble)和溫柔激化的樹脂(RMA, rosin mildly activated)。底部充膠(underfill)有底部充膠要求的包裝將在有和沒有充膠的情況下評(píng)估，以更好地理解不使用充膠的可靠性結(jié)果。試驗(yàn)載體特征試驗(yàn)載體是4.5x4.5，并且分成四個(gè)獨(dú)立的區(qū)。每個(gè)區(qū)有四個(gè)菊花鏈，可以在不影響其它區(qū)的菊花鏈的情況下切割作失效分析。環(huán)境測(cè)試為了將我們的數(shù)據(jù)與那些為BGA產(chǎn)生的聯(lián)系起來，將考慮這些條件：-30100C 和-55125C。還有，溫度循環(huán)將在0100C之間