畢業(yè)設(shè)計(jì)（論文）-數(shù)字濾波器IIR的仿真與實(shí)現(xiàn).doc

目錄引言11 系統(tǒng)方案設(shè)計(jì)31.1方案設(shè)計(jì)31.2方案選擇41.3系統(tǒng)設(shè)計(jì)流程42 濾波器原理介紹52.1濾波器原理52.2濾波器的結(jié)構(gòu)53 軟件設(shè)計(jì)63.1 IIR數(shù)字濾波器的MATLAB實(shí)現(xiàn)63.1.1輸入信號(hào)的形成63.1.2濾波器系數(shù)的產(chǎn)生63.2直接型結(jié)構(gòu)IIR濾波器的VHDL實(shí)現(xiàn)73.2.1零點(diǎn)系數(shù)的FPGA實(shí)現(xiàn)83.2.2極點(diǎn)系數(shù)的FPGA實(shí)現(xiàn)83.2.3頂層文件的設(shè)計(jì)84 硬件設(shè)計(jì)94.1 FPGA介紹94.2硬件平臺(tái)搭建114.3硬件測(cè)試環(huán)境115 系統(tǒng)測(cè)試135.1軟件仿真135.1.1 MATLAB仿真結(jié)果135.1.2 Quartus仿真結(jié)果135.2硬件測(cè)試156.結(jié)束語(yǔ)16致謝17參考文獻(xiàn)18附錄A 外文文獻(xiàn)19附錄B 中文翻譯23附錄C 源程序27附錄D 實(shí)物圖34 題 目 數(shù)字濾波器IIR的仿真與實(shí)現(xiàn) 學(xué)生姓名 彭亞楠 學(xué)號(hào) 1213024045 所在學(xué)院 物理與電信工程學(xué)院 專業(yè)班級(jí) 通信工程1202班 指導(dǎo)教師 魏瑞 完成地點(diǎn) 物理與電信工程學(xué)院實(shí)驗(yàn)室 2016 年 6月 5 日畢業(yè)論文設(shè)計(jì)任務(wù)書 院(系) 物理與電信工程學(xué)院 專業(yè)班級(jí) 通信1202 學(xué)生姓名 彭亞楠 1 一、畢業(yè)論文設(shè)計(jì)題目 數(shù)字濾波器IIR的仿真與實(shí)現(xiàn) 二、畢業(yè)論文設(shè)計(jì)工作自 2016 年 1 月 10 日 起至 2016 年 6 月 15 日止三、畢業(yè)論文設(shè)計(jì)進(jìn)行地點(diǎn): 物理與電信工程學(xué)院南區(qū)實(shí)驗(yàn)室 四、畢業(yè)論文設(shè)計(jì)的內(nèi)容要求： 數(shù)字濾波技術(shù)是數(shù)字信號(hào)分析、處理技術(shù)的重要分支。無(wú)論是信號(hào)的獲取、傳輸，還是信號(hào)的處理和交換都離不開濾波技術(shù)，它對(duì)信號(hào)安全可靠和有效靈活地傳輸時(shí)至關(guān)重要的。在所有的電子系統(tǒng)中，數(shù)字濾波器的優(yōu)劣直接決定產(chǎn)品的優(yōu)劣。 本次畢業(yè)設(shè)計(jì)要求： 1.掌握數(shù)字濾波器的設(shè)計(jì)原理； 2.利用仿真軟件設(shè)計(jì)數(shù)字濾波器，并硬件實(shí)現(xiàn)； 3.實(shí)現(xiàn)對(duì)混合信號(hào)的濾波； 4.對(duì)測(cè)試結(jié)果進(jìn)行分析； 5.完成畢業(yè)論文。 本次畢業(yè)設(shè)計(jì)進(jìn)度安排： 1月10日3月1日:查閱資料、完成英文資料翻譯并掌握濾波器的設(shè)計(jì)原理。 3月2日4月1日：提交英文翻譯、整理并提交開題報(bào)告。 4月2日5月1日：完成系統(tǒng)的軟硬件設(shè)計(jì)并進(jìn)行期中檢查。 5月2日5月30日：對(duì)軟硬件系統(tǒng)聯(lián)調(diào)，準(zhǔn)備驗(yàn)收，提交畢業(yè)設(shè)計(jì)論文初稿。 6月1日6月15日：修改畢業(yè)設(shè)計(jì)論提交論文終稿并進(jìn)行畢業(yè)設(shè)計(jì)答辯。 指 導(dǎo) 教 師 魏瑞 系(教 研 室) 系(教研室)主任簽名 批準(zhǔn)日期 接受論文 (設(shè)計(jì))任務(wù)開始執(zhí)行日期 2016.1.10 學(xué)生簽名 數(shù)字濾波器IIR的仿真與實(shí)現(xiàn)作者：彭亞楠（陜西理工學(xué)院 物理與電信工程學(xué)院 通信工程1202班，陜西 漢中 723000）指導(dǎo)教師：魏瑞摘要數(shù)字濾波器是現(xiàn)代數(shù)字信號(hào)處理系統(tǒng)的重要組成部分之一。本設(shè)計(jì)對(duì)IIR濾波器進(jìn)行了深入研究。首先采用MATLAB軟件進(jìn)行前期仿真驗(yàn)證并計(jì)算出濾波器系數(shù)，再將濾波器模塊化，并用VHDL語(yǔ)言描述各個(gè)模塊，再利用頂層文件將各個(gè)模塊連接起來(lái)，最后在QuartusII環(huán)境下完成IIR濾波器的仿真、配置、編譯并下載至FPGA進(jìn)行硬件測(cè)試。關(guān)鍵字IIR數(shù)字濾波器、MATLAB、QuartusII、FPGASimulation and implementation of digital filter IIRAuthor:Peng Yanan(Grade12, Class02, Major of Communication Engineering,Physics and Telecommunication Engineering Dept., Shaanxi University of Technology, Hanzhong 723000, Shaanxi)Tutor:Wei RuiAbstract: Digital filter is one of the important component in digital signal processing system. In this paper , First, the MATLAB software is used to simulate and verify the filter coefficients,and descrip each module by use VHDL language, then connect each module of the filter by the top of the document, finally completes the IIR filter simulation ,configure, compile by using the Quartus II and download to FPGA for hardware testing.Keywords: IIR Digital filter、 MATLAB、QuartusII、FPGA陜西理工學(xué)院畢業(yè)設(shè)計(jì)引言幾乎所有的工程技術(shù)領(lǐng)域中都會(huì)涉及到信號(hào)處理問(wèn)題，其信號(hào)表現(xiàn)形式有磁、點(diǎn)、機(jī)械以及光、聲、熱等。信號(hào)處理的目的一般是對(duì)信號(hào)進(jìn)行分析、變換、綜合、估值與識(shí)別等。隨著信息時(shí)代和數(shù)字世界的到來(lái)，數(shù)字信號(hào)處理已成為今一門極其重要的學(xué)科和技術(shù)領(lǐng)域。數(shù)字信號(hào)處理在通信、語(yǔ)音、圖像、自動(dòng)控制、雷達(dá)、軍事、航空航天、醫(yī)療和家用電器等眾多領(lǐng)域得到了廣泛的應(yīng)用。在數(shù)字信號(hào)處理應(yīng)用中，數(shù)字濾波器十分重要并已獲得廣泛應(yīng)用。隨著電子工業(yè)的發(fā)展，對(duì)濾波器的性能要求越來(lái)越高，功能也越來(lái)越多，并且要求它們向集成方向發(fā)展。我國(guó)濾波器研制和生產(chǎn)與上述要求相差甚遠(yuǎn)，為縮短這個(gè)差距，電子工程和科技人員負(fù)有重大的歷史責(zé)任。從事電子通信業(yè)而不能熟練操作使用MATLAB電子線路設(shè)計(jì)軟件，在工作和學(xué)習(xí)中將是寸步難行的。在數(shù)學(xué)、電子、金融等行業(yè)，使用MATLAB 等計(jì)算機(jī)軟件對(duì)產(chǎn)品進(jìn)行設(shè)計(jì)、仿真在很早以前就已經(jīng)成為了一種趨勢(shì)，這類軟件的問(wèn)世也極大地提高了設(shè)計(jì)人員在通信、電子等行業(yè)的產(chǎn)品設(shè)計(jì)質(zhì)量與效率。所謂的數(shù)字濾波器是一種對(duì)數(shù)字信號(hào)進(jìn)行處理的重要功能，對(duì)信號(hào)進(jìn)行過(guò)濾、檢測(cè)和參數(shù)估計(jì)等處理，即消除數(shù)字信號(hào)中的噪聲，使得有價(jià)值的信號(hào)得以保留，數(shù)字濾波器應(yīng)用較為廣泛。數(shù)字濾波和模擬濾波器應(yīng)用中體現(xiàn)出的優(yōu)勢(shì)較為明顯，精度高且穩(wěn)定，設(shè)備的體積小使用靈活，不要求匹配抗阻就可實(shí)現(xiàn)模擬濾波其的特殊濾波功能。數(shù)字濾波器實(shí)際上就是一個(gè)離散系統(tǒng)，從現(xiàn)實(shí)的網(wǎng)絡(luò)結(jié)構(gòu)或者單位脈沖相應(yīng)分類，可以分為無(wú)限制脈沖相應(yīng)（IIR）與有限脈沖相應(yīng)（FIR）兩個(gè)類型。在對(duì)線性 相位不作特別要求的情況下，IIR 數(shù)字濾波器與 FIR 數(shù)字 濾波器相比，可用較低的階數(shù)獲得較高的選擇性，在相同門級(jí)規(guī)模和相同時(shí)鐘速度下可提供更好的帶外衰減特性，具有廣泛的應(yīng)用。隨著信息科學(xué)與計(jì)算技術(shù)的迅速發(fā)展，數(shù)字信號(hào)處理的理論與應(yīng)用得到飛躍式發(fā)展，形成了一門極為重要的學(xué)科。不僅如此，它還以不同的形式影響及滲透到其他的學(xué)科中去。不論是國(guó)民經(jīng)濟(jì)或者是國(guó)防建設(shè)都與之息息相關(guān)，緊密相連。 我們現(xiàn)實(shí)生活中會(huì)遇到多種多樣的信號(hào)，例如廣播信號(hào)、電視信號(hào)、雷達(dá)信號(hào)、通信信號(hào)、導(dǎo)航信號(hào)、射電天文信號(hào)、生物醫(yī)學(xué)信號(hào)、控制信號(hào)、氣象信號(hào)、地震勘探信號(hào)、機(jī)械振動(dòng)信號(hào)、遙感遙測(cè)信號(hào)等等。上述這些信號(hào)大部分是模擬信號(hào)，也有小部分是數(shù)字信號(hào)。模擬信號(hào)是自變量的連續(xù)函數(shù)，自變量可以是一維的，也可以是二維或多維的。大多數(shù)情況下一維模擬信號(hào)的自變量是時(shí)間，經(jīng)過(guò)時(shí)間上的離散化(采樣)和幅度上的離散化(量化)，這類模擬信號(hào)便成為一維數(shù)字信號(hào)。因此，數(shù)字信號(hào)實(shí)際上是用數(shù)字序列表示的信號(hào)，語(yǔ)音信號(hào)經(jīng)采樣和量化后，得到的數(shù)字信號(hào)是一個(gè)一維離散時(shí)間序列；而圖像信號(hào)經(jīng)采樣和量化后，得到的數(shù)字信號(hào)是一個(gè)二維離散空間序列。目前，國(guó)內(nèi)外的很多院校、科研機(jī)構(gòu)以及學(xué)者，在IIR數(shù)字濾波器設(shè)計(jì)優(yōu)化、濾波器穩(wěn)定約束、以及硬件實(shí)現(xiàn)等方面都做出了大量的探索和發(fā)現(xiàn)，并分別對(duì)此提出了一些有效的解決方法。例如，在硬件實(shí)現(xiàn)可配置方面，國(guó)內(nèi)外在此領(lǐng)域也作出了相應(yīng)的研究。較為突出的有Denmark大學(xué)從事的FPGA實(shí)現(xiàn)數(shù)字濾波器的研究；Carnegie Mellon大學(xué)從事的基于FPGA的DFT庫(kù)的構(gòu)建。此外，MATLAB能夠利用FDAtools或程序法來(lái)實(shí)現(xiàn)數(shù)字濾波器的設(shè)計(jì)，并可利用其強(qiáng)大的應(yīng)用程序接口和代碼生成功能，在FPGA硬件上實(shí)現(xiàn)相應(yīng)的特性。目前，數(shù)字信號(hào)處理已經(jīng)發(fā)展成為一項(xiàng)成熟的技術(shù)，并且在許多應(yīng)用領(lǐng)域逐步代替了傳統(tǒng)的模擬信號(hào)處理系統(tǒng)，如通訊，系統(tǒng)控制，電力系統(tǒng)，故障檢測(cè)，語(yǔ)音，圖像，自動(dòng)化儀器，航空航天，鐵路，生物醫(yī)學(xué)工程，雷達(dá)生納，遙感遙測(cè)等。濾波技術(shù)是信號(hào)分析、處理技術(shù)的重要分支。無(wú)論是信號(hào)的獲取、傳輸, 還是信號(hào)的處理和交換都離不開濾波技術(shù), 它對(duì)信號(hào)安全可靠和有效靈活地傳遞是至關(guān)重要的。數(shù)字信號(hào)的濾波是通過(guò)數(shù)字濾波器來(lái)實(shí)現(xiàn)的。數(shù)字濾波器是一種用來(lái)過(guò)濾時(shí)間離散信號(hào)的數(shù)字系統(tǒng),它是通過(guò)對(duì)抽樣數(shù)據(jù)進(jìn)行數(shù)學(xué)處理來(lái)達(dá)到頻域?yàn)V波的目的。例如，對(duì)數(shù)字信號(hào)進(jìn)行濾波以限制其他的頻帶或?yàn)V除噪音和干擾，或?qū)⑺麄兣c其他信號(hào)進(jìn)行分離；對(duì)信號(hào)進(jìn)行頻譜分析或功率譜分析以了解信號(hào)的頻譜組成，進(jìn)而對(duì)信號(hào)進(jìn)行識(shí)別；對(duì)信號(hào)進(jìn)行某種變換，使之更適合于傳輸、存儲(chǔ)和應(yīng)用；對(duì)信號(hào)進(jìn)行編碼以達(dá)到數(shù)據(jù)壓縮的目的等等。因此濾波器的優(yōu)劣直接決定著產(chǎn)品的優(yōu)劣。所以，濾波技術(shù)是極為敏感與熱門的課題, 對(duì)濾波器的研制也歷來(lái)為各國(guó)所重視。本論文共分為五部分，具體的安排如下：第一部分為方案設(shè)計(jì)，主要闡述了本課題的三種研究方案，以及最終選擇的方案。第二部分為濾波器的介紹，簡(jiǎn)要說(shuō)明了濾波器的原理和結(jié)構(gòu)形式。第三部分為濾波器的硬件設(shè)計(jì)，主要說(shuō)明了硬件結(jié)構(gòu)框架以及硬件實(shí)現(xiàn)環(huán)境。第四部分為濾波器的軟件設(shè)計(jì)，分別介紹了用MATLAB語(yǔ)言和VHDL語(yǔ)言來(lái)描述實(shí)現(xiàn)濾波器。第五部分為系統(tǒng)測(cè)試部分，分別為軟件仿真和硬件測(cè)試。軟件仿真包括MATLAB仿真和Modelsim仿真，硬件測(cè)試的實(shí)現(xiàn)則利用FPGA板。第六部分為結(jié)束語(yǔ)，總結(jié)本設(shè)計(jì)的優(yōu)點(diǎn)以及不足并給出意見。1 系統(tǒng)方案設(shè)計(jì)1.1方案設(shè)計(jì)本次設(shè)計(jì)通過(guò)掌握IIR數(shù)字濾波器的原理，利用仿真軟件設(shè)計(jì)IIR數(shù)字濾波器并硬件實(shí)現(xiàn)。實(shí)現(xiàn)對(duì)混頻信號(hào)的濾波并對(duì)測(cè)試結(jié)果進(jìn)行分析。我們將其實(shí)現(xiàn)方案總結(jié)如下：方案一：基于單片機(jī)的濾波器實(shí)現(xiàn)，其實(shí)現(xiàn)過(guò)程為在單片機(jī)中進(jìn)行匯編語(yǔ)言的編程，調(diào)試成功后，并將輸入的模擬信號(hào)經(jīng)過(guò)ADC模塊轉(zhuǎn)換為數(shù)字信號(hào)，然后通過(guò)單片機(jī)實(shí)現(xiàn)濾波，最終再通過(guò)DAC模塊轉(zhuǎn)換成模擬信號(hào)輸出。利用Proteus實(shí)時(shí)動(dòng)態(tài)仿真單片機(jī)，并實(shí)時(shí)地觀測(cè)仿真結(jié)果。其實(shí)現(xiàn)原理框圖如圖1.1所示：圖1.1 基于單片機(jī)的濾波器實(shí)現(xiàn)原理框圖單片通用數(shù)字濾波器的最大優(yōu)點(diǎn)就是使用簡(jiǎn)單便捷，但是如果其使用多字長(zhǎng)和階數(shù)規(guī)格不夠多，在實(shí)際應(yīng)用中有很大局限性。片擴(kuò)展的方式則能使其應(yīng)用范圍變廣，但是這會(huì)使濾 波器的體積和功耗增加，導(dǎo)致另一種局限性。且這種芯片的開發(fā)周期長(zhǎng)、開發(fā)成本高，特別是在功能重構(gòu)以及應(yīng)用性修正上缺乏靈活性，正在逐漸失去其實(shí)用性。方案二：基于DSP的濾波器的實(shí)現(xiàn)，將設(shè)計(jì)切經(jīng)過(guò)驗(yàn)證的算法移植到DSP芯片中，使輸入信號(hào)通過(guò)DSP芯片完成濾波功能。其原理框圖如圖1.2所示:圖1.2 基于DSP的濾波器實(shí)現(xiàn)原理框圖DSP芯片與單片機(jī)比較有著更為突出的優(yōu)點(diǎn)，如內(nèi)部帶有乘法器、累加器，采用流水線工作方式及并行結(jié)構(gòu)，多總線，速度快，配有適于信號(hào)處理的指令等。但是，由于它采用程序順序執(zhí)行，因此在一些要求高的實(shí)時(shí)性場(chǎng)合中的應(yīng)用受到制約。并且受高頻干擾較大，功率消耗較大且成本較高。方案三：基于FPGA的濾波器的實(shí)現(xiàn)，與采用DSP器件相對(duì)應(yīng)，用可編程邏輯器件實(shí)現(xiàn)數(shù)字濾波器，其主要適用于一些要求較高的實(shí)時(shí)性場(chǎng)合，在可編程邏輯器件容量不斷增大、速度不斷提高的情況下，使單片系統(tǒng)集成成為了可能。其系統(tǒng)實(shí)現(xiàn)原理框圖如圖1.3所示：圖1.3 系統(tǒng)實(shí)現(xiàn)框圖1.2方案選擇綜上所述，單片通用集成電路使用方便，但由于字長(zhǎng)和階數(shù)的規(guī)格較少，不能完全滿足實(shí)際需要。使用DSP器件實(shí)現(xiàn)雖然簡(jiǎn)單，但由于程序順序執(zhí)行，執(zhí)行速度必然不快。實(shí)際信號(hào)處理應(yīng)用往往要求系統(tǒng)兼具實(shí)時(shí)性和靈活性，而現(xiàn)有設(shè)計(jì)方案(如DSP)則難以同時(shí)達(dá)到這兩方面要求。而使用具有并行處理特性的FPGA實(shí)現(xiàn)FIR濾波器，具有很強(qiáng)的實(shí)時(shí)性和靈活性。因此為數(shù)字信號(hào)處理提供一種很好的解決方案。FPGA采用了邏輯單元陣列LCA（Logic Cell Array）的概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部線（Interconnect）三個(gè)部分。用戶可對(duì)FPGA內(nèi)部的邏輯模塊和I/O模塊重新配置，以實(shí)現(xiàn)用戶的邏輯。它還具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過(guò)編程來(lái)修改。且FPGA有著規(guī)整的內(nèi)部邏輯陣列和豐富的連線資源，特別適合于數(shù)字信號(hào)處理任務(wù)，相對(duì)于串行運(yùn)算為主導(dǎo)的通用DSP芯片來(lái)說(shuō)，其并行性和可擴(kuò)展性更好。故本設(shè)計(jì)采用FPGA來(lái)實(shí)現(xiàn)濾波器。1.3系統(tǒng)設(shè)計(jì)流程本文設(shè)計(jì)的濾波器采用MATLAB語(yǔ)言與VHDL語(yǔ)言編程相結(jié)合的方式，首先根據(jù)濾波器的性能指標(biāo)在MATLAB中得到系統(tǒng)函數(shù)，然后采用VHDL語(yǔ)言編程實(shí)現(xiàn)。在MATLAB中對(duì)設(shè)計(jì)好的濾波器進(jìn)行仿真確保所設(shè)計(jì)的濾波器符合要求，然后編寫VHDL代碼實(shí)現(xiàn)算法，在QuartusII中仿真以驗(yàn)證算法的正確性，最后以FPGA作為硬件實(shí)現(xiàn)平臺(tái)測(cè)試濾波效果。采用這種方法設(shè)計(jì)濾波器即便捷又能獲得優(yōu)化過(guò)的硬件電路，節(jié)約硬件資源。其系統(tǒng)設(shè)計(jì)流程如圖1.4所示：圖1.4 系統(tǒng)設(shè)計(jì)流程圖2 濾波器原理介紹2.1濾波器原理我們知道IIR濾波器是一類遞歸型的線性時(shí)不變因果系統(tǒng)。也就是說(shuō)，濾波器當(dāng)前輸出y(n)是輸入序列x(n)和以前各輸出值y(n-1)、y(n-2)、y(n-3)等的函數(shù)，這可以用下列差分方程來(lái)表示1： （2.1）進(jìn)行z變換得： （2.2）其中MN,N是IIR濾波器的階數(shù)。相應(yīng)地，IIR濾波器的系統(tǒng)函數(shù)可以表示為： （2.3） 2.2濾波器的結(jié)構(gòu)IIR濾波器有直接I型、直接II型、級(jí)聯(lián)型和并聯(lián)型4種常用的結(jié)構(gòu)形式，下面對(duì)直接I型結(jié)構(gòu)進(jìn)行簡(jiǎn)要介紹。從式的差分方程可以看出，輸出信號(hào)由兩部分組成：第一部分表示將輸入信號(hào)進(jìn)行延時(shí)，組成M節(jié)延時(shí)網(wǎng)絡(luò)，相當(dāng)于FIR濾波器的橫向網(wǎng)絡(luò)，實(shí)現(xiàn)系統(tǒng)的零點(diǎn)；第二部分表示將輸出信號(hào)進(jìn)行延時(shí)，組成N節(jié)的延時(shí)網(wǎng)絡(luò)，每節(jié)延時(shí)網(wǎng)絡(luò)抽頭后與常系數(shù)相乘，并將乘法結(jié)果相加。由于這部分是對(duì)輸出的延時(shí)，故為反饋網(wǎng)絡(luò)，實(shí)現(xiàn)系統(tǒng)的極點(diǎn)。直接根據(jù)式的差分方程即可畫出系統(tǒng)的信號(hào)流圖2。如圖2.1所示。圖2.1 IIR濾波器的直接I型結(jié)構(gòu)3 軟件設(shè)計(jì)本文設(shè)計(jì)的濾波器采用MATLAB與Verilog編程相結(jié)合的方式，首先根據(jù)濾波器的性能指標(biāo)在MATLAB中得到系統(tǒng)函數(shù)，然后采用Verilog編程實(shí)現(xiàn)。在MATLAB中對(duì)設(shè)計(jì)好的濾波器進(jìn)行仿真確保所設(shè)計(jì)的濾波器符合要求，然后編寫Verilog代碼實(shí)現(xiàn)算法，在QuartusII中仿真以驗(yàn)證算法的正確性。3.1 IIR數(shù)字濾波器的MATLAB實(shí)現(xiàn)本文將通過(guò)調(diào)用切比雪夫II函數(shù)實(shí)現(xiàn)低通IIR濾波器設(shè)計(jì)并進(jìn)行前期驗(yàn)證。濾波器參數(shù)為：截至頻率Fc=500HZ，采樣頻率為Fs=2000HZ,阻帶衰減60db，7階的低通濾波器。輸入信號(hào)為f1=20HZ，f2=800HZ的混合信號(hào)。具體實(shí)現(xiàn)程序見附錄C，MATLAB程序7。3.1.1輸入信號(hào)的形成本系統(tǒng)的輸入信號(hào)（頻率分別為20hz和800hz的混疊正弦波信號(hào)）由MATLAB產(chǎn)生，并建立ROM的初始化文件（.hex），用輸入信號(hào)數(shù)據(jù)初始化ROM以供濾波器使用。其輸入信號(hào)的VHDL程序見附錄C,輸入信號(hào)程序。3.1.2濾波器系數(shù)的產(chǎn)生采用matlab提供的IIR濾波器設(shè)計(jì)函數(shù)可以直接設(shè)計(jì)各種形式的數(shù)字濾波器，函數(shù)返回值可直接得到濾波器的系數(shù)向量b（分子系數(shù)向量）、a（分母系數(shù)向量）。在matlab命令窗中直接輸入以下命令：b,a=cheby2(7,60,0.5)可得濾波器系數(shù)向量：b =0.0145 0.0420 0.0818 0.1098 0.1098 0.0818 0.0420 0.0145a =1.0000 -1.8024 2.2735 -1.5846 0.8053 -0.2384 0.0464 -0.0035在進(jìn)行FPGA實(shí)現(xiàn)時(shí)，必須對(duì)每個(gè)系數(shù)進(jìn)行量化處理。在此，將濾波器系數(shù)進(jìn)行12比特量化，在matlab命令窗中輸入如下命令：m=max(max(abs(a),abs(b);%獲取濾波器系數(shù)向量中絕對(duì)值最大的數(shù)Qb=round(b/m*(2(12-1)-1)%四舍五入截尾Qa=round(a/m*(2(12-1)-1) %四舍五入截尾得：Qb = 13 38 74 99 99 74 38 13Qa = 900 -1623 2047 -1427 725 -215 42 -3根據(jù)IIR濾波器系統(tǒng)函數(shù)，可直接寫出濾波器的差分方程如式3.1所示：900y(n)=13x(n)+x(n-7)+38x(n-1)+x(n-6)+74x(n-2)+x(n-5)+99x(n-3)+x(n-4)-1623y(n-1)+2047y(n-2)-1427y(n-3)+725y(n-4)-215y(n-5)+42y(n-6)-3y(n-7) (3.1)上式左乘了一個(gè)常系數(shù)900，由于上式的遞歸特性，為正確求解下一個(gè)輸出值，需要在計(jì)算完上式后，除以900，以求取正確的輸出結(jié)果。即在FPGA實(shí)現(xiàn)時(shí)需要增加一級(jí)常數(shù)除法運(yùn)算操作。但此操作是十分耗費(fèi)資源的，但當(dāng)除數(shù)是2的整數(shù)冪次方時(shí)，根據(jù)二進(jìn)制數(shù)的特點(diǎn)，可直接采用移位的方法來(lái)近似實(shí)現(xiàn)除法運(yùn)算。移位運(yùn)算不僅占用硬件資源少，且運(yùn)算速度快。故有意將量化后的IIR分母系數(shù)的第一項(xiàng)設(shè)置為2的整數(shù)冪次方的形式。命令如下：m=max(max(abs(a),abs(b);%獲取濾波器系數(shù)向量中絕對(duì)值最大的數(shù)Qm=floor(log2(m/a(1);%取系數(shù)中最大值與a(1)的整數(shù)倍if QmSettings，在EDA Tool Settings選擇simulation，設(shè)置Tool name為Modelsim-Altera，F(xiàn)ormat for output netlist選擇VHDL,其余默認(rèn)3。如圖5.2所示：圖5.2 ModelSim仿真設(shè)置添加testbench文件。點(diǎn)擊上圖上的Testbenchs，選擇New新建一個(gè)，Test bench name和Top level module in test bench填入測(cè)試文件的模塊名，Design instance name in test bench填入測(cè)試文件中例化的源文件模塊的例化模塊名。在Test bench files里點(diǎn)Add，添加已經(jīng)寫好的Testbench測(cè)試文件。如圖5.3所示：圖5.3 Testbench測(cè)試文件選擇Tool-Run Simulation Tool-RTL Simulation進(jìn)行功能仿真，其結(jié)果如圖5.4所示： 圖5.4 ModelSim仿真結(jié)果5.2硬件測(cè)試只進(jìn)行工程軟件仿真遠(yuǎn)遠(yuǎn)不夠，還必須進(jìn)行硬件仿真。SignalTap II邏輯分析儀是一款功能強(qiáng)大且極具實(shí)用性的FPGA片上debug工具軟件，它集成在altera公司提供的FPGA開發(fā)工具Quartus II中。SignalTap是quartus自帶的一個(gè)工具，相當(dāng)于一個(gè)內(nèi)建的示波器，可以在調(diào)試時(shí)獲得信號(hào)的波形。SignalTap II全稱SignalTap II Logic Analyzer是第二代系統(tǒng)級(jí)調(diào)試工具，可以捕獲和顯示實(shí)時(shí)信號(hào)，觀察在系統(tǒng)設(shè)計(jì)中的硬件和軟件之間的互相作用。Quartus II軟件可以選擇要捕獲的信號(hào)、開始捕獲的時(shí)間，以及要捕獲多少數(shù)據(jù)樣本。還可以選擇時(shí)間數(shù)據(jù)從器件的存儲(chǔ)器塊通過(guò)JTAG端口傳送至SignalTap II Logic Analyzer，還是至I/O引腳以供外部邏輯分析儀或示波器使用。將實(shí)時(shí)數(shù)據(jù)提供給工程師幫助debug。 SignalTap II獲取實(shí)時(shí)數(shù)據(jù)的原理是在工程中引入Megafunction中的ELA（Embedded Logic Analyzer），以預(yù)先設(shè)定的時(shí)鐘采樣實(shí)時(shí)數(shù)據(jù)，并存儲(chǔ)于FPGA片上ram資源中，然后通過(guò)JTAG傳送回Quartus II分析?？梢奡ignalTap II，其實(shí)也是在工程額外加入了模塊來(lái)采集信號(hào)，所以使用SignalTap II需要一定的代價(jià)，首先是邏輯單元（ELA），其次是ram，如果1-2 工程中剩余的ram資源比較充足，則SignalTap II 一次可以采集較多的數(shù)據(jù)，相應(yīng)的如果FPGA資源已被工程耗盡則無(wú)法使用SignalTap II調(diào)試。本系統(tǒng)采用SignalTap II來(lái)觀察通過(guò)FPGA板驗(yàn)證后的數(shù)據(jù)。我們選用JTAG模式通過(guò)USB-Blaster下載線將編譯好的程序下載至FPGA板，并通過(guò)SignalTap II在線采集實(shí)時(shí)數(shù)據(jù)6。具體結(jié)果如圖5.5所示：圖5.5 SignalTap II測(cè)試結(jié)果由上圖可知，當(dāng)混頻信號(hào)通過(guò)IIR低通濾波器后，將800hz的正弦信號(hào)濾除，只留20hz的信號(hào)，至此驗(yàn)證了我們所設(shè)計(jì)的IIR低通數(shù)字濾波器的正確性。 6.結(jié)束語(yǔ)數(shù)字濾波器的應(yīng)用十分廣泛，實(shí)現(xiàn)方法很多。本文通過(guò)采用MATLAB和FPGA的方式分別對(duì)所設(shè)計(jì)的濾波器進(jìn)行了仿真驗(yàn)證。運(yùn)用Matlab語(yǔ)言，能很容易地設(shè)計(jì)出具有嚴(yán)格指標(biāo)要求的數(shù)字濾波器。采用FPGA器件實(shí)現(xiàn)數(shù)字濾波器的方法，大大縮短了設(shè)計(jì)周期，降低了成本，提高了設(shè)計(jì)的可靠性、靈活性，為數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn)提供了一種有效的方法。本設(shè)計(jì)采用的FPGA開發(fā)板的核心芯片為Cyclone IV EP4CE6F17C8.由實(shí)驗(yàn)結(jié)果可知，采用該方法設(shè)計(jì)的IIR數(shù)字低通濾波器功能正確,性能良好，可以提高IIR濾波器的設(shè)計(jì)質(zhì)量，加快設(shè)計(jì)進(jìn)程，驗(yàn)證結(jié)果直觀明了,濾波效果良好。但在實(shí)現(xiàn)過(guò)程中應(yīng)注意濾波器系數(shù)的量化，避免量化效應(yīng)。本設(shè)計(jì)采用直接型結(jié)構(gòu)來(lái)實(shí)現(xiàn)濾波器，雖然準(zhǔn)確性較高，且簡(jiǎn)單直觀。但是，如果改變一個(gè)ai 或bi 的值將引起所有零點(diǎn)或極點(diǎn)的改變，容易造成系統(tǒng)不穩(wěn)定，故設(shè)計(jì)方法有待改進(jìn)。致謝匆匆時(shí)光，大學(xué)四年彈指一揮間竟快要走到盡頭，還未慢慢品味大學(xué)生活所帶來(lái)的快樂(lè)，人生中的求學(xué)生涯就要結(jié)束。在留戀與不舍的復(fù)雜情懷中，我完成了此次畢業(yè)設(shè)計(jì)。在此次畢業(yè)設(shè)計(jì)的過(guò)程中，有成功的喜悅，有失敗的痛苦。成功是我前進(jìn)的動(dòng)力，失敗是成功所必須的經(jīng)歷。在此我要尤為感謝魏瑞老師的悉心教導(dǎo)，老師認(rèn)真的做事風(fēng)格和負(fù)責(zé)任的態(tài)度無(wú)時(shí)無(wú)刻地感染和感動(dòng)著我。在此，我真切的想對(duì)魏老師說(shuō)一句：您辛苦了！謝謝您！畢業(yè)在即，一路走來(lái)需要感謝的人真的太多了，我所能做的，只有努力學(xué)習(xí)，盡快提高自己的專業(yè)水平，只有自己變得強(qiáng)大起來(lái)了，才有能力來(lái)回饋和感謝曾經(jīng)幫助過(guò)我的人們。路漫漫其修遠(yuǎn)兮，畢業(yè)不是結(jié)束，而是新的開始。愿母校的明天更加輝煌，愿所有幫助我的人們一切順利！參考文獻(xiàn)1 丁玉美,高西全.數(shù)字信號(hào)處理M.西安:西安電子科技大學(xué)出版社,20042 王衛(wèi)兵.高階IIR數(shù)字濾波器的FPGA描述J.電子元器件,2005(16):3-43 金鳳蓮.VHDL語(yǔ)言在EDA仿真中的應(yīng)用J.現(xiàn)代電子技術(shù),2005,28(6):115-116,122.4 倪向東.基于FPGA的四階IIR數(shù)字濾波器J.電子技術(shù)應(yīng)用,20035 沈明山.EDA技術(shù)及可編程器件應(yīng)用實(shí)例M.北京:科學(xué)出版社,2004.6 劉凌,胡永生譯.數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn)M.北京:清華大學(xué)出版社,20037 杜勇.數(shù)字濾波器的MATLAB與FPGA實(shí)現(xiàn)M.北京電子工業(yè)出版社,2014.8 嚴(yán)三國(guó).基于VHDL語(yǔ)言的八階IIR語(yǔ)音低通數(shù)字濾波器J.桂林航天工業(yè)高等?？茖W(xué)校學(xué)報(bào),2005,40(4):1-4.9 孫耀奇,高火濤,熊超等.基于Matlab和FPGA的FIR數(shù)字濾波器設(shè)計(jì)及實(shí)現(xiàn)J.現(xiàn)代電子技術(shù)，2008（11）：89-92.10 Altera Corporation .Stratix Device Handbook M. September 2004. Volume 2.附錄A 英文文獻(xiàn)原文New adaptive complex IIR filters and their applicationin OFDM systemsAbstract In this article, very low sensitivity variable complex filter (VCF) sections are developed. They have two important advantages: extremely low passband sensitivity and independent tuning of the bandwidth and the central frequency over a wide frequency range. The first advantage provides resistance to quantization effects, while the second one gives a better digital signal processing quality and extends the area of possible applications of the developed filters. Based on the proposed VCF sections an adaptive complex system is designed which demonstrates very fast convergence and low computational complexity. This system is applied for narrowband interference cancellation in multiband o