計算機組成原理試卷及答案.doc

一、 選擇題1. 假定下列字符碼中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，采用偶校校驗的字符碼是_。A 11001011 B 11010110 C 11000001 D 110010012. 8位定點字長的字，采用2的補碼表示時，一個字所能表示的整數(shù)范圍是_。A .128 +127 B. 127 +127 C. 129 +128 D.-128 +1283. 下面浮點運算器的描述中正確的句子是：_。a) 浮點運算器可用階碼部件和尾數(shù)部件實現(xiàn)b) 階碼部件可實現(xiàn)加、減、乘、除四種運算c) 階碼部件只進行階碼相加、相減和比較操作d) 尾數(shù)部件只進行乘法和減法運算4. 某計算機字長16位，它的存貯容量是64KB，若按字編址，那么它的尋址范圍是_A. 64K B. 32K C. 64KB D. 32 KB 5. 雙端口存儲器在_情況下會發(fā)生讀/寫沖突。a) 左端口與右端口的地址碼不同b) 左端口與右端口的地址碼相同c) 左端口與右端口的數(shù)據(jù)碼不同d) 左端口與右端口的數(shù)據(jù)碼相同6. 寄存器間接尋址方式中，操作數(shù)處在_。A. 通用寄存器 B. 主存單元 C. 程序計數(shù)器 D. 堆棧7. 微程序控制器中，機器指令與微指令的關系是_。a) 每一條機器指令由一條微指令來執(zhí)行b) 每一條機器指令由一段微指令編寫的微程序來解釋執(zhí)行c) 每一條機器指令組成的程序可由一條微指令來執(zhí)行d) 一條微指令由若干條機器指令組8. 按其數(shù)據(jù)流的傳遞過程和控制節(jié)拍來看，陣列乘法器可認為是_。a) 全串行運算的乘法器 b) 全并行運算的乘法器 c) 串并行運算的乘法器 d) 并串型運算的乘法器9. 由于CPU內(nèi)部的操作速度較快，而CPU訪問一次主存所花的時間較長，因此機器周期通常用_來規(guī)定。a) 主存中讀取一個指令字的最短時間 b) 主存中讀取一個數(shù)據(jù)字的最長時間 c) 主存中寫入一個數(shù)據(jù)字的平均時間 d) 主存中讀取一個數(shù)據(jù)字的平均時間10. 程序控制類指令的功能是_。A 進行算術運算和邏輯運算 B 進行主存與CPU之間的數(shù)據(jù)傳送 C 進行CPU和I / O設備之間的數(shù)據(jù)傳送 D 改變程序執(zhí)行順序 11. 從器件角度看，計算機經(jīng)歷了四代變化。但從系統(tǒng)結構看，至今絕大多數(shù)計算機仍屬于_型計算機。A.并行 B.馮.諾依曼 C.智能 D.實時處理12. 關運算器的描述，_是正確的。A.只做加法 B.只做算術運算C.既做算術運算又做邏輯運算 D.只做邏輯運算13. 下列數(shù)中最小的數(shù)是_。A.（100101）2 B.（50）8 C.（100010）BCD D.（625）1614. 4_表示法主要用于表示浮點數(shù)中的階碼。A.原碼 B.補碼 C.反碼 D.移碼15. 長32位，其中1位符號位，31位表示尾數(shù)。若用定點小數(shù)表示，則最大正小數(shù)為_。A +（1 2-32） B +（1 2-31） C 2-32 D 2-3116. 儲器是計算機系統(tǒng)中的記憶設備，它主要用來_。A.存放數(shù)據(jù) B.存放程序 C.存放微程序 D.存放數(shù)據(jù)和程序17. 以下四種類型指令中，執(zhí)行時間最長的是_。A.RR型指令 B.RS型指令 C.SS型指令 D.程序控制指令18. 單地址指令為了完成兩個數(shù)的算術運算，除地址指明的一個操作數(shù)外，另一個操作數(shù)常采用_尋址方式。A.堆棧 B.立即 C.隱含 D.間接19. 某計算機字長32位，其存儲容量為4MB，若按半字編址，它的尋址范圍是_。A 4MB B 2MB C 2M D 1M20. 貯器和CPU之間增加cache的目的是_。A 解決CPU和主存之間的速度匹配問題B 擴大主存貯器容量C 擴大CPU中通用寄存器的數(shù)量D 既擴大主存貯器容量，又擴大CPU中通用寄存器的數(shù)量二、 填空題1. 的值用十進制表示為A_。2. Cache是一種A_存儲器，是為了解決CPU和B_之間C_上不匹配而采用的一項重要硬件技術。3. 選擇型DMA控制器在物理上可以連接A_個設備，在邏輯上只允許連接B_個設備，適合連接C_設備。4. 指令格式是指指令用A_表示的結構形式，通常由B_字段和C_字段組成。5. DMA和CPU分時使用內(nèi)存的三種方式是：A_，B_，C_。6. 若浮點數(shù)格式中介碼的基數(shù)已定，尾數(shù)用規(guī)格化表示，浮點數(shù)的表示范圍取決于A_的位數(shù)，精度取決于B_的位數(shù)。7. 指令格式中，操作碼字段表征指令的A_，地址碼字段指示B_。8. 模4交叉存儲器是一種A_存儲器，它有B_個存儲模塊，每個模塊有它自己的地址存儲器，和C_寄存器。9. 按IEEE754標準，一個浮點數(shù)由_，階碼E ，尾數(shù)m 三部分組成。其中階碼E的值等于指數(shù)的_加上一個固定_。10. 儲器的技術指標有_， _， _，和存儲器帶寬。11. 指令操作碼字段表征指令的_，而地址碼字段指示_。12. 一個定點數(shù)由_和_兩部分組成。根據(jù)小數(shù)點位置不同，定點數(shù)有_和純整數(shù)之分。13. 對存儲器的要求是_， _，_。為了解決這三方面的矛盾計算機采用多級存儲體系結構。14. 當今的CPU 芯片除了包括定點運算器和控制器外，還包括_， _運算器和_管理等部件。15. RISC指令系統(tǒng)的最大特點是： _； _; _種類少。只有取數(shù)/存數(shù)指令訪問存儲器。三、 計算題1已知X= -0.1010, Y= +0.1111, 用補碼并行乘法或布斯算法求X*Y補的積，并求出X*Y的積的真值。（提示：要求先寫出X、Y的補碼形式，然后進行補碼并行乘法或布斯算法的計算）2已知四位信息碼為1110，設計可糾一位錯的海明碼。在傳送此海明校驗碼的過程中，接收方收到數(shù)據(jù)后，進行檢查結果S3 S2 S1=101，說明什么問題？如何處理？ 3. 設有兩個浮點數(shù) N1 = 2j1 S1 , N2 = 2j2 S2 ,其中階碼2位，階符1位，尾數(shù)四位，數(shù)符一位。設 ：j1 = (-10 )2 ,S1 = ( +0.1001)2 j2 = (+10 )2 ,S2 = ( +0.1011)2 求：N1 N2 ，寫出運算步驟及結果，積的尾數(shù)占4位，要規(guī)格化結果，用原碼陣列乘法器求尾數(shù)之積。4.已知 x = - 0.01111 ，y = +0.11001，求 x 補 ， -x 補 ， y 補 ， -y 補 ，x + y = ？ ，x y = ？5.已知 x = - 0.01111 ，y = +0.11001，求 x 補 ， -x 補 ， y 補 ， -y 補 ，x + y = ？ ，x y = ？四、 簡答題1、簡述一下中斷響應的條件。2、某指令系統(tǒng)指令長度固定長度12位，操作碼部分長4位。試提出一種分配方案，使指令系統(tǒng)有12條二地址指令，45條單地址指令和200條零地址指令。 3. 計算機中的存儲系統(tǒng)通常采用高速緩存（Cache），其中Cache和主存之間的映射關系有哪三種？這三種映射中哪種映射實現(xiàn)所需要硬件電路最少？它的缺點是什么？4.某指令系統(tǒng)指令長度固定長度12位，操作碼部分長4位。有人提出一種分配方案，使指令系統(tǒng)有12條二地址指令，56條單地址指令和200條零地址指令。此方案能否成功？如果成功寫出各種指令的操作碼范圍，如果不成功說明原因。五、 綜合題1、指令格式如下所示，OP為操作碼字段，試分析指令格式特點。 31 26 22 18 17 16 15 0 OP源寄存器變址寄存器偏移量2、某機器中，已知配有一個地址空間為(00001FFF)16的ROM區(qū)域，現(xiàn)在用一個SRAM芯片（8K8位）形成一個16K16位的ROM區(qū)域，起始地址為（2000）16 。假設SRAM芯片有CS和WE控制端，CPU地址總線A15A0 ，數(shù)據(jù)總線為D15D0 ，控制信號為R / W（讀 / 寫），MREQ（當存儲器讀或寫時，該信號指示地址總線上的地址是有效的）。要求：（1）滿足已知條件的存儲器，畫出地址譯碼方案。（2）畫出ROM與RAM同CPU連接圖。3、某計算機的數(shù)據(jù)通路如圖2所示，其中M主存， MBR主存數(shù)據(jù)寄存器， MAR主存地址寄存器， R0-R3通用寄存器， IR指令寄存器， PC程序計數(shù)器（具有自增能力）， C、D-暫存器， ALU算術邏輯單元（此處做加法器看待）， 移位器左移、右移、直通傳送。所有雙向箭頭表示信息可以雙向傳送。請按數(shù)據(jù)通路圖畫出“ADD（R1），（R2）+”指令的指令周期流程圖。該指令的含義是兩個數(shù)進行求和操作。其中源操作地址在寄存器R1中，目的操作數(shù)尋址方式為自增型寄存器間接尋址（先取地址后加1）。4、已知某種RAM芯片規(guī)格為4K*4，請用此芯片構成一個8K*8的存儲器。畫出存儲器與CPU的連線，門電路自選。如果此存儲器的首地址為1000H，那么此存儲器最后一個存儲單元的地址為多少？5、某計算機有如下部件：ALU，移位器，主存M，主存數(shù)據(jù)寄存器MDR，主存地址寄存器MAR，指令寄存器IR，通用寄存器R0R3 ，暫存器C和D。（1） 請將各邏輯部件組成一個數(shù)據(jù)通路，并標明數(shù)據(jù)流向。（2） 畫出“ADD R1，（R2）”指令的指令周期流程圖，指令功能是 （R1）+（R2）R1。 移位器 IR PC C D R0 R1 R2 R3 MDR M MAR6、運算器結構如下圖所示，R1 ，R2，R3 是三個寄存器，A和B是兩個三選一的多路開關，通路的選擇由AS0 ,AS1 和BS0 ，BS1端控制，例如BS0BS1 = 11時，選擇R3 ，BS0BS1 = 01時，選擇R1，ALU是算術 / 邏輯單元。S1S2為它的兩個操作控制端。其功能如下： S1S2 = 00時，ALU輸出 = A S1S2 = 01時，ALU輸出 = A + B S1S2 = 10時，ALU輸出 = A B S1S2 = 11時，ALU輸出 = AB 請設計控制運算器通路的水平微指令格式。練習題參考答案：一、選擇二、填空三、計算1、解：X補 10110，（1分） Y補= 01111，將數(shù)據(jù) X=(1)0110 Y=(0)1111，送入并行補碼乘法電路(1) 0110 (0) 1111 (1) 0110 (1) 0 110 (1) 0 1 10 (1) 0 1 1 0 + (0) (0) (0) (0) (0) (1) 0 1 1 0 1010 X*Y 補 = 101101010 X*Y = - 0100101102、解：因為 X+Y+12Y ，X=4 所以 Y3 111 110 101 100 011 010 001 000 B4 B3 B2 P3 B1 P2 P1 P3= B4 B3 B2 = 111 = 1 P2= B4 B3 B1 = 110 = 0 P1= B4 B2 B1 = 110 = 0得到海明校驗碼： 1 1 1 1 0 0 0 如果接收方檢查結果為S3 S2 S1=101，說明在傳遞過程中校驗位B2出錯，將其取反即可。3、解：（1）浮點乘法規(guī)則： N1 N2 =（ 2j1 S1） （2j2 S2） = 2（j1+j2） （S1S2）（2） 碼求和： j1 + j2 = 0 （3） 尾數(shù)相乘： 被乘數(shù)S1 =0.1001，令乘數(shù)S2 = 0.1011，尾數(shù)絕對值相乘得積的絕對值，積的符號位 = 00 = 0。按無符號陣乘法器運算得：N1 N2 = 200.01100011 （4）尾數(shù)規(guī)格化、舍入（尾數(shù)四位） N1 N2 = （+ 0.01100011）2 = （+0.1100）22（-01）2 4、解： x 原 = 1.01111 x 補 = 1.10001 所以 ： -x 補 = 0.01111 y 原 = 0.11001 y 補 = 0.11001 所以 ： -y 補 = 1.00111 x 補 11.10001 x 補 11.10001 + y 補 00.11001 + -y 補 11.00111 x + y 補 00.01010 x - y 補 10.11000 所以： x + y = +0.01010 因為符號位相異，結果發(fā)生溢出5、解：設最高位為符號位，輸入數(shù)據(jù)為x原 = 01111 y原 = 11101 因符號位單獨考慮，尾數(shù)算前求補器輸出值為：|x| = 1111, |y| = 1101 乘積符號位運算： x0 y0 = 01 =1 尾數(shù)部分運算： 1 1 1 1 1 1 0 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 經(jīng)算后求補器輸出，加上乘積符號位，得原碼乘積值xy 原 = 111000011 換算成二進制真值 xy = (-11000011)2 = (-195)10 十進制數(shù)乘法驗證：xy = 15(-13) = -195 四、簡答1、答：有中斷請求信號發(fā)生且該中斷請求未被屏蔽CPU處于開中斷狀態(tài)沒有更重要的事要處理（沒有優(yōu)先級更高的中斷請求或工作）CPU剛剛執(zhí)行的指令不是停機指令在一條指令結束時響應2、答：00001011：二地址指令 1100000011101100：單地址指令111011010000111110010111：零地址指令3、 答：全相聯(lián)映射、直接映射、組相聯(lián)映射。其中直接映射所需電路最少，但是操作過程中Cache與主存數(shù)據(jù)替換過程中沖突率最高，是它的缺點。4、 答：不成功，因為如果保證有12條二地址指令，56條單地址指令，那么最多還可以分配128條零地址指令。 00001011：二地址指令 1100000011110111：單地址指令 111110000000111111111111：零地址指令五、綜合1、解： （1）操作碼字段為6位，可指定 26 = 64種操作，即64條指令。 （2）單字長（32）二地址指令。 （3）一個操作數(shù)在源寄存器（共16個），另一個操作數(shù)在存儲器中（由變址寄存器內(nèi)容 + 偏移量決定），所以是RS型指令。2、解 ：存儲器地址空間分布如圖1所示，分三組，每組8K16位。由此可得存儲器方案要點如下：（1） 組內(nèi)地址 ：A12 A0 （A0為低位）；（2） 組號譯碼使用2 ：4 譯碼器；（3） RAM1 ，RAM 2 各用兩片SRAM芯片位進行并聯(lián)連接，其中一片組成高8位，另一片組成低8位。（4） 用 MREQ 作為2 ：4譯碼器使能控制端，該信號低電平（有效）時，譯碼器工作。（5） CPU的R / W 信 號與SRAM的WE