基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)畢業(yè)論文.doc

武漢紡織大學(xué)畢業(yè)設(shè)計(jì)（論文）任務(wù)書(shū) 課題名稱(chēng)： 基于fpga的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì) 完成期限： 2012年3月2日至2012年5月25日 學(xué)院名稱(chēng) 電子與電氣工程學(xué)院 專(zhuān)業(yè)班級(jí) 電子082 學(xué)生姓名 陳 明 秀 學(xué) 號(hào) 0803741084 指導(dǎo)老師 王 駿 指導(dǎo)教師職稱(chēng) 講 師 學(xué)院領(lǐng)導(dǎo)小組組長(zhǎng)簽字 一、課題訓(xùn)練內(nèi)容 采集系統(tǒng)的研制工作;以實(shí)現(xiàn)對(duì)模擬高頻信號(hào)的處理和控制。課題選用現(xiàn)場(chǎng)可編程邏輯器件fpga技術(shù)，在altera公司的quartus ii開(kāi)發(fā)環(huán)境中應(yīng)用vhdl語(yǔ)言進(jìn)行fpga的編程與仿真，研究各模塊的設(shè)計(jì)方法和控制流程，結(jié)合usb2.0總線(xiàn)接口技術(shù)，以期實(shí)現(xiàn)系統(tǒng)與pc機(jī)連接，在pc上對(duì)數(shù)據(jù)進(jìn)行分析、顯示和監(jiān)控等，最后對(duì)系統(tǒng)性能指標(biāo)進(jìn)行驗(yàn)證。1. 培養(yǎng)學(xué)生通過(guò)圖書(shū)館、互聯(lián)網(wǎng)等資源查閱相關(guān)資料（包括外文資料），訓(xùn)練學(xué)生自主獲得知識(shí)的能力和自學(xué)能力；2. 培養(yǎng)學(xué)生把所學(xué)的知識(shí)用于實(shí)踐并引申到相關(guān)專(zhuān)業(yè)知識(shí)上， 鍛煉出自學(xué)能力；3. 鍛煉學(xué)生外文閱讀及翻譯能力；4. 鍛煉學(xué)生的自我創(chuàng)新能力； 5. 在書(shū)寫(xiě)論文的過(guò)程中，鍛煉學(xué)生的語(yǔ)言組織能力、邏輯思維能力、辦公軟件使用的能力； 6. 培養(yǎng)學(xué)生與人合作、相互交流的能力。二、設(shè)計(jì)（論文）任務(wù)和要求1. 大量收集與本課題有關(guān)的資料：到圖書(shū)館、各大書(shū)店尋找無(wú)線(xiàn)充電技術(shù)以及相關(guān)電路的資料，并認(rèn)真進(jìn)行閱讀；到各大數(shù)據(jù)庫(kù)和相關(guān)網(wǎng)站上搜索與本課題相關(guān)的學(xué)位論文和相關(guān)資料。2. 第四周前上交畢業(yè)設(shè)計(jì)開(kāi)題報(bào)告一份。開(kāi)題報(bào)告內(nèi)容與學(xué)校模板要求一致，字?jǐn)?shù)不少于2000字；經(jīng)指導(dǎo)教師檢查合格后才能進(jìn)行后續(xù)工作。3. 理清論文的總體思路，完成主要的研究工作：1) 以cy7c68013為核心，設(shè)計(jì)一個(gè)fpga的最小系統(tǒng)，并在此基礎(chǔ)上通過(guò)編寫(xiě)vhdl程序進(jìn)行系統(tǒng)的開(kāi)發(fā)。2) 對(duì)數(shù)據(jù)采集，高頻電路設(shè)計(jì)信號(hào)和電源完整性設(shè)計(jì)。3) 提高數(shù)據(jù)采集總體設(shè)計(jì)方案。4) 結(jié)合usb2.0接口的控制器cy7c68013芯片，采集系統(tǒng)進(jìn)行硬件設(shè)計(jì)。 4. 完成畢業(yè)設(shè)計(jì)論文，字?jǐn)?shù)不少于10000字。論文包含11個(gè)部分：封面、任務(wù)書(shū)、開(kāi)題報(bào)告、中英文摘要及關(guān)鍵詞、目錄、正文、參考文獻(xiàn)、外文資料、中文譯文、致謝共10個(gè)部分。3、 畢業(yè)設(shè)計(jì)（論文）主要參數(shù)及主要參考資料主要參數(shù)；采用usb2.0總線(xiàn)接口進(jìn)行數(shù)據(jù)傳輸；12bit的采樣分辨率;參考資料: 1 馬明建.數(shù)據(jù)采集與處理技術(shù)m(第2版)西安:西安交通大學(xué)出版2005:2-5. 2 uwe meyer-baese.數(shù)字信號(hào)處理的fpga實(shí)現(xiàn)m.劉凌，胡永生譯.北京:清華大學(xué) 出版社,2002:10-19. 3 聶海霞,宋浩然.ad在數(shù)據(jù)采集系統(tǒng)領(lǐng)域的新技術(shù)與發(fā)展趨勢(shì)j.電子技術(shù)應(yīng)用， 2007,(3):4-6. 4 楊海剛,孫嘉斌,王慰.fpga器件設(shè)計(jì)技術(shù)發(fā)展綜述j.電子與信息學(xué) 報(bào)2010， 32(3):715-727. 5 田書(shū)林，王志剛，王厚軍.一種多通道高速數(shù)據(jù)采集精密同步設(shè)計(jì)方法 j.計(jì)量學(xué) 報(bào)，2010,31(1):68-70. 6 買(mǎi)培培，蘇濤，齊紅濤.基于fpga的多路信號(hào)處理設(shè)計(jì)j.雷達(dá)科學(xué)與技術(shù)，2010, 8(3):234-238. 7 吳振宇，常玉保，馮林.基于fpga和usb2.0的數(shù)據(jù)采集系統(tǒng)j.儀器儀表學(xué)報(bào)， 2006,27(1):125-126. 四、畢業(yè)設(shè)計(jì)（論文）進(jìn)度表武漢紡織大學(xué)設(shè)計(jì)（論文）進(jìn)度表序號(hào)起止日期計(jì)劃完成內(nèi)容實(shí)際完成情況檢查人簽名檢查日期12012.3.5-2012.3.12查找資料，了解fpga的相關(guān)知識(shí)22012.3.12-2012.3.17確定設(shè)計(jì)方案，對(duì)采集系統(tǒng)進(jìn)行初步計(jì)劃。32012.3.17-2012.3.24初步完成開(kāi)題報(bào)告。42012.3.24-2012.3.30確定fpga采集設(shè)計(jì)芯片52012.3.30-2012.3.31確定設(shè)計(jì)原理圖，繪圖完成62012.4.1-2012.4.7繪制pcb圖，并對(duì)所繪pcb進(jìn)行查錯(cuò)，確定無(wú)誤后送去加工。72012.4.8-2012.4.18進(jìn)行硬件采集設(shè)計(jì)。82012.4.19-2012.4.25上網(wǎng)查找編程器相關(guān)材料。92012.4.26-2012.5.12根據(jù)采樣ad芯片采用ad9226，該芯片單電源供電采集102012.5.13-2012.5.20系統(tǒng)的聯(lián)調(diào)完成撰寫(xiě)畢業(yè)論文所需工作，并制作ppt。注：1.本任務(wù)書(shū)一式兩份，一份院（系）留存，一份發(fā)給學(xué)生，任務(wù)完成后附在說(shuō)明書(shū)內(nèi)。2.“實(shí)際完成情況”和“檢查人簽名”由教師用筆填寫(xiě)，其余各項(xiàng)均要求打印，打印字體和字號(hào)按照武漢紡織大學(xué)（論文）規(guī)范執(zhí)行。武漢紡織大學(xué)畢業(yè)設(shè)計(jì)（論文）開(kāi)題報(bào)告課題名稱(chēng)基于fpga的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)院系名稱(chēng)電子與電氣工程學(xué)院專(zhuān) 業(yè)電子信息工程班級(jí)電子082班姓 名陳明秀一、課題研究的意義。 隨著科技與信息技術(shù)不斷發(fā)展，使得信息采集、傳輸和存儲(chǔ)的速度不斷提高，數(shù)據(jù)存儲(chǔ)的容量不斷加大。在氣象、雷達(dá)、天氣預(yù)報(bào)、航天航空、通信等多個(gè)領(lǐng)域，要求的數(shù)據(jù)存儲(chǔ)的實(shí)時(shí)性強(qiáng)，速率高，穩(wěn)定性好，高速等大容量數(shù)據(jù)存儲(chǔ)系統(tǒng)前景廣闊?，F(xiàn)在的數(shù)據(jù)存儲(chǔ)系統(tǒng)多數(shù)還是基于傳統(tǒng)pc結(jié)構(gòu)，這種結(jié)構(gòu)在存儲(chǔ)容量擴(kuò)展性，存儲(chǔ)速度，可靠性，容錯(cuò)性方面都有很大不足。對(duì)于許多行業(yè)，傳統(tǒng)的設(shè)備已經(jīng)不能滿(mǎn)足需求。而高端領(lǐng)域基于服務(wù)器的磁盤(pán)陣列等的數(shù)據(jù)存儲(chǔ)，主要應(yīng)用于電信、金融等民用領(lǐng)域，存儲(chǔ)速率雖然較高，價(jià)格也是極其高昂的。二、數(shù)據(jù)采集系統(tǒng)的發(fā)展現(xiàn)狀 隨著計(jì)算機(jī)技術(shù)的快速發(fā)展和數(shù)字信號(hào)處理理論的日益成熟，比如信號(hào)處理速度翻了三番以及計(jì)算機(jī)總線(xiàn)帶寬亦有了上百倍的提升，基于此，開(kāi)發(fā)人員在設(shè)計(jì)采集系統(tǒng)時(shí)的設(shè)計(jì)難度得到很好的降低，減少了系統(tǒng)的開(kāi)發(fā)周期，并且電子技術(shù)的發(fā)展和系統(tǒng)工藝的進(jìn)步也使系統(tǒng)成本得到很好的控制。同時(shí)通用串行總線(xiàn)接口(usb)及avalon總線(xiàn)在數(shù)據(jù)采集系統(tǒng)中的應(yīng)用日益增多，尤其usb接口在計(jì)算機(jī)上已成為主流設(shè)備。因而借助于 pc的小體積、易攜帶的采集系統(tǒng)受到更多使用者的喜愛(ài)。 隨著電子技術(shù)的不斷發(fā)展，為了提高數(shù)據(jù)處理系統(tǒng)的整體性能，具有高密度、高精度、高速度、低功耗和低價(jià)位的芯片正在成為主流應(yīng)用發(fā)展趨勢(shì)。一些ic器件研發(fā)公司推出了采樣速度達(dá)到1gsps的轉(zhuǎn)換芯片，這也就使高速數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)成為可能。maxim公司的max108芯片，采樣精度為8bit，采樣率可達(dá)1.5gsps，帶有片上2.2ghz采樣/保持放大器;美國(guó)仙童半導(dǎo)體公司生產(chǎn)的spt7760系列器件，具有8位采樣精度，采樣速率能夠達(dá)到1gsps;美國(guó)國(guó)家半導(dǎo)體公司生產(chǎn)的adc08x300芯片，8位采樣精度，采樣速率最大能夠達(dá)到3gsps。這些新產(chǎn)品相對(duì)于老產(chǎn)品的成本更低。 當(dāng)前國(guó)外的高速數(shù)據(jù)采集器生產(chǎn)單位較多且儀器性能優(yōu)良，比如頻譜信號(hào)。處理公司的超高速數(shù)據(jù)采集和處理系統(tǒng)，具有分辨率8bit、最高采樣速率為200msps;美國(guó) signatec公司推出的pda12a采集卡的采樣速率為125msps、分辨率為12bit。國(guó)外的采集器雖然在性能上有優(yōu)勢(shì)，但其價(jià)格非常昂貴。由于電子技術(shù)涉及的領(lǐng)域越來(lái)越廣，國(guó)內(nèi)市場(chǎng)對(duì)數(shù)據(jù)采集器的需求日益增多，近年來(lái)國(guó)內(nèi)有些單位也制造出一些采集器，但是性能不高，價(jià)格卻很高，普遍存在的問(wèn)題是體積大，攜帶不便。因此，本文旨在設(shè)計(jì)具有攜帶方便，性能穩(wěn)定，采集速率能滿(mǎn)足大多數(shù)場(chǎng)所要求的高速數(shù)據(jù)采集系統(tǒng)。3、 本課題的研究?jī)?nèi)容 1.對(duì)課題的背景進(jìn)行討論，分析課題的目的和發(fā)展意義，分析課題所具有的優(yōu)勢(shì)，介紹課題的研究?jī)?nèi)容。 2.對(duì)數(shù)據(jù)采集相關(guān)理論和技術(shù)進(jìn)行設(shè)計(jì)，并分析高頻電路設(shè)計(jì)中信號(hào)完整性和電源完整性的設(shè)計(jì)方法。 3.根據(jù)項(xiàng)目要求，結(jié)合當(dāng)前高速數(shù)據(jù)采集系統(tǒng)的發(fā)展現(xiàn)狀，提出高速數(shù)據(jù)采集系統(tǒng)的總體設(shè)計(jì)方案。 4.以可編程邏輯器件fpga為系統(tǒng)控制核心，結(jié)合具有usb2.0接口的微控制器cy7c68013芯片，對(duì)高速數(shù)據(jù)采集系統(tǒng)進(jìn)行硬件設(shè)計(jì)。 5.根據(jù)人機(jī)交互功能要求，對(duì)系統(tǒng)進(jìn)行軟件設(shè)計(jì)，研究基于lab view的系統(tǒng)上位機(jī)界面設(shè)計(jì)及用vhdl實(shí)現(xiàn)系統(tǒng)時(shí)序控制功能。四、研究方法及手段本文在深入了解高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)，可編程邏輯器件fpga，usb和數(shù)據(jù)轉(zhuǎn)換等相關(guān)理論的基礎(chǔ)上，基于實(shí)際工作需要，采用altera的fpga芯片ep1c3t144和fx2的cy7c68013單片機(jī)設(shè)計(jì)完成了一個(gè)基于fpga的高速數(shù)據(jù)采集系統(tǒng)。應(yīng)用可編程門(mén)陣列和單片機(jī)協(xié)同工作的方式，充分發(fā)揮兩者的優(yōu)點(diǎn)，使系統(tǒng)體積小、性能穩(wěn)定，具有較高的性?xún)r(jià)比。1.系統(tǒng)硬件原理框圖 系統(tǒng)的原理框圖如圖1所示。fpga芯片采用cy7c68013芯片、設(shè)計(jì)與usb2.0接口芯片采用。2.系統(tǒng)硬件電路設(shè)計(jì)fpga最小系統(tǒng)和數(shù)據(jù)的usb轉(zhuǎn)串口傳輸是硬件電路設(shè)計(jì)的兩個(gè)個(gè)核心。其中，fpga的最小系統(tǒng)主要包括電源電路、時(shí)鐘電路、復(fù)位電路、配置電路、各接口電路。(1) .電源電路的設(shè)計(jì)電源方面采用了兩種供電方式：一是在usb總線(xiàn)連接到pc機(jī)上時(shí)，由總線(xiàn)電源vbus給系統(tǒng)供電，二是當(dāng)系統(tǒng)脫離主機(jī)時(shí)，由外接的5v直流電源供電。系統(tǒng)所需要的電壓有5v、3.3v、1.2v，3.3v、1.2v電壓通過(guò)穩(wěn)壓芯片cy7c68013得到。(2) fpga配置電路的設(shè)計(jì)本課題選用的fpga芯片ep1c3t144是基于sram工藝的，sram工藝的芯片具有很好的性?xún)r(jià)比，同時(shí)器件密度較高，缺點(diǎn)是掉電后配置信息將丟失，具體使用時(shí)需要外加專(zhuān)用配置芯片，每次上電都需要將配置信息加載到配置芯片中，配置數(shù)據(jù)正確時(shí)系統(tǒng)才能工作，ep1c3t144芯片有專(zhuān)用的配置引腳，設(shè)計(jì)為何種模式由msel管腳的電平信號(hào)決定。本系統(tǒng)設(shè)計(jì)過(guò)程中根據(jù)cyclone器件具有的配置模式，優(yōu)先選擇了jtag和主動(dòng)串行配置as( active serial)兩種配置下載模式。(3) .usb轉(zhuǎn)串口電路設(shè)計(jì) 接口電路主要完成的工作是:把前端a/d采集變換后的數(shù)字量，數(shù)據(jù)緩存在fifo中，通過(guò)usb2.0總線(xiàn)傳送給計(jì)算機(jī)。本設(shè)計(jì)中usb接口電路設(shè)計(jì)采用cypress公司的cy7c68013芯片，該芯片內(nèi)置了一個(gè)增強(qiáng)型8051控制器，主要用于接收ad轉(zhuǎn)換器傳送的采集數(shù)據(jù)并按usb傳送給pc主機(jī)。3.系統(tǒng)軟件設(shè)計(jì) 由于lab view含有ni公司生產(chǎn)的數(shù)據(jù)采集卡的接口驅(qū)動(dòng)信息，對(duì)于ni公司自己生產(chǎn)的數(shù)據(jù)采集卡兩者可以輕松實(shí)現(xiàn)連接，而對(duì)于本文設(shè)計(jì)的數(shù)據(jù)采集器，lab view不能直接驅(qū)動(dòng)。為實(shí)現(xiàn)兩者的通信，需要編寫(xiě)相應(yīng)的驅(qū)動(dòng)程序使之被lab view所識(shí)別，利用lab view軟件平臺(tái)提供的dll接口，通過(guò)調(diào)用編寫(xiě)的動(dòng)態(tài)鏈接庫(kù)(clf)方式實(shí)現(xiàn)上位機(jī)與usb接口的通信功能。(1) .fpga模塊程序設(shè)計(jì) 本系統(tǒng)中，fpga內(nèi)部的usb模塊控制數(shù)據(jù)在fpga和usb之間實(shí)現(xiàn)雙向傳送。利用cy7c68013的usb接口功能與fpga實(shí)現(xiàn)的fifo實(shí)現(xiàn)數(shù)據(jù)的傳送。fifo模式的傳輸速度能夠滿(mǎn)足本系統(tǒng)數(shù)據(jù)存儲(chǔ)和傳輸?shù)囊?，根?jù)cy7c68013提供的二種接口方式，slave fifo,端口模式和可編程gpif模式，本系統(tǒng)選用slave fifo模式來(lái)實(shí)現(xiàn)與fpga進(jìn)行數(shù)據(jù)的傳輸。(2) 編程程序設(shè)計(jì)設(shè)計(jì)應(yīng)用的是usb的直通模式，68013的固件編程主要包括usb數(shù)據(jù)輸入slave fifo模式的設(shè)置和上位機(jī)控制命令的響應(yīng)程序兩個(gè)部分。編程環(huán)境為keil，整個(gè)工程的建立需要引入如下幾個(gè)文件:1. fw.c負(fù)責(zé)設(shè)備連接，重枚舉設(shè)備初始化等過(guò)程。實(shí)際上它是整個(gè)工程執(zhí)行的主程序main（）。2. periph.c負(fù)責(zé)響應(yīng)各種中斷事件。3. dscr.a51定義了usb設(shè)備握手時(shí)需要的各種描述符。4. fx2regs.h定義了usb中所有的寄存器。5. fx2.h定義了各種二級(jí)中斷向量和描述符的數(shù)據(jù)結(jié)構(gòu)。 6.*.c文件是需要自己編寫(xiě)的功能函數(shù)。(3) .vhdl程序設(shè)計(jì) fpga內(nèi)部的fifo存儲(chǔ)模塊負(fù)責(zé)在68013的usb與adc采集芯片之間的數(shù)據(jù)傳輸與控制。而usb接口模塊則根據(jù)fifo中的數(shù)據(jù)狀態(tài)標(biāo)志，把緩存的數(shù)字信號(hào)通過(guò)usb傳給計(jì)算機(jī)。也就是說(shuō)fpga產(chǎn)生數(shù)據(jù)采集、信號(hào)調(diào)理、fifo和所需的全部控制信號(hào)。實(shí)現(xiàn)對(duì)傳輸數(shù)據(jù)的緩存存儲(chǔ)、讀入寫(xiě)出控制、時(shí)鐘信號(hào)以及對(duì)adc的控制等功能模塊。在本文設(shè)計(jì)的數(shù)據(jù)采集系統(tǒng)中，fpga內(nèi)部被劃分為四個(gè)主要模塊:fifo, usb接口控制、adc轉(zhuǎn)換控制和分頻模塊。五、研究步驟本課題涉及到系統(tǒng)硬件電路設(shè)計(jì)和軟件編程，基本的研究步驟如下：1. 了解所需要的知識(shí)，確定基本方案。2. 對(duì)設(shè)計(jì)中需要用到的器件進(jìn)行選型，詳細(xì)了解并翻閱其規(guī)格說(shuō)明書(shū)。3. 翻閱資料，了解所選控制器的內(nèi)部資源及結(jié)構(gòu)，并熟悉它的使用方法和編程技巧。4. 查閱各功能模塊所使用的器件的相關(guān)資料，進(jìn)行具體電路設(shè)計(jì)并繪制原理圖。5. 編寫(xiě)各子功能模塊的程序，并做好時(shí)序仿真。6. 將編譯通過(guò)的程序下載到檢測(cè)好的硬件電路上進(jìn)行各模塊調(diào)試。7. 各模塊調(diào)試通過(guò)后進(jìn)行系統(tǒng)聯(lián)調(diào)。8. 完成設(shè)計(jì)。六、主要參考資料1 馬明建.數(shù)據(jù)采集與處理技術(shù)m.(第2版).西安:西安交通大學(xué)出版社，2005:2-5.2 信號(hào)分析與處理 m.北京:北京清華大學(xué)出版社,2006:3-7.3 uwe meyer-baese.數(shù)字信號(hào)處理的fpga 實(shí)現(xiàn)m.劉凌,胡永生譯.北京:清華大學(xué)出版社， 2002:10-19.4 聶海霞，宋浩然.ad在數(shù)據(jù)采集系統(tǒng)領(lǐng)域的新技術(shù)與發(fā)展趨勢(shì)j.電子技術(shù)應(yīng)用，2007 , (3): 4-6.5 楊海剛，孫嘉斌，王魏.fpga器件設(shè)計(jì)技術(shù)發(fā)展綜述j.電子與信息學(xué)報(bào)，2010,32 (3) 715-727.6 田書(shū)林，王志剛，王厚軍.一種多通道高速數(shù)據(jù)采集精密同步設(shè)計(jì)方法j.計(jì)量學(xué)報(bào)， 2010，31(1): 68-70.7 買(mǎi)培培，蘇濤，齊紅濤.基于fpga的多路信號(hào)處理設(shè)計(jì)j.雷達(dá)科學(xué)與技術(shù), 2010,8(3): 234-238.8 吳振宇,常玉保，馮林.基于fpga和usb2.0的數(shù)據(jù)采集系統(tǒng)j.儀器儀表學(xué)報(bào)，2006, 27(1): 125-126.9 劉小林，范育兵，羅春暉.基于fpga的多通道數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)j.電子技術(shù)應(yīng)用，2009, 35(7): 42-44.10 黃善文,王學(xué)軍.基于usb和fpga的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)j.船舶電子工程, 2009, 30(9)： 126-129.11 douglas brooks.信號(hào)完整性問(wèn)題和印制電路板設(shè)計(jì)m.劉雷波，趙巖譯.北京:機(jī)械工業(yè) 出版,2005:101-103.12 秦劍,余群.基于高速pcb電路的信號(hào)完整性分析與設(shè)計(jì)j.電子質(zhì)量，2007，(5): 81-83.13 蘇海冰，張剛，郭帥.高速數(shù)字電路的信號(hào)完整性與電磁兼容性設(shè)計(jì)j.單片機(jī)與嵌入 式系統(tǒng)應(yīng)用，2010(5)：13-17.14 張偉，韓一明，吳新玲.基于fpga的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)j.電力情報(bào)，2002, (3);46-49.15 周軍，李廣波，董強(qiáng).基于fpga的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)c.中國(guó)電機(jī)工程學(xué)會(huì).中 國(guó)電機(jī)工程學(xué)會(huì)第十屆青年學(xué)術(shù)會(huì)議，吉林2008:2144-2147.16 劉昌偉，邵左文，畢文.基于lab view的usb接口多路高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)j 世界電子元器件，2008(12);85-88.17 鄭業(yè)民，董小舟.可編程邏輯器件開(kāi)發(fā)軟件quart us iim.北京:國(guó)防工業(yè)出版社， 2005;12-15.18 劉偉周，張文棟，任勇峰.基于ad9226的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)j.測(cè)試技術(shù)學(xué)報(bào)， 2004,9(18);169-172.19 溫國(guó)忠.jtag接口電路設(shè)計(jì)與應(yīng)用田.微計(jì)算機(jī)信息，2007，3(8): 298-302.20 胡凱，龔莉萍.基于usb2.0的數(shù)字高速采集設(shè)備設(shè)計(jì)j.通信技術(shù),2009，42(7)：45-47. 21 白同云，呂曉德.電磁兼容設(shè)計(jì)m.北京:北京郵電大學(xué)出版社，2002；2-322 孫繼業(yè)，趙亦工.高速數(shù)字系統(tǒng)印刷電路板的設(shè)計(jì)要點(diǎn)j.電子工程師 2001，27（12） 51-54.23 雷海衛(wèi)，劉俊.fpga中軟fifo設(shè)計(jì)與實(shí)現(xiàn)j.微計(jì)算機(jī)信息20081(24): 207-208. 指導(dǎo)教師簽名： 年 月 日 摘 要 隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)日新月異的發(fā)展，對(duì)連續(xù)模擬信號(hào)的數(shù)字化處理已經(jīng)滲透到科研、生產(chǎn)和生活的各個(gè)領(lǐng)域，因此數(shù)據(jù)采集與處理系統(tǒng)的應(yīng)用日益廣泛。在工業(yè)生產(chǎn)和科學(xué)研究中，對(duì)數(shù)據(jù)采集系統(tǒng)的性能要求越來(lái)越高，具備更高采集精度和速度的數(shù)據(jù)采集系統(tǒng)越來(lái)越受到青睞。 本文應(yīng)用現(xiàn)場(chǎng)可編程門(mén)陣列高速、高密度和設(shè)計(jì)靈活的特性，設(shè)計(jì)了一種基于fpga的高速數(shù)據(jù)采集系統(tǒng)，該系統(tǒng)以fpga作為整個(gè)系統(tǒng)的控制、處理核心，完成對(duì)ad轉(zhuǎn)換的數(shù)據(jù)進(jìn)行存儲(chǔ)和傳輸，最后用usb2.0總線(xiàn)傳送給計(jì)算機(jī)進(jìn)行處理、分析和顯示。fpga作為系統(tǒng)的核心控制芯片可提高系統(tǒng)穩(wěn)定性、減小設(shè)備體積。 論文提出了高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)方案，分為硬件設(shè)計(jì)和軟件設(shè)計(jì)兩部分。硬件設(shè)計(jì)主要包括電源電路、fifo存儲(chǔ)模塊、ad采樣及調(diào)理電路和usb接口電路的分析與設(shè)計(jì);軟件設(shè)計(jì)包括應(yīng)用vhdl語(yǔ)言實(shí)現(xiàn)fpga的時(shí)序控制和使用lab view設(shè)計(jì)上位機(jī)界面，接收、顯示采集的數(shù)據(jù)信息。其中，vhdl采用自上而下的設(shè)計(jì)的方法，分模塊完成fpga的邏輯功能。 最后將軟硬件結(jié)合實(shí)現(xiàn)系統(tǒng)并進(jìn)行了系統(tǒng)調(diào)試，應(yīng)用測(cè)試其采集速度和精度表明系統(tǒng)符合設(shè)計(jì)目標(biāo)。系統(tǒng)體積小、攜帶方便，可以應(yīng)用于工業(yè)測(cè)控、通信、醫(yī)療等信號(hào)處理領(lǐng)域，具有很高的性?xún)r(jià)比和較廣泛的應(yīng)用前景。 關(guān)鍵詞：fpga; 數(shù)據(jù)采集; fifo; usb; labview abstract along with the fast development of microelectronic technology and computer technology, the digitization of continuous analog signal has been applied to the scientific research, production and living field, and also the data acquisition and process system based on it is applied widely. because then requirement of performance data acquisition and process system is increasing, it is becoming very popular that has higher accuracy and speed of collecting data. in this paper, i design a high-speed data acquisition system. the system bases on the fpga performance of high-speed, high density, high systemic stability effectively reducing device size and flexible design. firstly, i use fpga as the system core of control and process. secondly, i finish the storage and transmission of the a/d convert data. finally, using usb2.0 sends data to computer for processing, analysis and display. the proposed design scheme of high-speed data acquisition system can be divided into hardware design and software design. the systemic hardware circuit design mainly includes power supply circuit, fifo storage circuit, a/d sampling circuit a/d conditioning circuit and usb interface circuit. in each module circuit, i have completed module circuit analysis, schematic design, hardware design and debugging. in the system software design，using vhdl language has completed the fpga sequential control. the computer interface is designed by lab view software. based on the top-down design method of vhdl language,the divided modules completes the fpga logic function. i use the lab view graphical programming language to design human-machine interface for receiving and displaying the collecting data. finally, i combine the hardware with software to realize the complete high-speed data acquisition system, and then carry out the systemic debugging. by the test case, it shows that the system accords with design target in acquisition speed and accuracy. the system is small size, easy to take, can be applied in industry measurement and control, communication, medical and signal processing field, has the very high performance-to-price ratio and the widespread application prospect.keywords ：fpga; data acquisition; fifo; universal serial bus; labview目 錄1 緒 論1 1.1發(fā)展背景和意義 2 1.2國(guó)內(nèi)外發(fā)展現(xiàn)狀 2 1.2.1數(shù)據(jù)采集技術(shù)的發(fā)展現(xiàn)狀2 1.2.2數(shù)據(jù)采集的應(yīng)用和發(fā)展2 1.3課題內(nèi)容32 數(shù)據(jù)采集與電路設(shè)計(jì)5 2.1數(shù)據(jù)采集理論分析 5 2.1.1奈奎斯特采樣定理 5 2.1.2信號(hào)完整性 6 2.1.3電源完整性 73 系統(tǒng)總體設(shè)計(jì)方案8 3.1系統(tǒng)總體方案設(shè)計(jì)和性能指標(biāo) 8 3.2.1硬件系統(tǒng) 9 3.2.2數(shù)據(jù)采集方案11 3.2.3 usb通信接口12 3.3軟件系統(tǒng)12 3.3.1硬件描述語(yǔ)言vhdl13 3.3.2 fpga內(nèi)部原理圖 14 3.3.3 lab view軟件應(yīng)用154 系統(tǒng)硬件設(shè)計(jì) 16 4.1硬件整體設(shè)計(jì)16 4.2信號(hào)調(diào)理電路16 4.3數(shù)據(jù)轉(zhuǎn)換電路17 4.3.1主控芯片的選取174.3.2數(shù)據(jù)轉(zhuǎn)換原理圖設(shè)計(jì)18 4.4 fpga設(shè)計(jì) 19 4.5 usb接口電路設(shè)計(jì)23 4.6電源設(shè)計(jì)24 4.7 pcb抗干擾設(shè)計(jì)255系統(tǒng)軟件設(shè)計(jì)28 5.1 vhdl設(shè)計(jì) 29 5.1.1 ad控制模塊設(shè)計(jì) 29 5.1.2時(shí)鐘控制模塊30 5.1.3 fifo控制模塊 31 5.1.4 usb接口控制模塊設(shè)計(jì)32 5.2 68013固件編程33 5.3 labview設(shè)計(jì)流程圖34 5.4系統(tǒng)應(yīng)用界面設(shè)計(jì)35結(jié) 論38參考文獻(xiàn) 39致 謝411 緒 論1.1發(fā)展背景和意義 隨著科技與信息技術(shù)不斷發(fā)展，使得信息采集、傳輸和存儲(chǔ)的速度不斷提高，數(shù)據(jù)存儲(chǔ)的容量不斷加大。在氣象、雷達(dá)、天氣預(yù)報(bào)、航天航空、通信等多個(gè)領(lǐng)域，要求的數(shù)據(jù)存儲(chǔ)的實(shí)時(shí)性強(qiáng)，速率高，穩(wěn)定性好，高速大容量數(shù)據(jù)存儲(chǔ)系統(tǒng)前景廣闊?，F(xiàn)在的數(shù)據(jù)存儲(chǔ)系統(tǒng)多數(shù)還是基于傳統(tǒng)pc結(jié)構(gòu)，這種結(jié)構(gòu)在存儲(chǔ)容量擴(kuò)展性，存儲(chǔ)速度，可靠性，容錯(cuò)性方面都有很大不足。對(duì)于許多行業(yè)，傳統(tǒng)的設(shè)備已經(jīng)不能滿(mǎn)足需求。而高端領(lǐng)域基于服務(wù)器的磁盤(pán)陣列等的數(shù)據(jù)存儲(chǔ)，主要應(yīng)用于電信、金融等民用領(lǐng)域，存儲(chǔ)速率雖然較高，價(jià)格也是極其高昂的。 如今,大規(guī)模集成電路和高性能fpga的飛速發(fā)展,為磁盤(pán)陣列開(kāi)發(fā)提供了另一種嶄新的模式。充分利用fpga編程靈活的特點(diǎn)，使用fpga實(shí)現(xiàn)磁盤(pán)協(xié)議生成相應(yīng)ip核，通過(guò)ip核的調(diào)用，可以組成任意的磁盤(pán)陣列形式，配合前端的高性能a/d器件，可以組成較為完善的數(shù)據(jù)采集存儲(chǔ)系統(tǒng)。新的磁盤(pán)陣列raid。在數(shù)字信號(hào)處理領(lǐng)域中，隨著器件的不斷更新和發(fā)展，芯片處理速度越來(lái)越快，在某些場(chǎng)合和領(lǐng)域中對(duì)數(shù)據(jù)采集速度也有更高的要求，這就使得高速數(shù)據(jù)采集系統(tǒng)應(yīng)用越發(fā)廣泛。在高速數(shù)據(jù)采集系統(tǒng)中，其核心器件是a/d轉(zhuǎn)換器，高采樣率、高精度的a/d轉(zhuǎn)換器性能決定了其高速數(shù)據(jù)采集系統(tǒng)的性能，同時(shí)為了解決采樣后續(xù)處理速度問(wèn)題，也需要后續(xù)處理采用高速處理芯片。 用數(shù)學(xué)理論和數(shù)字方式對(duì)信號(hào)進(jìn)行采集、轉(zhuǎn)換、濾波、分析、編碼和識(shí)別等處理，進(jìn)而變換為我們需要的信號(hào)形式的方法稱(chēng)為數(shù)字信號(hào)處理，計(jì)算機(jī)和專(zhuān)用處理器是數(shù)字信號(hào)處理常采用的兩種設(shè)備，前者主要應(yīng)用在大型實(shí)驗(yàn)室和理論研究方面;專(zhuān)用處理器在工業(yè)控制的相關(guān)領(lǐng)域應(yīng)用較為廣泛。目前完成常用的專(zhuān)用處理器有兩個(gè)途徑，一是應(yīng)用微處理器dsp結(jié)合軟件編程完成，二是使用現(xiàn)場(chǎng)可編程門(mén)陣列fpga通過(guò)可編程邏輯語(yǔ)言編程來(lái)實(shí)現(xiàn)，雖然軟件編程具有很大的靈活性，但由于dsp微處理器的指令是單周期的，它的操作數(shù)有限且受限于指令的串行模式，因而對(duì)于大規(guī)模高速運(yùn)算和處理不適用。當(dāng)前大容量、高速高密度的fpga采用硬件描述語(yǔ)言c vhdl, verilog hdl等)來(lái)實(shí)現(xiàn)整個(gè)系統(tǒng)，設(shè)計(jì)人員通過(guò)可編程邏輯器件能夠應(yīng)用并行處理技術(shù)完成對(duì)高速信號(hào)的采集、處理和分析，使用可編程邏輯語(yǔ)言通過(guò)模塊化設(shè)計(jì)就可以達(dá)到設(shè)計(jì)者期望的性能和指標(biāo)，很好的解決了高速信號(hào)處理過(guò)程中出現(xiàn)的問(wèn)題。 現(xiàn)代高速信號(hào)處理技術(shù)及算法理論已經(jīng)研究成熟，設(shè)計(jì)者只需要研究和分析系統(tǒng)如何實(shí)現(xiàn)及具體實(shí)現(xiàn)形式。在低速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)中mcu常作為cpu來(lái)實(shí)現(xiàn)系統(tǒng)的功能。而在高速數(shù)據(jù)采集系統(tǒng)中，mcu會(huì)限制系統(tǒng)的精度，并且隨著速度的提高adc, ram和mcu之間的時(shí)序同步問(wèn)題也會(huì)顯示出來(lái)。因此本系統(tǒng)使用了高速、多i/o口的fpga芯片來(lái)控制adc和ram等，因?yàn)榭删幊踢壿嬈骷pga與mcu比起來(lái):具有時(shí)鐘頻率高、工作效率高、運(yùn)行速度快、延時(shí)小和時(shí)序控制可以用硬件實(shí)現(xiàn)等諸多優(yōu)勢(shì)，并且fpga構(gòu)成的電路組成形式相對(duì)靈活，根據(jù)需要能夠添加外部控制、譯碼、通訊接口及擴(kuò)展電路。從而很好的解決了采樣速度過(guò)高和時(shí)序邏輯不同步的難點(diǎn)。 現(xiàn)場(chǎng)可編程邏輯門(mén)陣列(fpga:field programmable gate array）是一種新型高性能的可編程邏輯器件。fpga的集成度很高，其器件密度最高可達(dá)數(shù)千萬(wàn)門(mén)，可以完成極其復(fù)雜的時(shí)序與組合邏輯電路功能，尤其適用于高速、高密度的高端數(shù)字邏輯電路設(shè)計(jì)領(lǐng)域。可編程邏輯器件以其在數(shù)據(jù)采集及處理領(lǐng)域的高性能、高集成度和很好的時(shí)序控制功能等優(yōu)勢(shì)，在現(xiàn)代信號(hào)處理領(lǐng)域廣受歡迎。把現(xiàn)代信號(hào)對(duì)實(shí)時(shí)處理的要求和fpga設(shè)計(jì)的靈活性相結(jié)合起來(lái)，達(dá)到并行算法和硬件設(shè)計(jì)兩者的最優(yōu)配置，提升信號(hào)處理精度和運(yùn)行速度是現(xiàn)當(dāng)代數(shù)字信號(hào)處理領(lǐng)域的主流發(fā)展趨勢(shì)。依此本課題將對(duì)基于fpga的高速數(shù)據(jù)采集系統(tǒng)進(jìn)行研究和設(shè)計(jì)。 1.2國(guó)內(nèi)外發(fā)展現(xiàn)狀 1.2.1數(shù)據(jù)采集技術(shù)的發(fā)展現(xiàn)狀 隨著計(jì)算機(jī)技術(shù)的快速發(fā)展和數(shù)字信號(hào)處理理論的日益成熟，比如信號(hào)處理速度翻了三番以及計(jì)算機(jī)總線(xiàn)帶寬亦有了上百倍的提升，基于此，開(kāi)發(fā)人員在設(shè)計(jì)采集系統(tǒng)時(shí)的設(shè)計(jì)難度得到很好的降低，減少了系統(tǒng)的開(kāi)發(fā)周期，并且電子技術(shù)的發(fā)展和系統(tǒng)工藝的進(jìn)步也使系統(tǒng)成本得到很好的控制。同時(shí)通用串行總線(xiàn)接口(usb)及avalon總線(xiàn)在數(shù)據(jù)采集系統(tǒng)中的應(yīng)用日益增多，尤其usb接口在計(jì)算機(jī)上已成為主流設(shè)備。因而借助于 pc的小體積、易攜帶的采集系統(tǒng)受到更多使用者的喜愛(ài)。 隨著電子技術(shù)的不斷發(fā)展，為了提高數(shù)據(jù)處理系統(tǒng)的整體性能，具有高密度、高精度、高速度、低功耗和低價(jià)位的芯片正在成為主流應(yīng)用發(fā)展趨勢(shì)。一些ic器件研發(fā)公司推出了采樣速度達(dá)到1gsps的轉(zhuǎn)換芯片，這也就使高速數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)成為可能。maxim公司的max108芯片，采樣精度為8bit，采樣率可達(dá)1.5gsps，帶有片上2.2ghz采樣/保持放大器;美國(guó)仙童半導(dǎo)體公司生產(chǎn)的spt7760系列器件，具有8位采樣精度，采樣速率能夠達(dá)到1gsps;美國(guó)國(guó)家半導(dǎo)體公司生產(chǎn)的adc08x300芯片，8位采樣精度，采樣速率最大能夠達(dá)到3gsps。這些新產(chǎn)品相對(duì)于老產(chǎn)品的成本更低。 當(dāng)前國(guó)外的高速數(shù)據(jù)采集器生產(chǎn)單位較多且儀器性能優(yōu)良，比如頻譜信號(hào)。處理公司的超高速數(shù)據(jù)采集和處理系統(tǒng)，具有分辨率8bit、最高采樣速率為200msps;美國(guó) signaled公司推出的pda12a采集卡的采樣速率為125msps、分辨率為12bit。國(guó)外的采集器雖然在性能上有優(yōu)勢(shì)，但其價(jià)格非常昂貴。由于電子技術(shù)涉及的領(lǐng)域越來(lái)越廣，國(guó)內(nèi)市場(chǎng)對(duì)數(shù)據(jù)采集器的需求日增多，近年來(lái)，國(guó)內(nèi)有些單位也制造出一些采集器，但是性能不高，價(jià)格卻很高，普遍存在的問(wèn)題是體積大，攜帶不便。因此，本文旨在設(shè)計(jì)具有攜帶方便，性能穩(wěn)定，采集速率能滿(mǎn)足大多數(shù)場(chǎng)所要求的高速數(shù)據(jù)采集系統(tǒng)。 1.2.2數(shù)據(jù)采集的應(yīng)用和發(fā)展 從數(shù)據(jù)采集現(xiàn)有儀器和技術(shù)來(lái)看，具備低速、低分辨率的數(shù)據(jù)采集技術(shù)發(fā)展已經(jīng)很成熟，實(shí)現(xiàn)相對(duì)容易，利用單片dac, adc即可實(shí)現(xiàn)穩(wěn)定性和可靠性都很優(yōu)良的采集器，而高速、高分辨率的采集系統(tǒng)由于受到所用器件和技術(shù)的限制，產(chǎn)品相對(duì)較少。從國(guó)內(nèi)市場(chǎng)來(lái)說(shuō)，產(chǎn)品雖然具有價(jià)格優(yōu)勢(shì)，但由于歷史及技術(shù)等原因，儀器通常存在攜帶不便、通用性差，適應(yīng)工作現(xiàn)場(chǎng)的能力差等劣勢(shì)，很難形成規(guī)?；?、系列化、標(biāo)準(zhǔn)化的通用設(shè)備。而國(guó)外市場(chǎng)的產(chǎn)品，具有同類(lèi)指標(biāo)的儀器價(jià)格往往是國(guó)內(nèi)的幾倍甚至更高，使得在工業(yè)現(xiàn)場(chǎng)的應(yīng)用推廣的代價(jià)較高。1.3課題內(nèi)容 本課題內(nèi)容根據(jù)需要和市場(chǎng)需求，旨在完成具有12bit,64msps的高速數(shù)據(jù)采集系統(tǒng)的研制工作;以實(shí)現(xiàn)對(duì)模擬高頻信號(hào)的處理和控制。課題選用現(xiàn)場(chǎng)可編程邏輯器件fpga技術(shù),在alters公司的quart us ii開(kāi)發(fā)環(huán)境中應(yīng)用vhdl語(yǔ)言進(jìn)行fpga的編程與仿真，研究各模塊的設(shè)計(jì)方法和控制流程，結(jié)合usb2.0總線(xiàn)接口技術(shù)，以期實(shí)現(xiàn)系統(tǒng)與pc機(jī)連接，在pc上對(duì)數(shù)據(jù)進(jìn)行分析、顯示和監(jiān)控等，最后對(duì)系統(tǒng)性能指標(biāo)進(jìn)行驗(yàn)證。 本課題的主要研究?jī)?nèi)容如下: 1.對(duì)課題的背景進(jìn)行討論，分析課題的目的和發(fā)展意義，分析課題所具有的優(yōu)勢(shì)，介紹課題的研究?jī)?nèi)容。 2.對(duì)數(shù)據(jù)采集相關(guān)理論和技術(shù)進(jìn)行設(shè)計(jì)，并分析高頻電路設(shè)計(jì)中信號(hào)完整性和電源完整性的設(shè)計(jì)方法。 3.根據(jù)項(xiàng)目要求，結(jié)合當(dāng)前高速數(shù)據(jù)采集系統(tǒng)的發(fā)展現(xiàn)狀，提出高速數(shù)據(jù)采集系統(tǒng)的總體設(shè)計(jì)方案。 4.以可編程邏輯器件fpga為系統(tǒng)控制核心，結(jié)合具有usb2.0接口的微控制器cy7c68013芯片，對(duì)高速數(shù)據(jù)采集系統(tǒng)進(jìn)行硬件設(shè)計(jì)。 5.根據(jù)人機(jī)交互功能要求，對(duì)系統(tǒng)進(jìn)行軟件設(shè)計(jì)，研究基于lab view的系統(tǒng)上位機(jī)界面設(shè)計(jì)及用vhdl實(shí)現(xiàn)系統(tǒng)時(shí)序控制功能。 6.對(duì)系統(tǒng)進(jìn)行調(diào)試，并給出高速數(shù)據(jù)采集系統(tǒng)應(yīng)用實(shí)例，通過(guò)對(duì)測(cè)試結(jié)果比較和分析，來(lái)驗(yàn)證系統(tǒng)性能是否滿(mǎn)足設(shè)計(jì)要求。2 數(shù)據(jù)采集與電路設(shè)計(jì)2.1數(shù)據(jù)采集理論分析 將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，并由計(jì)算機(jī)進(jìn)行存儲(chǔ)、處理、顯示或打印的過(guò)程稱(chēng)為數(shù)據(jù)采集，分為采樣和量化兩個(gè)步驟，而實(shí)現(xiàn)相應(yīng)功能的系統(tǒng)稱(chēng)為數(shù)據(jù)采集系統(tǒng)(data acquisition system)。 計(jì)算機(jī)技術(shù)的進(jìn)步和普及提升了數(shù)據(jù)采集系統(tǒng)的技術(shù)水平。數(shù)據(jù)采集系統(tǒng)處理信號(hào)的基本組成模塊有五個(gè)，它的組成框圖如圖2-1所示。clk1clk2程控放大器 模擬信號(hào)輸入計(jì)算機(jī)a/d轉(zhuǎn)換器datadata數(shù)據(jù)緩沖時(shí)序邏輯控制 圖2-1數(shù)據(jù)系統(tǒng)采集圖 首先是放大器電路，在進(jìn)行數(shù)據(jù)處理之前，待處理的模擬信號(hào)一般是比較弱的低電平信號(hào)。為了充分利用adc的滿(mǎn)量程分辨率，放大器電路的功能是把來(lái)自前端的微弱的模擬信號(hào)放大。把待采集信號(hào)放大到與所選用的adc滿(mǎn)量程電壓相對(duì)應(yīng)的電平值，這是因?yàn)閍dc的分辨率是根據(jù)滿(mǎn)量程電壓來(lái)確定的。 其次是模數(shù)轉(zhuǎn)換電路，由于pc只能對(duì)數(shù)字量進(jìn)行處理、顯示及控制等操作，因于把模擬量轉(zhuǎn)換成數(shù)字量是一個(gè)至關(guān)重要的環(huán)節(jié)。根據(jù)需要選取相應(yīng)的模數(shù)轉(zhuǎn)換芯片就可以將經(jīng)放大電路放大的模擬量轉(zhuǎn)換為數(shù)字量。模數(shù)轉(zhuǎn)換電路 作為采樣通道的核心，它是限制系統(tǒng)采集速度和精度的主要因素，因此在設(shè)計(jì)過(guò)程中需要重點(diǎn)考慮。 再者是數(shù)據(jù)緩存電路，它是模數(shù)轉(zhuǎn)換器轉(zhuǎn)換后的數(shù)字量暫時(shí)的存儲(chǔ)場(chǎng)所，信息經(jīng)存儲(chǔ)電路通過(guò)相應(yīng)的接口總線(xiàn)傳輸給數(shù)據(jù)處理設(shè)備。選用合適的緩存電路可以提高數(shù)據(jù)采集系統(tǒng)的速率。 接下來(lái)是時(shí)序邏輯控制電路，采集系統(tǒng)各模塊正常工作的時(shí)序是按照確定的定時(shí)邏輯進(jìn)行的，如果定時(shí)有問(wèn)題就會(huì)嚴(yán)重影響系統(tǒng)的精度，因?yàn)殡娐分羞壿嬁刂乒δ苁歉鶕?jù)時(shí)序電路信號(hào)來(lái)工作的。 2.1.1奈奎斯特采樣定理 奈奎斯特采樣定理是:對(duì)一個(gè)具有有限頻譜的連續(xù)信；x(t)進(jìn)行采樣，當(dāng)采樣頻率為fs2fc，由采樣后得到的采樣信號(hào)x(nts)能無(wú)失真地恢復(fù)為原信; x(t)。其中fs是采樣頻率，fc是被采樣信號(hào)的最高頻率。該定理是數(shù)據(jù)處理技術(shù)中非常重要的依據(jù)。 在設(shè)計(jì)數(shù)據(jù)采集系統(tǒng)時(shí)，由于采集電壓的范圍、待測(cè)高頻信號(hào)的性質(zhì)和a/d采樣速率較高的原因，經(jīng)電路調(diào)試和fpga時(shí)序仿真，得到當(dāng)a/d采樣的頻率是最高輸入信號(hào)的四倍以上時(shí)，可以很好的完成數(shù)據(jù)轉(zhuǎn)換功能。 2.1.2信號(hào)完整性 信號(hào)完整性是指在數(shù)字電路設(shè)計(jì)中，信號(hào)在系統(tǒng)線(xiàn)路中的傳輸質(zhì)量，如果在規(guī)定的時(shí)間內(nèi)，信號(hào)可以不失真地從發(fā)送端傳輸?shù)浇邮斩耍驼f(shuō)該信號(hào)是完整的。信號(hào)完整性在高速系統(tǒng)設(shè)計(jì)中需要嚴(yán)格對(duì)待，實(shí)際電路設(shè)計(jì)中，信號(hào)在任何一個(gè)線(xiàn)路出現(xiàn)問(wèn)題都會(huì)導(dǎo)致系統(tǒng)功能無(wú)法實(shí)現(xiàn)。信號(hào)完整性問(wèn)題的根源在于信號(hào)上升時(shí)間的減小，信號(hào)完整性問(wèn)題可以概括為以下兩個(gè)方面:一是信號(hào)傳輸過(guò)程中傳輸電路的作用及影響;二是如何調(diào)整傳輸電路使信號(hào)完整性更加優(yōu)良。如果不同傳輸線(xiàn)路中信號(hào)的相互干擾可以忽略，以及信號(hào)在通過(guò)傳輸線(xiàn)路后，信號(hào)無(wú)損耗或者損耗在誤差范圍內(nèi)就表明電路系統(tǒng)具有良好的信號(hào)完整性。 在電路設(shè)計(jì)中信號(hào)完整性問(wèn)題表現(xiàn)形式多種多樣，比如衰減、串?dāng)_、反射、振蕩、上沖、下沖、開(kāi)關(guān)噪聲、傳輸線(xiàn)分析等多種形式，經(jīng)分析總結(jié)我們可以把信號(hào)完整性問(wèn)題劃分為四種情況:依次為系統(tǒng)電磁兼容、單一網(wǎng)絡(luò)的信號(hào)質(zhì)量、不同信號(hào)線(xiàn)之間的串?dāng)_、電源和地噪聲。 2.1.3電源完整性 電源完整性同樣在高速系統(tǒng)設(shè)計(jì)中有著重要地位，實(shí)際電路設(shè)計(jì)中，系統(tǒng)供電電源的質(zhì)量是系統(tǒng)穩(wěn)定性和可靠性的主要標(biāo)志。電源完整性是電路系統(tǒng)中特定電源及地與理想狀態(tài)的接近程度。好的電源完整性，就是指電源具有穩(wěn)定的供電和完整、統(tǒng)一的參考地，并且能夠給系統(tǒng)信號(hào)線(xiàn)路提供完整的閉合回路。在現(xiàn)實(shí)設(shè)計(jì)中是不可能實(shí)現(xiàn)的，這是因?yàn)殡娐废到y(tǒng)中總是存在著不同程度的干擾和不同頻率的噪聲。 在系統(tǒng)設(shè)計(jì)過(guò)程中，分析電源完整性，可以通過(guò)做pcb時(shí)進(jìn)行布線(xiàn)后仿真,來(lái)檢查系統(tǒng)的信號(hào)是否出現(xiàn)去禍電容設(shè)計(jì)不當(dāng)、地層設(shè)計(jì)不合理、地彈和電流分配不均勻等現(xiàn)象。如果是供電電壓壓降問(wèn)題,可通過(guò)以下幾個(gè)方面給予解決: 1.盡可能確保電源線(xiàn)路的通暢，要選擇正確的鋪地和管腳焊接方式,盡量加粗電源線(xiàn)和地線(xiàn)，使線(xiàn)路的阻抗較小,從而使電源電流通路良好。2.盡可能增加大電流層的銅厚,比如把同一網(wǎng)絡(luò)的電源鋪設(shè)在多層，這樣可以使大電流順利的傳輸,同時(shí)線(xiàn)路上產(chǎn)生的壓降也會(huì)很小。如果是地彈現(xiàn)象,應(yīng)對(duì)策略有以下幾種: 1.降低芯片內(nèi)部電流變化率，這需要從芯片內(nèi)部的驅(qū)動(dòng)器速率著手，由于現(xiàn)代大規(guī)模集成電路設(shè)計(jì)的方向是更快、更密和功能更強(qiáng)，因而這種方式可行性較差。 2.降低系統(tǒng)施加于電源的電感，高速電路板設(shè)計(jì)中通過(guò)采用自己的電源層，盡量讓電源和地處于同一平面，都可以減少對(duì)電源形成的電感。 3.減小芯片因封裝產(chǎn)生的電源管腳與地管腳之間的電感，比如減短管腳焊接連線(xiàn)長(zhǎng)度，盡量在電路板上進(jìn)行大面積鋪銅。另外通過(guò)把電源和地的管腳成對(duì)布置來(lái)增加電源和地的禍合電感同樣也可以降低系統(tǒng)總的電感。3系統(tǒng)總體設(shè)計(jì)方案3.1系統(tǒng)總體方案設(shè)計(jì)和性能指標(biāo)依據(jù)數(shù)據(jù)處理的發(fā)展現(xiàn)狀和現(xiàn)有技術(shù)，本設(shè)計(jì)以可編程邏輯器件fpga作為數(shù)據(jù)采集系統(tǒng)控制核心，主要包括模擬數(shù)據(jù)采集電路、fpga時(shí)序邏輯控制模塊、fifo數(shù)據(jù)緩存電路，usb通信接口電路和電源模塊等幾部分。其中fpga核心編制邏輯主要負(fù)責(zé)產(chǎn)生各部分的控制信號(hào)，完成對(duì)整個(gè)系統(tǒng)的邏輯編制，并對(duì)所采集的數(shù)據(jù)進(jìn)行存儲(chǔ)和傳輸。系統(tǒng)采用40mhz晶振輸入，通過(guò)fpga設(shè)計(jì)的鎖相環(huán)和分頻電路可以產(chǎn)生不同的時(shí)鐘輸出，提供系統(tǒng)工作需要。數(shù)據(jù)采集模塊主要完成對(duì)模擬信號(hào)的a/d轉(zhuǎn)換;fifo存儲(chǔ)電路是a/d轉(zhuǎn)換后的數(shù)據(jù)暫存空間;usb通信接口電路實(shí)現(xiàn)數(shù)據(jù)與計(jì)算機(jī)的傳輸。