微機(jī)原理x系列結(jié)構(gòu)微處理器與.ppt

第 2 章 80x86系列結(jié)構(gòu)微處理器與8086,復(fù)習(xí),（8A）H=（ ）D 微處理器、微型計(jì)算機(jī)和微型計(jì)算機(jī)系統(tǒng)的區(qū)別是什么？ 奔騰系列的微處理器的字長是多少？ 后期進(jìn)一步掌握：CPU的內(nèi)部結(jié)構(gòu)、程序的執(zhí)行過程和尋址方式,第 2 章 80x86系列結(jié)構(gòu)微處理器與8086,本章講述： 2.1 80x86系列微處理器是8086的延伸 2.2 8086的功能結(jié)構(gòu) 2.3 8086微處理器的執(zhí)行環(huán)境,2.1 80x86系列微處理器是8086的延伸,功能擴(kuò)展 從16位擴(kuò)展為32位，目前正向64位轉(zhuǎn)移 32位地址的尋址空間為4GB，大于主流計(jì)算機(jī)實(shí)際內(nèi)存配置，尚有應(yīng)用余地 從實(shí)模式至保護(hù)模式 實(shí)現(xiàn)操作系統(tǒng)核心程序和應(yīng)用程序的嚴(yán)格隔離，多任務(wù)之間完全隔離 虛擬內(nèi)存：勻出一部分硬盤空間來充當(dāng)內(nèi)存使用。當(dāng)內(nèi)存耗盡時(shí)，電腦就會(huì)自動(dòng)調(diào)用硬盤來充當(dāng)內(nèi)存,流水線：在CPU中把一條指令分解成多個(gè)可單獨(dú)處理的操作，使每個(gè)操作在一個(gè)專門的硬件站（stage）上執(zhí)行，這樣一條指令需要順序地經(jīng)過流水線中多個(gè)站的處理才能完成，但是前后相連的幾條指令可以依次流入流水線中，在多個(gè)站間重疊執(zhí)行，因此可以實(shí)現(xiàn)指令的并行處理。,2.1 80x86系列微處理器是8086的延伸,80x86性能的提高：流水線、超標(biāo)量與CACHE,五級(jí)流水線： PF(預(yù)取)：處理器從代碼cache中預(yù)取指令 D1(譯碼階段1)：處理器對(duì)指令譯碼確定操作碼和尋址信 息。 D2(譯碼階段2)：產(chǎn)生訪問存儲(chǔ)器的地址 EX(執(zhí)行)：處理器或者訪問數(shù)據(jù)cache，或者利用ALU等功能單元計(jì)算結(jié)果 WB(寫回)：利用指令運(yùn)行結(jié)果更新寄存器和標(biāo)志寄存器,80x86性能的提高：流水線、超標(biāo)量與CACHE,2.1 80x86系列微處理器是8086的延伸,80486的指令分PF、D1、D2、EX、WB五個(gè)操作步驟,0,1,2,3,4,5,6,8,7,時(shí)間,i1,i2,i3,i4,2.1 80x86系列微處理器是8086的延伸,2、超標(biāo)量：配置多個(gè)執(zhí)行部件和指令譯碼電路， 能同時(shí)執(zhí)行多條指令。,Pentium由三個(gè)執(zhí)行單元組織而成，一個(gè)執(zhí)行浮點(diǎn)指令，另兩個(gè)執(zhí)行整型指令（U流水線和V流水線），這意味著Pentium同時(shí)可以執(zhí)行三條指令,超標(biāo)量,2.1 80x86系列微處理器是8086的延伸,3、CACHE 存儲(chǔ)器的集成度和工作速度相對(duì)于CPU差一個(gè)數(shù)量級(jí) 減少存儲(chǔ)器中取指令和數(shù)據(jù)的時(shí)間，利用指令執(zhí)行的局部性原理，把近期可能用到的指令與數(shù)據(jù)放在工作速度比存儲(chǔ)器更高的緩存中,2.2 8086的功能結(jié)構(gòu),指令的執(zhí)行過程 取指令 指令譯碼 指令執(zhí)行 在指令執(zhí)行時(shí)根據(jù)需要在存儲(chǔ)器中存取操作數(shù)。 在8位微處理器中 指令都是直接從存儲(chǔ)器中取出 處理器串行工作,2.2 8086的功能結(jié)構(gòu),串行工作方式,1）CPU執(zhí)行指令時(shí)總線處于空閑狀態(tài) 2）CPU訪問存儲(chǔ)器(存取數(shù)據(jù)或指令)時(shí)要等待總線操作的完成,時(shí)間,缺點(diǎn)：CPU無法全速運(yùn)行 解決：總線空閑時(shí)預(yù)取指令，使CPU需要指令時(shí)能立刻得到,2.2 8086的功能結(jié)構(gòu),從功能上來說分成兩大部分，總線接口單元 BIU（Bus Interface Unit)和執(zhí)行單元 EU（Execution Unit). BIU:負(fù)責(zé)與存儲(chǔ)器接口，即8086與存儲(chǔ)器之間的信息傳送，都是由BIU負(fù)責(zé)進(jìn)行的,即： (1) BIU從內(nèi)存的指定部分取出指令，送至指令隊(duì)列排隊(duì)。 (2) 從內(nèi)存的指定部分取出執(zhí)行指令時(shí)所需的操作數(shù)，送至EU部分 EU: 負(fù)責(zé)指令的執(zhí)行,內(nèi)部暫存器,IP,ES,SS,DS,CS,輸入/輸出控制電路,外部總線,執(zhí)行部分控制電路,1 2 3 4 5 6,ALU,標(biāo)志寄存器,AH AL,BH BL,CH CL,DH DL,SP,BP,SI,DI,通用 寄存 器,地址加法器,指令隊(duì)列緩沖器,執(zhí)行部件 （EU),總線接口部件 （BIU),16位,20位,16位,8位,2.2 8086的功能結(jié)構(gòu),AX BX CX DX, 算術(shù)邏輯單元 負(fù)責(zé)各種算術(shù)和邏輯運(yùn)算。 地址加法器 將左移 4 位的段寄存器的內(nèi)容與偏移地址相加，形成 20 位的物理地址， 以便對(duì) 1 兆空間的存儲(chǔ)器尋址。 指令隊(duì)列 指令隊(duì)列中包含若干個(gè)（80866個(gè)）8 位寄存器，用于順序存放從存儲(chǔ)器中取出的指令，供執(zhí)行單元執(zhí)行。 輸入/輸出控制電路 提供系統(tǒng)總線的控制信號(hào)，實(shí)現(xiàn)數(shù)據(jù)、地址和狀態(tài)信息的分時(shí)傳送。 執(zhí)行單元控制電路 控制、定時(shí)與狀態(tài)邏輯電路。用于控制執(zhí)行單元中各部件按指定的要求協(xié)調(diào)工作。,2.2 8086的功能結(jié)構(gòu),并行工作方式,BIU,8086微處理器的執(zhí)行順序,EU,8086的并行流水線操作,CPU包括兩大部分：EU和BIU BIU不斷地從存儲(chǔ)器取指令送入IPQ，EU不斷地從IPQ取出指令執(zhí)行 EU和BIU構(gòu)成了一個(gè)簡(jiǎn)單的2工位流水線 指令預(yù)取隊(duì)列IPQ是實(shí)現(xiàn)流水線操作的關(guān)鍵（類似于工廠流水線的傳送帶） 新型CPU將一條指令劃分成更多的階段，以便可以同時(shí)執(zhí)行更多的指令 例如，PIII為14個(gè)階段，P4為20個(gè)階段(超級(jí)流水線),2.3 8086微處理器的執(zhí)行環(huán)境,AH AL BH BL CH CL DH DL,AX BX CX DX,SP BP SI DI,IP FLAG,CS DS SS ES,(A) 累加器 基地址寄存器 計(jì)數(shù)器 數(shù)據(jù)寄存器,堆棧指針寄存器 基地址寄存器 源變址寄存器 目的變址寄存器,(PC) 指令指針寄存器 (PSW) 狀態(tài)標(biāo)志寄存器,代碼段寄存器 數(shù)據(jù)段寄存器 堆棧段寄存器 附加段寄存器,通用寄存器,控制寄存器,段寄存器,8位寄存器,16位寄存器,執(zhí)行環(huán)境包括內(nèi)存地址空間和各類寄存器,狀態(tài)標(biāo)志寄存器,進(jìn)位標(biāo)志C（Carry Flag）當(dāng)結(jié)果的最高位產(chǎn)生一個(gè)進(jìn)位或借位，則C=1，否則C=0。 溢出標(biāo)志O（Overflow Flag）在算術(shù)運(yùn)算中，帶符號(hào)數(shù)的運(yùn)算結(jié)果超出了8位或16位 帶符號(hào)數(shù)能表達(dá)的范圍，則O=1，否則O=0。 8位（字節(jié)）運(yùn)算 -128 +127 16位（字） 運(yùn)算 -32768 +32767 符號(hào)標(biāo)志S（Sign Flag） 結(jié)果的最高位（D15或D7）為1，則S=1，否則 S=0。 零標(biāo)志Z（Zero Flag） 若運(yùn)算的結(jié)果為0，則Z=1，否則Z=0。 奇偶標(biāo)志P（Parity Flag） 若結(jié)果中1的個(gè)數(shù)為偶數(shù)，則P=1，否則，P=0。 輔助進(jìn)位標(biāo)志A（Auxitiary Flag） 在字節(jié)操作時(shí)，由低半字節(jié)(第3位)向高半字節(jié)， 字操作時(shí)低字節(jié)向高字節(jié)有進(jìn)位或借位，則A=1，否則A=0。 方向 標(biāo)志（Direction Flag） D=1 ，串操作時(shí)地址自動(dòng)減量，D=0，串操作時(shí)地址自 動(dòng)增量。 中斷允許標(biāo)志（Interruptenable Flag） I=1，則允許CPU接收外部的中斷請(qǐng)求， I=0，則屏蔽外部中斷請(qǐng)求。 追蹤標(biāo)志（Trace Flag） T=1，使處理進(jìn)入單步方式，以便于調(diào)試。,例：兩個(gè)帶符號(hào)數(shù) 64 h , 64 h 相加。 0 1 1 0 0 1 0 0 + 0 1 1 0 0 1 0 0 1 1 0 0 1 0 0 0,O=1（運(yùn)算結(jié)果超過127）； S=1 ； （符號(hào)標(biāo)志） Z=0 ；（是否為0） A=0 ；（輔助進(jìn)位標(biāo)志） P=0 ；（奇偶標(biāo)志） C=0 。（進(jìn)位、借位標(biāo)志）,三、存儲(chǔ)器組織 1. 存儲(chǔ)器分段 8086有20條地址線，它的直接尋址能力為 220=1M，所以在一個(gè)8086組成的系統(tǒng)中，可以有多達(dá)1M字節(jié)的存儲(chǔ)器，這1M字節(jié)在邏輯上可以組成一個(gè)線性矩陣，地址從00000到FFFFF。給定一個(gè)20位的地址，就可以從中取出所需的指令和數(shù)據(jù)。 在8086內(nèi)部，ALU 能進(jìn)行16位的運(yùn)算，有關(guān)地址寄存器如：IP、SP、BX、BP、SI、DI等都是16位的，因而對(duì)地址的運(yùn)算也只能是16位。其尋址的范圍最多是216=64K。 在8086中怎樣形成這20位的地址呢？分段！ 將內(nèi)存的1M字節(jié)以64K為范圍，分成若干段；在8086中設(shè)置4個(gè)段寄存器CS、DS、SS、ES，在尋址一個(gè)具體的內(nèi)存單元（物理地址）時(shí)，由一個(gè)段寄存器中保存的16位基地址，加上由IP（或SP，或BP，或BX，或SI，或DI）中保存的、可由CPU處理的16位偏移量，來形成20位的物理地址。 在形成物理地址時(shí)，地址加法器將段寄存器中的16位數(shù)左移4位，然后與16位偏移地址相加，形成20位的物理地址。,三、存儲(chǔ)器組織,當(dāng)前可尋址的存儲(chǔ)器段（堆棧段和附加段重疊）,存儲(chǔ)器單元地址的表示,（1）偏移地址以16位二進(jìn)制數(shù)表示某段內(nèi)存儲(chǔ)器 單元的地址。,（2）邏輯地址以段地址與偏移地址同時(shí)表示某存 儲(chǔ)器單元的地址。,（3）物理地址表示某存儲(chǔ)器單元的實(shí)際接線地址。 即表示存儲(chǔ)器單元的唯一地址。,存儲(chǔ)器單元物理地址的計(jì)算,偏移地址：IP（指令指針） SP（堆棧指示器） BX（基址指針） BP（基數(shù)指示器） SI（源變址寄存器）DI（目的源變址寄存器）,段地址：CS（代碼段段寄存器）DS（數(shù)據(jù)段段寄存器） SS（堆棧段段寄存器） ES（附加段段寄存器）,舉例:,（1）計(jì)算存儲(chǔ)器單元11A7：D870的物理地址。,存儲(chǔ)器單元的邏輯地址 11A7：D870,段地址 偏移地址,物理地址 = （11A7H 10H）+ D870H,= 11A70H + D870H,= 1F2E0H,（2）已知某數(shù)據(jù)段段地址為121AH，請(qǐng)寫出該數(shù)據(jù)段 首、末單元的物理地址。,首物理地址=（121A 10H）+0000H=121A0H,該段最大存儲(chǔ)容量為64K（216= 10000H）,末物理地址=首物理地址+（216 -1）,=121A0H+FFFFH,數(shù)據(jù)段段地址 （DS）=121AH,=2219FH,1 1 A 7 0 H + D 8 7 0 H 1 F 2 E 0 H,1 2 1 A 0 H + F F F F H 2 2 1 9 F H,20,220=FFFFF h+1,00000 h 00001 h 00002 h 00003 h,FFFFE h FFFFF h,16,216=FFFF h+1,10000 h 10001 h 10002 h 1FFFE h 1FFFF h,10000 h 10001 h 1FFFF h,1000:0000 h 1000:0001 h 1000:0002 h