篇章習(xí)題解答.pdf

54 第三篇第三篇 第第 2 章章習(xí)題習(xí)題 題題 3.2.1 所示電路中，D1、D2為硅二極管，導(dǎo)通壓降為 0.7V。 （1）B端接地，A 接 5V 時(shí)，VO等于多少伏？ （2）B端接 10V，A 接 5V 時(shí)，VO等于多少伏？ （3）B端懸空，A 接 5V，VO等于多少伏？ （4）A 接 10k 電阻，B懸空，VO端電壓等于多少伏？ 題題圖圖 3.2.1 解：該題在各種輸入電壓下，主要決定二極管導(dǎo)電還是不導(dǎo)電，然后決 定輸出電壓，請見表。 輸 入 二極管工作情況 輸出電壓 A B D1 D2 VO 5V 0V 截止 導(dǎo)電 07V 5V 10V 導(dǎo)電 截止 57V 5V 懸空 導(dǎo)電 截止 57V 10K 懸空 導(dǎo)電 截止 535V 題題 3.2.2 在題3.2.1 的電路中，若在 A、B端加如題圖 3.2.2 所示波形，試 畫出 VO端對應(yīng)的波形，并標(biāo)明相應(yīng)的電平值。 題圖題圖 3.2.2 55 解：根據(jù)電路圖，電路是一個(gè)“與”邏輯功能，當(dāng)加上二極管導(dǎo)電后的 壓降，則輸出高電平為 5.7V，輸出低電平時(shí)為 0.7V 電壓。所以波形圖如圖 所示： 題題 3.2.3 試寫出題圖 3.2.3 所示邏輯電路的輸出函數(shù) Y1及 Y2表達(dá)式, 并 畫出相應(yīng)的邏輯圖形符號。 題圖題圖 3.2.3 解：這是一個(gè)射極耦合邏輯門電路（ECL） ，T1和 T2的集電極和 A、B 間是或非邏輯關(guān)系，T3集電極和 A、B間構(gòu)成或邏輯關(guān)系，而 T4和 T5是射 極輸出，所以：Y1輸出是或邏輯關(guān)系，Y2是或非邏輯關(guān)系。BAY 1 ， BAY 2 ，其邏輯符號為： 56 題題 3.2.4 已知TTL反相器的電壓參數(shù)為VOFF=0.8V， VOH=3V， VTH=1.4V， VON=1.8V，VIL=03V，VCC=5V，試計(jì)算其高電平輸入信號噪聲容限 VNH和 低電平輸入信號噪聲容限 VNL。 解：低電平輸入信號噪聲容限： VVVV oLoffNL 5 . 03 . 08 . 0 高電平輸入噪聲容限： VVVVVV OnOHIHHNH 2 . 18 . 10 . 3 0 題題 3.2.5 TTL 門電路如題圖 3.2.5 所示，已知門電路參數(shù) IIH/IIL=25A / 1.5mA，IOH/IOL=-500A/12mA。 （1）求門電路的扇出系數(shù) NO； （2）若電路中的扇入系數(shù) NI為 4，則扇出系數(shù) NO又應(yīng)為多少？ 題圖 3.2.5 解： （1）低電平輸出扇出系數(shù)：4 25 . 1 12 | max 0 OL V IL OL L I I N 高電平輸出扇出系數(shù)：10 225 500 | min 0 OH V IH OH H I I N 扇出系數(shù)為 N0=4（個(gè)門） （2）如果門的扇入為 4，則低電平和高電平扇出分別為 2 和 5 個(gè)同類 門。 扇出系數(shù)為 N0=2（個(gè)門） 57 題題3.2.6 TTL門 電 路 如 題 圖3.2.6所 示 。 已 知 門 的 參 數(shù) VOH/VOL=3.6V/0.1V，VIHmin/VILmax=2.8V/0.4V，IIH/IIL=20uA/-10mA。為了實(shí) 現(xiàn)圖示的邏輯關(guān)系，試確定電阻 R 取值范圍。 題圖題圖 3.2.6 解： 這是一個(gè)門與門之間的驅(qū)動(dòng)問題， 前一級門的輸出高電平必須大于 后級輸入高電平最小值，前級 的輸出低電平必須低于后級門的輸入低電平 最大值，因此： 20 40 8 . 26 . 3 a VV R ； 而前級門的輸出電流應(yīng)該滿足后級門的灌拉電流要求。 題題3.2.7 TTL 門 電 路 如 題 圖3.2.7所 示 ， 已 知 門 的 參 數(shù) VOH/VOL=3.6V/0.1V ， VIHmin/VILmax=2.8V/0.4V ， IIH/IIL=40uA/-10mA ， IOH/IOL=-500A/12mA。為了實(shí)現(xiàn)圖示邏輯關(guān)系，試確定電阻 R 取值范圍。 題圖題圖 3.2.7 解： 因?yàn)殡娐肥侵苯舆B接到下一級， 所以前級的輸出電平符合后級的要 求，只要考慮前級的輸出電流保證能驅(qū)動(dòng)后級即行。 當(dāng) 拉 電 流 負(fù) 載 時(shí) ， 電 阻R上 只 允 許 流 過 電 流 ,420402500AIR所以電阻應(yīng)小于：KR67. 6 42. 0 8 . 2 ； 而 灌電流負(fù)載時(shí)可以不考慮。 題題 3.2.8 與非門組成如題圖 3.2.8 所示電路。輸入為方波。 （1）若不考慮門的平均傳輸時(shí)間，試畫出輸出 VO的波形。 （2）若門的平均傳輸時(shí)間為 tpd，且相等，試畫出輸出 VO和 VO的波 58 形。 題圖題圖 3.2.8 解： （1）不計(jì)平均傳輸延遲時(shí)間時(shí)的波形： (2) 當(dāng)考慮門的傳輸延時(shí)的波形： 題題 3.2.9 試對題圖 3.2.9 所示兩種 TTL 門電路， 畫出它們在所示 A、 B、 C 等輸入信號作用下的輸出波形。 VI t V0 t V0 t 59 題圖題圖 3.2.9 解： 第一個(gè)圖是一個(gè)與門電路， 第二個(gè)電路是一個(gè)三態(tài)輸出的異或非門 電路，電路中用箭頭表示輸入電平極性，低電平輸入，低電平輸出。 ABBAL 1 1, 0, 2 2 CL CBAL 高阻態(tài) 題題 3.2.10 題圖 3.2.10 是兩個(gè)用 74 系列門電路驅(qū)動(dòng)發(fā)光二極管的電路， 要求 VI=VIH或 VI=VIL時(shí)發(fā)光二極管 D 導(dǎo)通并發(fā)光 。已知發(fā)光二極管的導(dǎo) 通電流為 10mA，試問應(yīng)選用(a)、(b)中的哪一個(gè)電路？請說明理由。 60 （a） （b） 題圖題圖 3.2.10 解：從原理上講，二種驅(qū)動(dòng)電路都可以，但是從門電路的拉電流和灌電 流能力講，因拉電流能力弱，門電路提供不出 10mA 電流，灌電流能力強(qiáng)， 所以應(yīng)該是(a)電流驅(qū)動(dòng)。 題題 3.2.11 在題圖 3.2.11 所示由兩反相器輸出端相接構(gòu)成的邏輯電器中， 若它們的輸入 A、B是相互交替地為邏輯 1、0，并驅(qū)動(dòng)管子為為飽和導(dǎo)電， 則晶體管 T1、 T2的集電極電流將是： A 0； B VCC/RC； C 2VCC/RC； D VCC/2RC。 題圖題圖 3.2.11 解：其交替輸入高低電平下，T1和 T2將輪流飽和導(dǎo)電，所以集電極電 流近似為：C2VCC/RC 題題 3.2.12 寫出題圖 3.2.12 所示門電路的輸出表達(dá)式 Y，并畫出相應(yīng)的 邏輯符號。 題圖題圖 3.2.12 解：電路為 4 只管子并聯(lián)使用，所以，該電路實(shí)現(xiàn)的是一個(gè)4 變量的或 非邏輯功能。即：DCBADCBAYYY21 61 題題 3.2.13 寫出題圖 3.2.13 所示邏輯門電路的輸出表達(dá)式 F，并畫出相 應(yīng)的邏輯符號。 題圖題圖 3.2.13 解：電路是二個(gè) TTL 與非門的并聯(lián)，其中的 A、B、C 實(shí)現(xiàn)與擴(kuò)展，所 以電路是一個(gè)與-或非功能電路。輸出邏輯關(guān)系為： DEABCDEABCF 題題 3.2.14 已知 TTL 緩沖器 7404 （集電極開路門 （OC 門） ） 的參數(shù)如下： VOH=3.0V（max） ，VIH=2.0V；VOL=0.4V，VIL=0.8V；IOH=250A， IIH=40A；IOL=40mA，IIL=1.6mA 若將 7 個(gè)這樣的 OC 門輸出相連后，再去驅(qū)動(dòng) 7 個(gè)標(biāo)準(zhǔn)的 TTL 門（74 系列） ，試決定 OC 門的電源電壓 VCC，及外接集電極電阻 RC。 解：這是 OC 門驅(qū)動(dòng) TTL 門電路的問題。7 個(gè) OC 門連接后的輸出電流能力 如下：IOHmax=7(-0.25)=-1.75mA,IOLmax=740=280mA； 則 OC 門輸出高電平時(shí)， 題題 3.2.15 題圖 3.2.15 所示電路為一信息傳輸?shù)目偩€系統(tǒng)，任何時(shí)刻它 62 只能允許有一個(gè)門驅(qū)動(dòng)總線，試計(jì)算該系統(tǒng)最大可能連接的驅(qū)動(dòng)門數(shù)目 N。 設(shè)三態(tài)門輸出高阻時(shí)的漏電流為40A， 正常工作時(shí)IOH=5.2mA， IIH=40A。 題圖題圖 3.2.15 題題 3.2.16 現(xiàn)有 5 個(gè)集電極開路的 TTL 門構(gòu)成的“線與”輸出系統(tǒng)，并 帶有同類門 6 個(gè)作負(fù)載，如題圖 3.2.16 所示。已知 VOH=2.4V，VOL=0.4V， IOH=250A，IOL=16mA，IIH=40A，IIL=1.6mA，VCC=5V試選擇合適的 電阻 RC值 題圖題圖 3.2.16 題題 3.2.17 對題圖 3.2.17 所示標(biāo)準(zhǔn) TTL 與非門， 若 B端分別接電壓 0V、 0.2V、3.6V 及 5V，試問 A 輸入端上電壓表的讀數(shù)各為多少？將結(jié)果填入表 中。 63 題圖題圖 3.2.17 解：當(dāng) B端連接+5V 和+3.6V 的時(shí)候，電壓表量到的電壓近似為 1.4V； 當(dāng) B連到+0。2V 和 0V 時(shí)，測到的分別是+0。2V 和 0V 電壓。 題題 3.2.18 題圖 3.2.18 所示為兩種門電路的電壓傳輸特性，是在相同電 源電壓下（+5V）測得的，由此可看出實(shí)線為什么門電路；而虛線則又為什 么門電路？ 題圖題圖 3.2.18 解：實(shí)線是 CMOS 門電路，虛線是 TTL 集成邏輯運(yùn)門電路。 題題 3.2.19 試寫出題圖 3.2.19 所示 CMOS 邏輯電路的輸出（P，F(xiàn)）表達(dá) 式，輸入變量為 A、B、C，并畫出相應(yīng)的邏輯符號。 題圖題圖 3.2.19 解： 因 CMOS 門電路中的 NMOS 和 PMOS 是成對出現(xiàn)的特點(diǎn)， 所以下 列幾點(diǎn)的邏輯關(guān)系分別是： BAD，DABP， 64 高阻態(tài) F PF 1 0 C C 0 1 C C 題題 3.2.20 試寫出題圖 3.2.20 所示 CMOS 邏輯電路的輸出（P、Q）表達(dá) 式，輸入變量為 A、B、C、D 及 E；并畫出相應(yīng)邏輯符號 題圖題圖 3.2.20 解：因?yàn)?CMOS 中的 PMOS 和 NMOS 管總是成對出現(xiàn)的，而 P 和 Q 經(jīng)傳輸門門控制，所以有表達(dá)式； ECDABEPQ 題題 3.221 對于題圖 3.221 所示邏輯電路，當(dāng)用 TTL 器件構(gòu)成時(shí)，其 輸出邏輯關(guān)系為CBAYT ；當(dāng)用 CMOS 器件構(gòu)成時(shí)，輸出 YC =_1_ 題圖題圖 3.221 題題 3.222 試分析題圖 3.222 (a) 、(b)所示電路的邏輯功能。寫出 Y、 Y2的邏輯表達(dá)式。圖中的門電路均為 CMOS 門電路，這種連接方式能否用 65 于 TTL 門電路？ 題圖題圖 3.222 解：根據(jù)電路有 Y1和 Y2表達(dá)式： ABCDEFDEFABCY 1 FEDCBAFEDCBAY 2 這是一種“與”和“或”輸入端的擴(kuò)展電路。 這種連接不適用 TTL 電路，因?yàn)閷Γ╝）電路講，輸出高電平會(huì)下降一 個(gè)二極管的壓降。對（b）電路講使輸出低電平升高了一個(gè)二極管的壓降。 題題 3.223 門電路組成的邏輯電路如題圖 3.223 所示，請寫出 F1、F2 的邏輯表達(dá)式。當(dāng)輸入圖示信號波形時(shí)，畫出 F1、F2端的輸出波形。 題圖題圖 3.223 解：寫方程時(shí)應(yīng)該注意三態(tài)門的控制關(guān)系。 BCABBCCABF 1 66 CBCACBCBAF)( 2 其 F1和 F2的波形為： 題題 3.224 CMOS 器件 4007 的內(nèi)部電路和引出端如題圖 3.224 所示， 請用 4007 電路接成： （1）3 個(gè)反相器； （2）一個(gè) 3 輸入端的或非門； （3） 一個(gè) 3 輸入端的與非門； （4）傳輸門。 題圖題圖 3.224 解：接成 CMOS 反相器、三輸入或非門、三輸入與非門和傳輸門分別 如圖（a） 、 （b） 、 （c）和（d）所示： 67 題題 3.2