存儲(chǔ)器與可編程邏輯器.ppt

1,第8章 存儲(chǔ)器與可編程邏輯器件,內(nèi)容提要： 存儲(chǔ)器是計(jì)算機(jī)和數(shù)字系統(tǒng)不可缺少的重要設(shè)備，可編程邏輯器件是目前數(shù)字系統(tǒng)設(shè)計(jì)的主要邏輯器件。本章首先介紹存儲(chǔ)器的基本概念，各種存儲(chǔ)器的工作原理以及存儲(chǔ)器容量的擴(kuò)展方法。然后介紹可編程陣列邏輯（PAL）、通用陣列邏輯（GAL）的電路結(jié)構(gòu)和應(yīng)用。最后簡(jiǎn)述CPLD、FPGA和在系統(tǒng)編程（ISP）技術(shù)的基本思想。,2,8.1 存儲(chǔ)器概述,主要內(nèi)容： 存儲(chǔ)器的分類、相關(guān)概念 存儲(chǔ)器的主要技術(shù)指標(biāo),3,8.1.1 存儲(chǔ)器分類,存儲(chǔ)器是一種能存儲(chǔ)大量二進(jìn)制信息的半導(dǎo)體存儲(chǔ)器，隨著微電子技術(shù)的發(fā)展，半導(dǎo)體存儲(chǔ)器以其容量大、存取速度快、可靠性高、外圍電路簡(jiǎn)單、與其它電路配合容易等特點(diǎn)，在計(jì)算機(jī)和數(shù)字系統(tǒng)中得到了廣泛的應(yīng)用。它用來存放程序和大量的數(shù)據(jù)，是計(jì)算機(jī)和數(shù)字系統(tǒng)中非常重要的組成部分。 按照存儲(chǔ)器的性質(zhì)和特點(diǎn)分類，存儲(chǔ)器有不同的分類方法。,4,根據(jù)存儲(chǔ)器存取功能的不同分類 存儲(chǔ)器可分為只讀存儲(chǔ)器（Read-Only Memory，簡(jiǎn)稱ROM）和隨機(jī)存取存儲(chǔ)器（Random Access Memory，簡(jiǎn)稱RAM）。 只讀存儲(chǔ)器在正常工作狀態(tài)時(shí)，只能從中讀取數(shù)據(jù)，而不能寫入數(shù)據(jù)。ROM的優(yōu)點(diǎn)是電路結(jié)構(gòu)簡(jiǎn)單，數(shù)據(jù)一旦固化在存儲(chǔ)器內(nèi)部后，就可以長(zhǎng)期保存，而且在斷電后數(shù)據(jù)也不會(huì)丟失，故屬于數(shù)據(jù)非易失性存儲(chǔ)器。其缺點(diǎn)是只適用于存儲(chǔ)那些固定數(shù)據(jù)或程序的場(chǎng)合。 隨機(jī)存取存儲(chǔ)器與只讀存儲(chǔ)器的根本區(qū)別在于：隨機(jī)存儲(chǔ)器在正常工作狀態(tài)時(shí)可隨時(shí)向存儲(chǔ)器里寫入數(shù)據(jù)或從中讀出數(shù)據(jù)，在存儲(chǔ)器斷電后信息全部丟失，因此RAM也稱為易失性存儲(chǔ)器。,5,根據(jù)存儲(chǔ)器制造工藝的不同分類 存儲(chǔ)器可分為雙極型存儲(chǔ)器和MOS型存儲(chǔ)器。雙極型存儲(chǔ)器以TTL觸發(fā)器作為基本存儲(chǔ)單元，具有速度快、價(jià)格高和功耗大等特點(diǎn)，主要用于高速應(yīng)用場(chǎng)合，如計(jì)算機(jī)的高速緩存。MOS型存儲(chǔ)器是以MOS觸發(fā)器或MOS電路為存儲(chǔ)單元，具有工藝簡(jiǎn)單、集成度高、功耗小、價(jià)格低等特點(diǎn)，主要用于計(jì)算機(jī)的大容量?jī)?nèi)存儲(chǔ)器。,6,根據(jù)存儲(chǔ)器數(shù)據(jù)的輸入/輸出方式不同分類 存儲(chǔ)器可分為串行存儲(chǔ)器和并行存儲(chǔ)器。串行存儲(chǔ)器中數(shù)據(jù)輸入或輸出采用串行方式，并行存儲(chǔ)器中數(shù)據(jù)輸入或輸出采用并行方式。顯然，并行存儲(chǔ)器讀寫速度快，但數(shù)據(jù)線和地址線占用芯片的引腳數(shù)較多，且存儲(chǔ)容量越大，所用引腳數(shù)目越多。串行存儲(chǔ)器的速度比并行存儲(chǔ)器慢一些，但芯片的引腳數(shù)目少了許多。,7,8.1.2 存儲(chǔ)器的相關(guān)概念,半導(dǎo)體存儲(chǔ)器的核心部分是“存儲(chǔ)矩陣”，它由若干個(gè)“存儲(chǔ)單元”構(gòu)成；每個(gè)存儲(chǔ)單元又包含若干個(gè)“基本存儲(chǔ)單元”，每個(gè)基本存儲(chǔ)單元存放1位二進(jìn)制數(shù)據(jù)，稱為一個(gè)“比特”。通常存儲(chǔ)器以“存儲(chǔ)單元”為單位進(jìn)行數(shù)據(jù)的讀寫。每個(gè)“存儲(chǔ)單元”也稱為一個(gè)“字”，一個(gè)“字”中所含的位數(shù)稱為“字長(zhǎng)”。 圖8-1為一個(gè)64位存儲(chǔ)器的結(jié)構(gòu)圖，64個(gè)正方形表示該存儲(chǔ)器的64個(gè)“基本存儲(chǔ)單元”，每4個(gè)“基本存儲(chǔ)單元”構(gòu)成1個(gè)“存儲(chǔ)單元”，故該存儲(chǔ)器有16個(gè)“字”，其“字長(zhǎng)”為4。這樣的存儲(chǔ)器稱為164存儲(chǔ)器。,8,圖8-1 64位存儲(chǔ)器結(jié)構(gòu),9,8.1.3 存儲(chǔ)器的性能指標(biāo),存儲(chǔ)器的性能指標(biāo)很多，例如存儲(chǔ)容量、存取速度、封裝形式、電源電壓、功耗等，但就實(shí)際應(yīng)用而言，最重要的性能指標(biāo)是存儲(chǔ)器的存儲(chǔ)容量和存取時(shí)間。下面就這兩項(xiàng)性能指標(biāo)的具體情況予以說明。 1存儲(chǔ)容量 存儲(chǔ)容量是指存儲(chǔ)器能夠容納的二進(jìn)制信息總量，即存儲(chǔ)信息的總比特?cái)?shù)，也稱為存儲(chǔ)器的位容量。 存儲(chǔ)器的容量=字?jǐn)?shù)（m） 字長(zhǎng)（n）。 設(shè)存儲(chǔ)器芯片的地址線和數(shù)據(jù)線根數(shù)分別是p和q，則該存儲(chǔ)器芯片可編址的存儲(chǔ)單元總數(shù)即字?jǐn)?shù)為 ，字長(zhǎng)為q 。該存儲(chǔ)器芯片的容量為 q位。例如：容量為4K8位的存儲(chǔ)器芯片有地址線12根，數(shù)據(jù)線8根。,10,2存取速度 存儲(chǔ)器的存取速度可用“存取時(shí)間”和“存儲(chǔ)周期”這兩個(gè)時(shí)間參數(shù)來衡量。“存取時(shí)間”（Access Time）是指從微處理器發(fā)出有效存儲(chǔ)器地址從而啟動(dòng)一次存儲(chǔ)器讀/寫操作，到該操作完成所經(jīng)歷的時(shí)間。很顯然，存取時(shí)間越短，則存取速度越快。目前，高速緩沖存儲(chǔ)器的存取時(shí)間已小于20ns，中速存儲(chǔ)器在60ns到100ns之間，低速存儲(chǔ)器在100ns以上。“存儲(chǔ)周期”（memory cycle）是連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所需的最小時(shí)間間隔。由于存儲(chǔ)器在完成讀/寫操作之后需要一段恢復(fù)時(shí)間，所以存儲(chǔ)器的存儲(chǔ)周期略大于存儲(chǔ)器的存取時(shí)間。如果在小于存儲(chǔ)周期的時(shí)間內(nèi)連續(xù)啟動(dòng)兩次存儲(chǔ)器訪問，那么存取結(jié)果的正確性將不能得到保證。,11,8.2 隨機(jī)存取存儲(chǔ)器（RAM）,主要內(nèi)容： RAM的分類與結(jié)構(gòu) 靜態(tài)RAM（SRAM） SRAM的存儲(chǔ)單元 動(dòng)態(tài)RAM（DRAM） DRAM的存儲(chǔ)單元,12,8.2.1 RAM分類與結(jié)構(gòu),1RAM分類 隨機(jī)存儲(chǔ)器也叫可讀寫存儲(chǔ)器，它可分為雙極型和MOS型存儲(chǔ)器。雙極型存儲(chǔ)器由于集成度低、功耗大，在微型計(jì)算機(jī)系統(tǒng)中使用不多。目前可讀寫存儲(chǔ)器RAM芯片幾乎全是MOS型的。MOS型RAM按工作方式不同又可分為靜態(tài)RAM（Static RAM）和動(dòng)態(tài)RAM（Dynamic RAM）。 靜態(tài)RAM使用觸發(fā)器作為存儲(chǔ)元件，因而只要使用直流電源，就可存儲(chǔ)數(shù)據(jù)。動(dòng)態(tài)RAM使用電容作為存儲(chǔ)單元，如果沒有稱為刷新的過程對(duì)電容再充電的話，就不能長(zhǎng)期保存數(shù)據(jù)。當(dāng)電源被移走后，SRAM和DRAM都會(huì)丟失存儲(chǔ)的數(shù)據(jù)，因此被歸類為易失性內(nèi)存。 數(shù)據(jù)從SRAM中讀出的速度要比從DRAM中讀出的速度快得多。但是，對(duì)于給定的物理空間和成本，DRAM可以比SRAM存儲(chǔ)更多的數(shù)據(jù)，因?yàn)镈RAM單元更加簡(jiǎn)單，在給定的區(qū)域內(nèi)，可以比SRAM集成更多的單元。,13,SRAM和DRAM可以進(jìn)一步分為更多的類型，其分類結(jié)構(gòu)如圖8-2所示。,圖8-2 RAM的分類,14,2RAM的結(jié)構(gòu) RAM電路通常由存儲(chǔ)矩陣、地址譯碼器和讀/寫控制電路三部分組成，其電路結(jié)構(gòu)框圖如圖8-3所示。,圖8-3 RAM的電路結(jié)構(gòu)框圖,15,存儲(chǔ)矩陣由許多結(jié)構(gòu)相同的基本存儲(chǔ)單元排列組成，而每一個(gè)基本存儲(chǔ)單元可以存儲(chǔ)一位二進(jìn)制數(shù)據(jù)（0或1），在地址譯碼器和讀寫控制電路的作用下，將存儲(chǔ)矩陣中某些存儲(chǔ)單元的數(shù)據(jù)讀出或?qū)?shù)據(jù)寫入某些存儲(chǔ)單元。 地址譯碼器通常有字譯碼器和矩陣譯碼器兩種。在大容量存儲(chǔ)器中常采用矩陣譯碼器，這種譯碼器是將地址分為行地址和列地址兩部分，分別對(duì)行地址和列地址進(jìn)行譯碼，由它們共同選擇存儲(chǔ)矩陣中欲讀/寫的存儲(chǔ)單元。 讀/寫控制電路的作用是對(duì)存儲(chǔ)器的工作狀態(tài)進(jìn)行控制。 為片選輸入端，低電平有效， 為讀/寫控制信號(hào)。當(dāng) =0時(shí)，RAM為正常工作狀態(tài)，若 =1，則執(zhí)行讀操作，存儲(chǔ)單元里的數(shù)據(jù)將送到輸入/輸出端上；若 =0，則執(zhí)行寫操作，加到輸入/輸出端上的數(shù)據(jù)將寫入存儲(chǔ)單元；當(dāng) =1時(shí)，RAM的輸入/輸出端呈高阻狀態(tài)，這時(shí)不能對(duì)RAM進(jìn)行讀/寫操作。,16,8.2.2 靜態(tài)RAM（SRAM）,1SRAM的基本存儲(chǔ)單元 靜態(tài)RAM的基本存儲(chǔ)單元通常由6個(gè)MOS管組成，如圖8-4所示。圖中T1、T2為放大管，T3、T4為負(fù)載管，這4個(gè)MOS管共同組成一個(gè)雙穩(wěn)態(tài)觸發(fā)器。若T1導(dǎo)通，則A點(diǎn)為低電平，這樣T2截止，B點(diǎn)為高電平，又保證T1導(dǎo)通；與此類似，T1截止而T2導(dǎo)通時(shí)，又是另一種穩(wěn)定狀態(tài)。A點(diǎn)為高電平B點(diǎn)為低電平代表“1”，B點(diǎn)為高電平A點(diǎn)為低電平時(shí)代表“0”，這個(gè)雙穩(wěn)態(tài)觸發(fā)器可以保存一位二進(jìn)制數(shù)據(jù)。 圖中T5、T6為本單元控制管，由X地址譯碼線控制。T7和T8為一列基本存儲(chǔ)單元的控制管，由Y地址譯碼線控制。顯然，只有當(dāng)X、Y地址譯碼線均為高電平時(shí)，T5、T6、T7 和T8管都導(dǎo)通，該基本存儲(chǔ)單元的輸出才能通過T5、T6、T7 和T8管和數(shù)據(jù)線接通。,17,圖8-4 六管靜態(tài)RAM基本存儲(chǔ)單元,18,對(duì)基本存儲(chǔ)單元寫操作時(shí)，X、Y地址譯碼線均為高電平，使T5、T6、T7 、T8控制管都導(dǎo)通。寫入“1”時(shí)，數(shù)據(jù)線Di和上分別輸入高、低電平，通過T7 、T5置A點(diǎn)為高電平，通過T8、T6置B點(diǎn)為低電平。當(dāng)寫信號(hào)和地址譯碼信號(hào)撤去后，T5、T6、T7 和T8重新處于截止?fàn)顟B(tài)，于是T1、T2、T3 、T4組成的雙穩(wěn)態(tài)觸發(fā)器保存數(shù)據(jù)“1”。寫入數(shù)據(jù)“0”的過程與寫入“1”時(shí)類似。 對(duì)基本存儲(chǔ)單元讀操作時(shí)，X、Y地址線均為高電平，使T5、T6、T7 、T8控制管導(dǎo)通。當(dāng)該基本存儲(chǔ)單元存放的數(shù)據(jù)是“1”時(shí)，A點(diǎn)的高電平、B點(diǎn)的低電平分別傳給Di和 上，于是讀出數(shù)據(jù)“1”。存儲(chǔ)數(shù) 據(jù)被讀出后，基本存儲(chǔ)單元原來的狀態(tài)保持不變。當(dāng)基本存儲(chǔ)單元存放的數(shù)據(jù)是“0”時(shí)，其讀操作與讀出數(shù)據(jù)“1”時(shí)類似。 靜態(tài)RAM存儲(chǔ)電路MOS管較多，集成度不高，同時(shí)由于T1、T2管必定有一個(gè)導(dǎo)通，因而功耗較大。靜態(tài)RAM的優(yōu)點(diǎn)是不需要刷新電路，從而簡(jiǎn)化了外部控制邏輯電路，此外靜態(tài)RAM存取速度比動(dòng)態(tài)RAM快，因而通常用作微型計(jì)算機(jī)系統(tǒng)中的高速緩存。,19,2存儲(chǔ)矩陣 SRAM中的基本存儲(chǔ)單元以行和列組織起來，圖8-5為一個(gè)n4陣列的基本SRAM陣列。行中所有基本存儲(chǔ)單元共享相同的行選擇線。數(shù)據(jù)線的每一個(gè)集合（Di ， ）進(jìn)入給定列中的每個(gè)單元中，并經(jīng)過數(shù)據(jù)輸入/輸出緩沖器和控制電路，成為單個(gè)數(shù)據(jù)線的一個(gè)輸入或輸出（數(shù)據(jù)I/O）。,20,圖8-5 基本SRAM陣列,21,3靜態(tài)RAM芯片舉例 常用的靜態(tài)RAM芯片主要有6116、6264、62256、628128等，下面簡(jiǎn)單介紹6116芯片。6116芯片是2K8位的高速靜態(tài)CMOS可讀寫存儲(chǔ)器，片內(nèi)共有16384個(gè)基本存儲(chǔ)單元。在11條地址線中，7條用于行地址譯碼輸入，4條用于列地址譯碼輸入，每條列地址譯碼線控制8個(gè)基本存儲(chǔ)單元，從而組成了128128的存儲(chǔ)單元矩陣。 6116的引腳如圖8-6所示，在24個(gè)引腳中有11條地址線(A0A10)、8條數(shù)據(jù)線（IO1IO8）、1條電源線(Vcc)和1條地線(GND)，此外還有3條控制線：片選線 、輸出允許 、寫允許 。 、 和 的組合決定了6116的工作方式，如表8-1 所示。,22,表8-1 6116芯片的工作方式,圖8-6 6116芯片引腳圖,23,8.2.3 動(dòng)態(tài)RAM（DRAM）,與靜態(tài)RAM一樣，動(dòng)態(tài)RAM也是由許多基本存儲(chǔ)單元按行、列形式構(gòu)成的二維存儲(chǔ)矩陣。在基本存儲(chǔ)單元電路中，二進(jìn)制信息保存在MOS管柵極電容上的，電容上充有電荷表示“1”，電容上無電荷表示“0”，即動(dòng)態(tài)RAM是利用電容存儲(chǔ)電荷的原理來保存信息的。 早期曾有“4管動(dòng)態(tài)RAM基本存儲(chǔ)單元電路”和“3管動(dòng)態(tài)RAM基本存儲(chǔ)單元電路”。這兩種電路的優(yōu)點(diǎn)是外圍控制電路比較簡(jiǎn)單，讀出信號(hào)的幅度也比較大，缺點(diǎn)是電路結(jié)構(gòu)不夠簡(jiǎn)單，不利于提高集成度。目前，動(dòng)態(tài)RAM基本存儲(chǔ)單元是由一個(gè)MOS管和一個(gè)小電容構(gòu)成，故稱為“單管動(dòng)態(tài)RAM基本存儲(chǔ)單元電路”，其結(jié)構(gòu)如圖8-7所示。,24,圖8-7 單管動(dòng)態(tài)RAM基本存儲(chǔ)單元電路,25,對(duì)單管動(dòng)態(tài)RAM存儲(chǔ)電路進(jìn)行讀操作時(shí)，通過“行地址譯碼器”使某一條行選擇線為高電平，則該行上所有基本存儲(chǔ)單元中的MOS管T導(dǎo)通。這樣，各列上的刷新放大器便可讀取相應(yīng)電容上的電壓值。刷新放大器靈敏度很高，放大倍數(shù)很大，可將電容上的電壓轉(zhuǎn)換為邏輯“1”或“0”，并控制將其重寫到存儲(chǔ)電容上?！傲械刂纷g碼器”電路產(chǎn)生列選擇信號(hào)，使選中行和該列上的單管動(dòng)態(tài)RAM存儲(chǔ)電路受到驅(qū)動(dòng)，從而輸出數(shù)據(jù)。 在進(jìn)行寫操作時(shí)，被行選擇信號(hào)、列選擇信號(hào)所選中的單管動(dòng)態(tài)RAM存儲(chǔ)電路的MOS管T導(dǎo)通，通過刷新放大器和T管，外部數(shù)據(jù)輸入/輸出線上的數(shù)據(jù)被送到電容C上保存。,26,由于任何電容均存在漏電效應(yīng)，所以經(jīng)過一段時(shí)間后電容上的電荷會(huì)流失殆盡，所存信息也就丟失了。盡管每進(jìn)行一次讀寫操作實(shí)際上是對(duì)單管動(dòng)態(tài)存儲(chǔ)電路信息的一次恢復(fù)或增強(qiáng)，但是讀寫操作的隨機(jī)性不可能保證在一定時(shí)間內(nèi)內(nèi)存中所有的動(dòng)態(tài)RAM基本存儲(chǔ)單元都會(huì)有讀寫操作。對(duì)電容漏電而引起信息丟失這個(gè)問題的解決辦法是定期地對(duì)內(nèi)存中所有動(dòng)態(tài)RAM存儲(chǔ)單元進(jìn)行刷新(refresh)，使原來表示邏輯“1”電容上的電荷得到補(bǔ)充，而原來表示邏輯“0”的電容仍保持無電荷狀態(tài)。所以刷新操作并不改變存儲(chǔ)單元的原存內(nèi)容，而是使其能夠繼續(xù)保持原來的信息存儲(chǔ)狀態(tài)。,27,刷新是逐行進(jìn)行的，當(dāng)某一行選擇信號(hào)為高電平時(shí)，選中了該行，則該行上所連接的各存儲(chǔ)單元中電容上的電壓值都被送到各自對(duì)應(yīng)的刷新放大器，刷新放大器將信號(hào)放大后又立即重寫到電容C。顯然，某一時(shí)間段內(nèi)只能刷新某一行，這種刷新操作只能逐行進(jìn)行。由于按行刷新時(shí)列選擇信號(hào)總是為低電平，則由列選擇信號(hào)所控制的MOS管不導(dǎo)通，所以電容上的信息不會(huì)被送到外部數(shù)據(jù)輸入輸出線上。 一個(gè)由單管基本存儲(chǔ)單元電路及相關(guān)外圍控制電路構(gòu)成的動(dòng)態(tài)RAM存儲(chǔ)陣列如圖8-8所示。由該圖可見，整個(gè)存儲(chǔ)陣列由1024行、1024列構(gòu)成，具有1M1組織的1048576位（1M位）DRAM的方塊圖，圖中深灰色的方塊表示刷新邏輯。,28,圖8-8 動(dòng)態(tài)RAM存儲(chǔ)器陣列,29,與靜態(tài)RAM相比，動(dòng)態(tài)RAM基本存儲(chǔ)單元所用的MOS管少，從而可以提高存儲(chǔ)器的存儲(chǔ)密度并降低功耗。動(dòng)態(tài)RAM的缺點(diǎn)是存取速度比靜態(tài)RAM慢，需要定時(shí)刷新，因此須增加相應(yīng)的刷新支持電路。但由于DRAM的高存儲(chǔ)密度、低功耗及價(jià)格便宜等突出優(yōu)點(diǎn)，使之非常適用于在需要大容量的系統(tǒng)中用作主存儲(chǔ)器。現(xiàn)代計(jì)算機(jī)均采用各種類型的DRAM作為可讀寫主存。,30,8.3 只讀存儲(chǔ)器（ROM）,主要內(nèi)容： ROM的分類與結(jié)構(gòu) 掩膜ROM及其存儲(chǔ)單元 可編程ROM及其存儲(chǔ)單元 可編程ROM的應(yīng)用,31,8.3.1 ROM分類與結(jié)構(gòu),1ROM分類 ROM是存儲(chǔ)固定信息的存儲(chǔ)器，與RAM不同，ROM中的信息是由專用裝置預(yù)先寫入的，在正常工作過程中只能讀出不能寫入。ROM屬于非易失性存儲(chǔ)器，即信息一經(jīng)寫入，即便掉電，寫入的信息也不會(huì)丟失。ROM的用途是用來存放不需要經(jīng)常修改的程序或數(shù)據(jù)，如計(jì)算機(jī)系統(tǒng)中的BIOS程序、系統(tǒng)監(jiān)控程序、顯示器字符發(fā)生器中的點(diǎn)陣代碼等。ROM從功能和工藝上可分為掩膜ROM、可編程的PROM、EPROM和EEPROM等幾種類型，其分類結(jié)構(gòu)圖如圖8-9所示。,32,圖8-9 ROM的分類,33,2ROM的結(jié)構(gòu) ROM的電路結(jié)構(gòu)如圖8-10所示，由存儲(chǔ)矩陣、地址譯碼器和輸出控制電路三部分組成。,圖8-10 ROM的電路結(jié)構(gòu)框圖,34,存儲(chǔ)矩陣由許多基本存儲(chǔ)單元排列而成。基本存儲(chǔ)單元可以由二極管構(gòu)成，也可以由雙極型三極管或MOS管構(gòu)成。每個(gè)基本存儲(chǔ)單元能存放一位二進(jìn)制信息，每一個(gè)或一組基本存儲(chǔ)單元有一個(gè)對(duì)應(yīng)的地址。 地址譯碼器的作用是將輸入的地址譯成相應(yīng)的控制信號(hào)，利用這個(gè)控制信號(hào)從存儲(chǔ)矩陣中選出指定的單元，將其中的數(shù)據(jù)從數(shù)據(jù)輸出端輸出。 輸出控制電路通常由三態(tài)輸出緩沖器構(gòu)成，其作用有兩個(gè)：一是提高存儲(chǔ)器的承載能力，二是實(shí)現(xiàn)輸出三態(tài)控制，以便與系統(tǒng)總線連接。,35,8.3.2 掩膜 ROM,掩膜式ROM通常采用MOS工藝制作。在芯片制造廠家生產(chǎn)時(shí)，根據(jù)用戶提供的要寫入ROM的數(shù)據(jù)或程序采用二次光刻板的圖形（掩膜）將其直接寫入（固化），因此稱為掩膜ROM。掩膜ROM中的內(nèi)容制成后用戶則不能修改，只能讀出。 圖8-11所示是一個(gè)簡(jiǎn)單的44位的MOS型ROM存儲(chǔ)矩陣，采用單向（橫向）譯碼結(jié)構(gòu)，兩位地址線A1A0譯碼后產(chǎn)生的4個(gè)輸出分別對(duì)應(yīng)4條字線（W0W3），可分別選中4個(gè)ROM存儲(chǔ)單元之一，每個(gè)存儲(chǔ)單元4位，分別對(duì)應(yīng)于4條位線（D3D0）。字線和位線的交叉處有的連有MOS管，有的沒有連接MOS管。,36,圖8-11 44位的MOS型ROM存儲(chǔ)矩陣,37,若輸入的地址線A1A0=00，則地址譯碼器對(duì)應(yīng)于字線W0的輸出為高電平，從而使該字線上連接的MOS管導(dǎo)通，相應(yīng)的位線（D3和D0）輸出為0；相反，該字線上未連接MOS管的相應(yīng)位線（D2和D1）輸出為1。整個(gè)存儲(chǔ)矩陣的內(nèi)容如表8-2所示。,38,表8-2 掩膜ROM存儲(chǔ)矩陣的內(nèi)容,39,掩膜式ROM的主要特點(diǎn)是： 存儲(chǔ)的內(nèi)容由制造廠家一次性寫入，寫入后便不能修改，靈活性差； 存儲(chǔ)內(nèi)容固定不變，可靠性高； 少量生產(chǎn)時(shí)造價(jià)較高，因而只適用于定型批量生產(chǎn)。,40,例8-1 利用掩膜ROM，實(shí)現(xiàn)4位二進(jìn)制碼到格雷碼變換編程。 解：4位二進(jìn)制碼變換成格雷碼如表8-3所示。實(shí)現(xiàn)轉(zhuǎn)換的ROM的矩陣圖如圖8-12所示。,表8-3 二進(jìn)制碼到格雷碼轉(zhuǎn)換表,41,圖8-12 例8-1 二進(jìn)制數(shù)到格雷碼變換的ROM表示方法,42,8.3.3 可編程 ROM,可編程ROM便于用戶根據(jù)自己的需要來寫入特定的信息，廠家生產(chǎn)的可編程ROM事先并不存入任何程序和數(shù)據(jù)，存儲(chǔ)矩陣的所有行、列交叉處均連接有二極管、三極管或MOS管?？删幊蘎OM出廠后用戶可以利用芯片的外部引腳輸入地址，對(duì)存儲(chǔ)矩陣中的二極管、三極管或MOS管進(jìn)行選擇，使其寫入特定的二進(jìn)制信息。根據(jù)存儲(chǔ)矩陣中存儲(chǔ)單元電路的結(jié)構(gòu)不同，可編程的ROM有PROM、EPROM和EEPROM等三種。,43,1可編程ROM（Programmable ROM，簡(jiǎn)稱PROM） PROM與掩模ROM所不同的是芯片在出廠時(shí)，所有的存儲(chǔ)單元均被加工成同一狀態(tài)“0”或“1”，用戶可根據(jù)需要通過編程器將某些存儲(chǔ)單元的狀態(tài)變成另一狀態(tài)“1”或“0”。但這種編程只能進(jìn)行一次，一旦編程完畢，其內(nèi)容便不能重寫。 PROM的存儲(chǔ)單元通常有兩種電路形式：一種是由二極管構(gòu)成的結(jié)擊穿型電路；另一種是由晶體三極管組成的熔絲燒斷型電路，其結(jié)構(gòu)示意圖如圖8-13所示。,44,圖8-13 擊穿型和熔絲型存儲(chǔ)單元電路,45,擊穿型PROM中，每個(gè)存儲(chǔ)單元都有兩個(gè)背靠背的二極管如圖8-13（a）所示。這兩個(gè)二極管將字線和位線斷開，相當(dāng)于每個(gè)存儲(chǔ)單元都存入“0”。用戶在編程時(shí)，可根據(jù)需要對(duì)選中的存儲(chǔ)單元加上一個(gè)高電壓和大電流，將其反向二極管擊穿，僅剩下一個(gè)正向?qū)ǖ亩O管，這時(shí)位線和字線接通，該存儲(chǔ)單元相當(dāng)于存有信息“1”。因此，這種編程是一次性的。,46,熔絲型PROM中，每個(gè)存儲(chǔ)單元都有一個(gè)帶熔絲的晶體三極管，其連接圖如圖8-13（b）所示。用戶編程是逐字逐位進(jìn)行的，根據(jù)需要寫入的信息，按字線和位線選擇某個(gè)存儲(chǔ)單元，通過施加規(guī)定寬度和幅度的脈沖電流，將該連接三極管發(fā)射極的熔絲熔斷，使該存儲(chǔ)單元的狀態(tài)被改變成與原狀態(tài)相反的狀態(tài)。熔絲熔斷后，便不可恢復(fù)，顯然，編程也是一次性的。 PROM編程雖然是由用戶而不是生產(chǎn)廠家完成，增加了靈活性，但編程是一次性的，且可靠性較差，目前已很少使用。,47,2可擦可編程ROM（Erasable PROM，簡(jiǎn)稱EPROM） EPROM作為一種可以多次擦除和重寫的ROM，克服了掩膜式ROM和PROM只能一次性寫入的缺點(diǎn)，滿足了實(shí)際工作中需要多次修改程序或數(shù)據(jù)的可能，前提條件是存儲(chǔ)矩陣中現(xiàn)有的程序或數(shù)據(jù)必須首先擦除。因此，EPROM使用比較廣泛。 EPROM芯片上方有一個(gè)石英玻璃窗口，當(dāng)用一定波長(zhǎng)(如2537A)一定光強(qiáng)(如12000wcm2)的紫外線透過窗口照射時(shí)，所有存儲(chǔ)電路中浮柵上的電荷會(huì)形成光電流泄放掉，使浮柵恢復(fù)初態(tài)。一般照射2030分鐘后，讀出各單元的內(nèi)容均為FFH，說明EPROM中內(nèi)容已被擦除。,48,EPROM的擦除和編程寫入是采用專門的編程器設(shè)備完成的。因此，對(duì)于編程好的EPROM要用不透光的膠紙將受光窗口封住，以保護(hù)芯片不受熒光或太陽光的紫外光照射而造成信息丟失。太陽光大約在一周內(nèi)可擦除EPROM，而室內(nèi)熒光大約在三年內(nèi)可擦除EPROM。 圖8-14是紫外EPROM（UV EPROM）的外觀圖，上面的透明石英玻璃窗口是識(shí)別UV EPROM的標(biāo)志。,圖8-14 紫外EPROM（UV EPROM）的外觀圖,49,常用的EPROM有2716（2K8位）、2732（4K8位）、2764（8K8位）和27512（64K8位）等。圖8-15所示是容量為8K8位的2764的引腳圖。圖中，VPP為編程電源， 為片選信號(hào)， 為編程脈沖信號(hào)， 為輸出允許信號(hào)，A0A12為地址信號(hào)，D0D7為數(shù)據(jù)信號(hào)。有關(guān)該芯片的詳細(xì)使用方法見芯片技術(shù)手冊(cè)或登錄網(wǎng)站查看。,50,圖8-15 EPROM2764的外部引腳圖,51,3電可擦可編程ROM （Electrically EPROM） EPROM雖然可以多次編程，具有較好的靈活性，但在整個(gè)芯片中即使只有一個(gè)二進(jìn)制位需要修改，也必須將芯片從機(jī)器（或板卡）上拔下來利用紫外線光源擦除后重寫，因而給實(shí)際應(yīng)用帶來不便。 電可擦除可編程只讀存儲(chǔ)器EEPROM也稱E2PROM。與EPROM擦除時(shí)把整個(gè)芯片的內(nèi)容全變成“1”不同，EEPROM的擦除可以按字節(jié)分別進(jìn)行，這是EEPROM的優(yōu)點(diǎn)之一。字節(jié)的編程和擦除都只需10ms，并且不需要將芯片從機(jī)器上拔下以及諸如用紫外線光源照射等特殊操作，因此可以在線進(jìn)行擦除和編程寫入。這就特別適用于現(xiàn)代嵌入式系統(tǒng)中用EEPROM保存一些偶爾需要修改的少量數(shù)據(jù)。,52,為了編程和擦除的方便，有些EEPROM芯片把其內(nèi)部存儲(chǔ)器分頁(yè)(或分塊)，可以按字節(jié)擦除、按頁(yè)擦除或整片擦除，對(duì)不需要擦除的部分，可以保留。 常見的EEPROM芯片有2816、2832、2864、28256等。圖8-16所示的是容量為32K8位的28256芯片的引腳圖 。圖中， 為片選信號(hào)。 為寫控制信號(hào)， 為輸出允許信號(hào)，A0A14為地址信號(hào)，D0D7為數(shù)據(jù)信號(hào)。有關(guān)該芯片的詳細(xì)使用方法見芯片技術(shù)手冊(cè)或登錄網(wǎng)站查看。,53,圖8-16 EEPROM28256的外部引腳圖,54,8.3.3 可編程 ROM的應(yīng)用,從邏輯器件的角度理解，可編程ROM的基本結(jié)構(gòu)是由一個(gè)固定連接的與門陣列（相當(dāng)于一個(gè)譯碼器）和一個(gè)可編程的或門陣列（存儲(chǔ)矩陣）所組成，如圖8-17所示。n個(gè)輸入為ROM的地址線，m個(gè)輸出為ROM的數(shù)據(jù)線。,圖8-17 PROM方框圖,55,圖8-18所示是一PROM 的結(jié)構(gòu)示意圖，與圖8-17相對(duì)應(yīng)。圖中的與門陣列構(gòu)成一個(gè)兩變量的地址譯碼器：,上述關(guān)系出廠前已固定，用戶不能改變。圖中的或門陣列可由用戶進(jìn)行編程（即使各線的交叉點(diǎn)連接或不連接）來實(shí)現(xiàn)各數(shù)據(jù)輸出Di ( i = 03 ) 與譯碼器輸出W0 、W1 、W2及 W3之間的或邏輯關(guān)系。,56,圖8-18 PROM的點(diǎn)陣表示圖,57,若將存儲(chǔ)器的地址線作為輸入變量，將存儲(chǔ)器的數(shù)據(jù)線作為輸出變量，則地址線經(jīng)與門陣列可產(chǎn)生輸入變量的全部最小項(xiàng)，每一個(gè)輸出變量就是若干個(gè)最小項(xiàng)之和。因而任何形式的組合邏輯電路均能通過對(duì)ROM進(jìn)行編程來實(shí)現(xiàn)。 由此可知，采用n位地址輸入、m位數(shù)據(jù)輸出的可編程ROM，可以實(shí)現(xiàn)一組任何形式的n變量的組合邏輯電路，這個(gè)原理也適用于RAM。 在用PROM實(shí)現(xiàn)邏輯函數(shù)時(shí)，通常采用一種簡(jiǎn)化的畫法，即將或門陣列中Wi線和Dj 線 的交叉處用“*”點(diǎn)表示可編程連接點(diǎn)，存儲(chǔ)的信息為“1”；不畫點(diǎn)表示此處不連接，此圖也稱為點(diǎn)陣圖。,58,例8-2 用PROM設(shè)計(jì)一個(gè)比較器，比較兩個(gè)兩位二進(jìn)制數(shù)A1A0和B1B0的大小。 當(dāng) A1A0B1B0時(shí)，F(xiàn)2(AB)=1； 當(dāng) A1A0=B1B0時(shí)，F(xiàn)3(A=B) =1。 解：根據(jù)題意，可列真值表表8-4 ： 根據(jù)表8-4，可得到輸出函數(shù)表達(dá)式： F1(AB)=m（4，8，9，12，13，14） F3(A=B)=m（0，5，10，15）,59,表8-4 比較器 的真值表,60,由此可知，此比較器應(yīng)采用4位地址輸入、3位數(shù)據(jù)輸出的PROM來實(shí)現(xiàn)。根據(jù)以上表達(dá)式，可畫出PROM的點(diǎn)陣圖，如圖8-19所示。,圖8-19 例8-2 PROM點(diǎn)陣圖,61,8.4 快閃存儲(chǔ)器（Flash Memory）,主要內(nèi)容: 快閃存儲(chǔ)器的電路結(jié)構(gòu) 快閃存儲(chǔ)器芯片應(yīng)用舉例 快閃存儲(chǔ)器與其它存儲(chǔ)器的比較,62,8.4.1 快閃存儲(chǔ)器的電路結(jié)構(gòu),快閃存儲(chǔ)器也是一種電可擦寫的存儲(chǔ)器，有人也簡(jiǎn)稱之閃存（Flash Memory）。所謂flash是指數(shù)據(jù)可以輕易地被擦除。從基本工作原理上看，閃存屬于ROM型存儲(chǔ)器，但由于它又可以隨時(shí)改寫其中的信息，所以從功能上看，它又相當(dāng)于隨機(jī)存儲(chǔ)器RAM。從這個(gè)意義上說，傳統(tǒng)的ROM與RAM的界限和區(qū)別在閃存上已不明顯。 閃存基本存儲(chǔ)單元的等效電路如圖8-21所示。它由一個(gè)浮柵MOS管所構(gòu)成，若浮柵上保存有電荷，則在源（S）、漏（D）極之間形成導(dǎo)電溝道，達(dá)到一種穩(wěn)定狀態(tài)，可以定義該基本存儲(chǔ)單元電路保存信息“0”，如圖8-21(a)所示,；若浮柵上沒有電荷存在，則在源、漏之間無法形成導(dǎo)電溝道，為另一種穩(wěn)定狀態(tài)，可以定義它保存信息“1”, 如圖8-21(b)所示。,63,圖8-21 基本存儲(chǔ)單元的等效電路,64,上述兩種穩(wěn)定狀態(tài)（“0”、“1”）可以相互轉(zhuǎn)換：狀態(tài)“0”到狀態(tài)“1”的轉(zhuǎn)換過程是將浮柵上的電荷移走的過程。若在源極與控制柵極之間加上一個(gè)正向電壓VSG=12V（或其它規(guī)定值），則浮柵上的電荷將向源極擴(kuò)散，從而導(dǎo)致浮柵的部分電荷丟失，不能在源、漏極之間形成導(dǎo)電溝道，由此完成狀態(tài)轉(zhuǎn)換，該轉(zhuǎn)換過程稱為對(duì)閃存的擦除；相反，當(dāng)要進(jìn)行狀態(tài)“1”到狀態(tài)“0”的轉(zhuǎn)換時(shí)，在控制柵與源極之間加上一個(gè)正向電壓VSG，而在漏極與源極之間加上一個(gè)正向電壓VSD，并保證VSGVSD，此時(shí)，來自源極的電荷將向浮柵擴(kuò)散，使浮柵帶上電荷，于是漏、源之間形成導(dǎo)電溝道，由此完成狀態(tài)轉(zhuǎn)換，該轉(zhuǎn)換過程稱為對(duì)閃存的編程。進(jìn)行通常的讀取操作時(shí)只需撤消VSG，加上一個(gè)適當(dāng)?shù)腣SD 即可。據(jù)測(cè)定，浮柵上的編程電荷在正常使用條件下可以保存100年而不丟失。,65,由于閃存只需一個(gè)晶體管即可保存一位二進(jìn)制信息，因此可實(shí)現(xiàn)很高的信息存儲(chǔ)密度。這與DRAM電路有些類似，不過由于在DRAM中用于存儲(chǔ)信息的小電容存在漏電現(xiàn)象， 所以需動(dòng)態(tài)刷新電路不斷對(duì)電容進(jìn)行電荷補(bǔ)償，否則所存信息將會(huì)丟失。而閃存并不需要刷新操作即可長(zhǎng)久保存信息。 由于閃存在關(guān)掉電源后保存在其中的信息并不丟失，所以它具有非易失性存儲(chǔ)器的特點(diǎn)。如上所述，對(duì)其擦除和編程時(shí)只需在浮柵MOS管的相應(yīng)電極之間加上合適的正向電壓即可，可以在線進(jìn)行擦除與編程，所以它又具有EEPROM的特點(diǎn)?？傊W存是一種具有較高存儲(chǔ)容量、較低價(jià)格、可在線擦除與編程的新一代讀寫存儲(chǔ)器。它的獨(dú)特性能使其廣泛應(yīng)用于包括嵌入式系統(tǒng)、儀器儀表、汽車器件以及數(shù)碼影音產(chǎn)品中。,66,快閃存儲(chǔ)器芯片的品種型號(hào)很多，表8-5列出了28F系列的幾種典型芯片的型號(hào)、位密度及存儲(chǔ)容量。,表8-5 幾種典型的閃存芯片,67,我們以表8-5中28F256為例作簡(jiǎn)要的介紹。28F256是一種采用CMOS工藝制造的容量為32K字節(jié)的閃存芯片，芯片采用32引腳的雙列直插式封裝（DIP）。圖8-22為28F256芯片引腳示意圖。圖中， VPP為編程電源，A0A14為15位地址信號(hào)，D0D7為8位數(shù)據(jù)輸入/輸出信號(hào)， 為寫控制信號(hào)， 為輸出允許信號(hào)， 為片選信號(hào)。有關(guān)該芯片的詳細(xì)使用方法見芯片技術(shù)手冊(cè)或登錄網(wǎng)站查看。,68,圖8-22 閃存28F256引腳信號(hào)框圖,69,8.4.2 閃存與其它存儲(chǔ)器的比較,1閃存與ROM、EPROM和EEPROM比較 ROM是高密度、非易失性設(shè)備，但是，一旦編程后，ROM的內(nèi)容就不能更改了。EPROM也是高密度、非易失性設(shè)備，雖然能改寫，但必須將其移出系統(tǒng)并使用專用的紫外線擦除器來擦除。EEPROM比ROM、EPROM具有更加復(fù)雜的單元結(jié)構(gòu)，并且它的密度并不是太高，盡管它可以在不移出系統(tǒng)的情況下進(jìn)行重編程，但由于它的低密度，每位的成本比ROM或者EPROM高許多。 閃存可以非常容易地在系統(tǒng)內(nèi)部進(jìn)行重新編程。這是因?yàn)殚W存具有單個(gè)晶體管單元，本質(zhì)上是一種可讀/寫存儲(chǔ)器，且閃存的密度可以和ROM、EPROM媲美。閃存也是非易失性的存儲(chǔ)器，在斷電的情況下，存儲(chǔ)的信息可以保存100年。,70,2閃存與SRAM、DRAM比較 SRAM和DRAM都是易失的讀/寫存儲(chǔ)器，需要常態(tài)電源來保持它所存儲(chǔ)的信息。除此之外，SRAM的密度相對(duì)較低；對(duì)DRAM雖然有較高的密度，但需要經(jīng)常刷新來保存數(shù)據(jù)，刷新需要功耗，因此在許多應(yīng)用中，為防止數(shù)據(jù)丟失，對(duì)于DRAM使用如硬盤之類的備份存儲(chǔ)。 閃存具有比SRAM、DRAM更高的密度，并且是非易失性的，不需要刷新電路。一般來說，閃存要比等價(jià)的DRAM耗費(fèi)較少的電量，并且在許多應(yīng)用中可以用來取代硬盤；,71,表8-6對(duì)幾種類型存儲(chǔ)器的比較進(jìn)行了總結(jié)。 表8-6 幾種類型存儲(chǔ)器的比較,72,8.5 存儲(chǔ)器的擴(kuò)展,主要內(nèi)容: 存儲(chǔ)器的位擴(kuò)展方法 存儲(chǔ)器的字?jǐn)U展方法,73,對(duì)于一片存儲(chǔ)器，其容量總是有限的。在實(shí)際應(yīng)用中，若要構(gòu)成更大容量的存儲(chǔ)器，就需要將若干片ROM（或RAM）組合起來，這就是存儲(chǔ)器的擴(kuò)展。存儲(chǔ)器的擴(kuò)展方法有：字?jǐn)U展方法和位擴(kuò)展方法。 擴(kuò)展存儲(chǔ)器所需要的芯片的數(shù)量為：總?cè)萘砍詥纹鎯?chǔ)器的容量。,74,8.5.1 存儲(chǔ)器的位擴(kuò)展法,存儲(chǔ)器的位擴(kuò)展法也稱為位并聯(lián)法。采用這種方法構(gòu)成存儲(chǔ)器時(shí)，各存儲(chǔ)器芯片連接的地址信號(hào)是相同的，而存儲(chǔ)器芯片的數(shù)據(jù)線則分別作為擴(kuò)展后的數(shù)據(jù)線。擴(kuò)展后的存儲(chǔ)器實(shí)際上沒有片選的要求，只進(jìn)行數(shù)據(jù)位的擴(kuò)展，整個(gè)存儲(chǔ)器的字?jǐn)?shù)與單片存儲(chǔ)器的字?jǐn)?shù)是相同的。在存儲(chǔ)器工作時(shí)，各芯片同時(shí)進(jìn)行相同的操作。,75,例8-4 用10248位的RAM擴(kuò)展成容量為102416位的存儲(chǔ)器。 解：需要的芯片數(shù)量為 102416 /10248=2片 連接的方法非常簡(jiǎn)單，只需將2片的所有地址線、 、 分別并聯(lián)起來，并引出所有的數(shù)據(jù)線就行了。其連接圖如圖8-23所示。ROM芯片的位擴(kuò)展方法和RAM完全相同。,76,圖8-23 例8-4 RAM的位擴(kuò)展連接圖,77,8.5.2 存儲(chǔ)器的字?jǐn)U展法,存儲(chǔ)器的字?jǐn)U展法也稱為地址串聯(lián)法。采用這種方法構(gòu)成存儲(chǔ)器時(shí)，只在字的方向上進(jìn)行擴(kuò)展，而存儲(chǔ)器的位數(shù)不變。整個(gè)存儲(chǔ)器位數(shù)等于單片存儲(chǔ)器的位數(shù)。擴(kuò)展的方法是將地址分成兩部分，一部分低位地址和每個(gè)存儲(chǔ)器芯片的地址并聯(lián)連接，另一部分高位地址通過片選譯碼器譯碼后與各存儲(chǔ)器的片選信號(hào)連接，各存儲(chǔ)器的數(shù)據(jù)線中對(duì)應(yīng)位連接在一起。 在存儲(chǔ)器工作時(shí)，由于譯碼器的輸出信號(hào)任何時(shí)刻只有一位輸出有效，因此根據(jù)高位地址譯碼產(chǎn)生的芯片控制信號(hào)只能選中一片存儲(chǔ)器，其余未選中的存儲(chǔ)器芯片不參加操作。,78,例8-5 用2568位的RAM擴(kuò)展成容量為1K8位的存儲(chǔ)器。 解：需要的芯片數(shù)量為 1K8 /2568=4片，其連接圖如圖8-24所示。 上述擴(kuò)展法同樣也適用于ROM電路的擴(kuò)展。如果一片ROM或RAM的字?jǐn)?shù)和位數(shù)都不夠用，則需要進(jìn)行字、位擴(kuò)展，字、位擴(kuò)展的方法是先進(jìn)行位擴(kuò)展（或字?jǐn)U展）再進(jìn)行字?jǐn)U展（或位擴(kuò)展），這樣就可以滿足更大存儲(chǔ)容量的要求。,79,圖8-24 例8-5 RAM的字?jǐn)U展連接圖,80,8.6 可編程陣列邏輯PAL,內(nèi)容摘要: PLD的種類 PLD的電路結(jié)構(gòu)方框圖 PAL的特點(diǎn)、電路結(jié)構(gòu)和器件 利用PAL器件實(shí)現(xiàn)組合邏輯電路 利用PAL器件實(shí)現(xiàn)時(shí)序邏輯電路,81,可編程邏輯器件（簡(jiǎn)稱PLD）是一種由用戶編程以實(shí)現(xiàn)某種邏輯功能的新型器件，它為多輸入多輸出的組合邏輯或時(shí)序邏輯電路提供了一體化的解決方案。在實(shí)際電路設(shè)計(jì)中，PLD可代替各種小規(guī)模和中規(guī)模集成電路，從而節(jié)省電路板空間、減少集成電路數(shù)目和降低成本。因此在數(shù)字電路及數(shù)字系統(tǒng)設(shè)計(jì)中得到了廣泛應(yīng)用。 前面介紹的PROM、EPROM和EEPROM都是可編程的，但通常不作為PLD的一類?？删幊踢壿嬈骷饕删幊踢壿嬯嚵校≒LA）、可編程陣列邏輯（PAL）、通用陣列邏輯（GAL）、CPLD及FPGA等。,82,所有PLD都由可編程陣列組成，有兩類陣列：與門陣列和或門陣列。 （1）PLA由可編程與門陣列和可編程或門陣列組成，其電路結(jié)構(gòu)方框圖如圖8-25所示。 （2）PAL由可編程與門陣列和帶有輸出邏輯電路的固定或門陣列組成，其電路結(jié)構(gòu)方框圖如圖8-26所示。它是最常用的一次性可編程邏輯器件，采用雙極型TTL或ECL制造工藝實(shí)現(xiàn)。 （3）GAL由可編程與門陣列和帶有可編程輸出邏輯電路的固定或門陣列組成，其電路結(jié)構(gòu)方框圖如圖8-27所示。GAL與PAL兩者之間的區(qū)別為：GAL可以多次編程且?guī)в锌删幊痰妮敵鲞壿嬰娐贰?83,圖8-27 GAL方框圖,圖8-26 PAL方框圖,圖8-25 PLA方框圖,84,由于PLD內(nèi)部陣列的連接規(guī)模十分龐大，用傳統(tǒng)的邏輯電路圖很難描述，所以在以后的各節(jié)里采用了圖8-28中所示的簡(jiǎn)化畫法，這也是目前國(guó)際、國(guó)內(nèi)通用的畫法。,圖8-28 PLD中各種門電路的簡(jiǎn)化表示法,85,8.6.1 PAL的電路結(jié)構(gòu),PAL器件由可編程的與陣列、固定的或陣列和輸出邏輯電路三部分組成。圖8-29所示電路是PAL器件中最簡(jiǎn)單的一種電路結(jié)構(gòu)形式，僅包含一個(gè)可編程的與陣列和一個(gè)固定的或陣列。 圖8-29所示PAL為363，即有3個(gè)輸入信號(hào)， 可編程6個(gè)與項(xiàng)，3個(gè)固定輸出。用它可以實(shí)現(xiàn)3個(gè)3變量的邏輯函數(shù)。,圖8-29 PAL的基本電路結(jié)構(gòu),86,例8-6 試用363 PAL實(shí)現(xiàn)下 列邏輯函數(shù)。 F0 = A B + F1 = B + A F 2 = A B C + 解：由于邏輯函數(shù)已經(jīng)是最簡(jiǎn)的，故無需化簡(jiǎn)。而且是3個(gè)3變量的邏輯函數(shù)，與項(xiàng)6個(gè)，這樣，363 PAL器件可以充分得到利用。編程后的連接圖如圖8-30所示。,圖8-30 例8-6 PAL編程后的基本電路,87,目前常見的PAL器件中，輸入變量最多的可達(dá)20個(gè)，與陣列中與項(xiàng)的個(gè)數(shù)最多有80個(gè)，或陣列輸出端最多的有10個(gè)，每個(gè)或門輸入端最多的達(dá)16個(gè)。 為了擴(kuò)展電路的功能并增加使用的靈活性，PAL在與或陣列的基礎(chǔ)上，增加了多種輸出及反饋電路，構(gòu)成了各種型號(hào)的PAL器件。根據(jù)PAL器件的輸出結(jié)構(gòu)和反饋電路的不同，可將它們大致分成專用輸出結(jié)構(gòu)、可編程輸入/輸出結(jié)構(gòu)、寄存器輸出結(jié)構(gòu)、異或輸出結(jié)構(gòu)等幾種類型。,88,1. 專用輸出結(jié)構(gòu) 前面介紹的圖8-29所示電路就屬于專用輸出，它的輸出端是與或門。另外，有的PAL還采用與或非門輸出結(jié)構(gòu)或互補(bǔ)輸出結(jié)構(gòu)。圖8-31所示的PAL電路是與或非輸出結(jié)構(gòu)。專用輸出結(jié)構(gòu)PAL器件的特點(diǎn)是與陣列編程后，輸出只由輸入來決定，即輸出端只能作輸出用，因此，專用輸出結(jié)構(gòu)的PAL器件適用于組合邏輯電路的設(shè)計(jì)，故專用輸出結(jié)構(gòu)又稱為基本組合輸出結(jié)構(gòu)。 專用輸出結(jié)構(gòu)的邏輯器件有PAL10H8、PAL14H4、AL10L8、PAL14L4、PAL16C1等。其中PAL10H8、AL14H4是與或門輸出結(jié)構(gòu)；PAL10L8和PAL14L4是與或非門輸出結(jié)構(gòu)；PAL16C1是互補(bǔ)輸出結(jié)構(gòu)，輸出端同時(shí)輸出一對(duì)互補(bǔ)的信號(hào)。,89,圖8-31 PAL的與或非門結(jié)構(gòu),90,2. 可編程輸入/輸出結(jié)構(gòu) 圖8-32示出了PAL電路的可編程輸入/輸出結(jié)構(gòu)（也稱為異步I/O結(jié)構(gòu)）。由圖可看出：輸出三態(tài)緩沖器的使能控制端由與或陣列的一個(gè)與項(xiàng)給出。編程時(shí)，當(dāng)三態(tài)緩沖器的控制端為0時(shí)，三態(tài)緩沖器處于高阻態(tài)（EN=0），此時(shí)，I/O端可作為輸入端使用，通過另一個(gè)緩沖器送到與陣列中；當(dāng)三態(tài)緩沖器的控制端為1時(shí)，三態(tài)緩沖器被選通，I/O端只能作輸出端使用。此時(shí)，與I/O端連接的緩沖器作反饋緩沖器使用，將輸出反饋至與門。根據(jù)這一特性，可通過編程指定某些I/O端的方向，從而改變器件輸入/輸出線數(shù)目的比例，以滿足各種不同的需要。 可編程輸入/輸出結(jié)構(gòu)的器件有PAL16L8（10個(gè)輸入，2個(gè)輸出，6個(gè)可編程I/O）、PAL20L10（12個(gè)輸入，2個(gè)輸出，8個(gè)可編程I/O）等。,91,圖8-32 PAL的可編程輸入/輸出結(jié)構(gòu),92,3. 寄存器輸出結(jié)構(gòu) PAL的寄存器輸出結(jié)構(gòu)如圖8-33所示。由圖看出，在輸出三態(tài)緩沖器和與或陣列的輸出之間加入了由D觸發(fā)器組成的寄存器。同時(shí)，觸發(fā)器的狀態(tài)輸出又經(jīng)過互補(bǔ)輸出的緩沖器反饋到與陣列。這樣，PAL就有了記憶功能，從而滿足了設(shè)計(jì)時(shí)序電路的要求。 PAL器件的型號(hào)不同，所帶D觸發(fā)器的個(gè)數(shù)不同。但是，各觸發(fā)器受同一個(gè)時(shí)鐘信號(hào)控制，各個(gè)觸發(fā)器所接的三態(tài)緩沖器也受同一個(gè)使能信號(hào)控制。,93,圖8-33 PAL的寄存器輸出結(jié)構(gòu),94,寄存器輸出結(jié)構(gòu)的PAL器件有PAL16R8、PAL16R6、PAL16R4等。其中PAL16R8有8個(gè)輸入、8個(gè)D觸發(fā)器輸出、8個(gè)反饋輸入，1個(gè)公共時(shí)鐘和1個(gè)公共選通控制信號(hào)。,95,4. 異或輸出結(jié)構(gòu) PAL的異或輸出結(jié)構(gòu)如圖8-34所示。由圖看出，它是將與陣列輸出的與項(xiàng)分成兩個(gè)或項(xiàng)，經(jīng)異或后作為D觸發(fā)器的輸入，在CP的上升沿到達(dá)時(shí)，存入D觸發(fā)器。這種結(jié)構(gòu)和寄存器輸出結(jié)構(gòu)類似，不同的是在與或陣列的輸出端增設(shè)了異或門。 異或輸出結(jié)構(gòu)的PAL器件有PAL20X10、PAL20X8、PAL20X4、等。其中PAL20X8有10個(gè)輸入、8個(gè)異或門、8個(gè)D觸發(fā)器、10個(gè)反饋輸入，10個(gè)輸入/輸出、1個(gè)公共時(shí)鐘和1個(gè)公共選通控制信號(hào)。,96,圖8-34 PAL的異或輸出結(jié)構(gòu),97,PAL16L8器件簡(jiǎn)化的結(jié)構(gòu)如圖8-35所示，它有10個(gè)專用輸入端（I1 I10），2個(gè)專用輸出端（O1、O2），以及6個(gè)可編程I/O端（I/O1I/O6）。所以，它共有16個(gè)輸入端，可以產(chǎn)生32條列線作為輸入信號(hào)。陣列中每一條行線對(duì)應(yīng)一個(gè)與門，代表一個(gè)與項(xiàng)。該器件共有64個(gè)與項(xiàng)，分成8組，各組通過一個(gè)固定為7輸入的或門形成輸出函數(shù)，這些輸出函數(shù)經(jīng)三態(tài)反相緩沖器輸出，共有8個(gè)輸出端，且低電平有效。 PAL16L8器件的型號(hào)定義如下：字母PAL代表該器件所屬類型；接下來的數(shù)字（16）代表與門陣列的輸入端個(gè)數(shù)（其中包括可編程為輸入的I/O端）；輸入端個(gè)數(shù)后面的字母代表輸出的類型：H指輸出為高電平有效，L指輸出為低電平有效，P指可編程極性；輸出類型后面的數(shù)字（8）代表輸出端個(gè)數(shù)。,8.6.2 PAL器件舉例,98,圖8-35 PAL16L8結(jié)構(gòu)圖和引腳圖,99,8.6.3 PAL器件的應(yīng)用,由于PAL器件具有多種輸出及反饋電路的結(jié)構(gòu)，因此，可以很方便地用來實(shí)現(xiàn)各種組合和時(shí)序邏輯電路。用PAL器件進(jìn)行邏輯電路設(shè)計(jì)時(shí)，一般先根據(jù)邏輯問題的描述求得最簡(jiǎn)的“與或”邏輯函數(shù)，然后根據(jù)邏輯函數(shù)中的輸入變量、輸出變量、與項(xiàng)個(gè)數(shù)、狀態(tài)個(gè)數(shù)等，選擇合適的器件，并按函數(shù)表達(dá)式進(jìn)行編程。,100,例8-7 選用PAL16L8設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，將4位二進(jìn)制代碼轉(zhuǎn)換成格雷碼。 解：設(shè)輸入的4位二進(jìn)制代碼為ABCD，輸出的4位格雷碼為WXYZ，則有代碼轉(zhuǎn)換真值表如表8-7所示。 由真值表可寫出輸出函數(shù)表達(dá)式： W=m（8，9，10，11，12，13，14，15） X=m（4，5，6，7，8，9，10，11） Y=m（2，3，4，5，9，10，11，12，13） Z=m（1，2，5，6，9，10，13，14）,101,表8-7 代碼轉(zhuǎn)換真值表,102,將邏輯函數(shù)化簡(jiǎn)后得：,這是一組有4個(gè)輸入變量，4個(gè)輸出的組合邏輯函數(shù)。用一片PAL器件實(shí)現(xiàn)，就必須選用有4個(gè)以上輸入端和4個(gè)以上輸出端的器件，因此可選用PAL16L8，其電路圖如圖8-36所示。(此圖僅畫出了所用引腳的部分),103,圖8-36 例8-7 編程后的邏輯圖,104,例8-8 試用PAL設(shè)計(jì)一個(gè)具有清零和輸出有三態(tài)功能的4位加2計(jì)數(shù)器。 解：4位加2計(jì)數(shù)器的狀態(tài)圖如圖8-37所示。,105,如果用PAL器件實(shí)現(xiàn)這個(gè)計(jì)數(shù)器，則PAL至少應(yīng)有4個(gè)觸發(fā)器和相應(yīng)的與或陣列。因此可選用PAL16R4。PAL16R4是一個(gè)有4個(gè)D觸發(fā)器、8個(gè)變量輸入端，4個(gè)可編程I/O端的器件。但是，PAL16R4的輸出端設(shè)置有反相三態(tài)緩沖器，所以4個(gè)觸發(fā)器的Q輸出端應(yīng)與圖8-37中的狀態(tài)反相，即有圖8-38。,圖8-38 反相后的狀態(tài)圖,106,根據(jù)圖8-38，利用卡諾圖化簡(jiǎn)可得狀態(tài)方程：,從狀態(tài)方程即可寫出每個(gè)觸發(fā)器的驅(qū)動(dòng)方程。因?yàn)橐笥?jì)數(shù)器具有清零功能，且有進(jìn)位輸出。當(dāng)R=1時(shí)，在時(shí)鐘信號(hào)到來后將所有的觸發(fā)器置1，即Q3Q2Q1Q0=1111，反相后的輸出得到Y(jié)3Y2Y1Y0=0000，實(shí)現(xiàn)了清零。于是修改后的驅(qū)動(dòng)方程為：,107,進(jìn)位輸出信號(hào)： 或,108,按照驅(qū)動(dòng)方程和進(jìn)位輸出函數(shù)編程后PAL16R4的邏輯圖如圖8-39所示。圖中1腳接時(shí)鐘輸入，11腳接輸出緩沖器的三態(tài)控制信號(hào) ，2腳接R清零控制信號(hào)，正常計(jì)數(shù)時(shí)R應(yīng)為低電平信號(hào)， 14、15、16、17腳分別為輸出Y0 、Y1 、Y2 、Y3，18號(hào)腳為進(jìn)位輸出信號(hào)C。,109,圖8-39 例8-8的 陣列圖,110,8.7 通用陣列邏輯GAL,主要內(nèi)容: GAL器件的特點(diǎn) GAL的電路結(jié)構(gòu) 利用GAL器件實(shí)現(xiàn)邏輯電路,111,8.7.1 GAL的性能特點(diǎn),GAL和PAL相比，其主要特性表現(xiàn)在： （1）GAL的輸出結(jié)構(gòu)配置了輸出邏輯宏單元OLMC（Output Logic Macro Cell），用戶可以通過編程選擇輸出結(jié)構(gòu)，它既可以編程為組合邏輯電路輸出，又可以編程為寄存器輸出；既可以輸出低電平有效，又可以輸出高電平有效等等。這樣GAL器件就可以在功能上通過編程代替PAL的各種輸出結(jié)構(gòu)，從而增加了GAL使用的靈活性。 （2）GAL器件綜合了EEPROM和CMOS技術(shù)，使得GAL器件在數(shù)秒之內(nèi)即可完成芯片的擦除和編程，并可以反復(fù)改寫，而且功耗低、速度快。 （3）GAL的保密性好。GAL具有加密單元，可有效防止復(fù)制，增強(qiáng)了電路的保密性。 普通GAL器件的與陣列可以編程，或陣列不可編程，如GAL16V8、GAL20V8等。而新一代的GAL器件與或陣列均可編程，主要有GAL39V8。,112,8.7.2 GAL的電路結(jié)構(gòu),GAL器件型號(hào)的定義和PAL一樣，也是根據(jù)輸入端數(shù)和輸出端數(shù)規(guī)模的不同來命名。如GAL16V8，其中16表示最大輸入端數(shù)（它包括可編程為輸入的輸出端），8表示輸出端數(shù)，V表示通過編程器編程的普通型。圖8-40是GAL16V8的陣列結(jié)構(gòu)圖和引腳圖。,113,圖8-40 GAL16V8的陣列結(jié)構(gòu)與引腳圖,114,從圖8-40可知GAL16V8由以下幾部分組成： （1）8個(gè)輸入緩沖器和8個(gè)反饋輸入緩沖器組成的與陣列。 與陣列中有64個(gè)與項(xiàng)，32個(gè)變量（8個(gè)輸入變量的原變量和反變量，8個(gè)反饋輸入變量的原變量和反變量），共有可編程單元2048個(gè)。所以GAL16V8最多有16個(gè)輸入信號(hào)，8個(gè)輸出信號(hào)。 （2）8個(gè)輸出邏輯宏單元OLMC。 每個(gè)OLMC接有8個(gè)輸入的或門，OLMC的輸出和三態(tài)輸出緩沖器相接。OLMC的作用是通過對(duì)其編程可使器件具有不同的邏輯功能，從而構(gòu)成不同形式的輸出結(jié)構(gòu)。 （3）8個(gè)三態(tài)輸出緩沖器、系統(tǒng)時(shí)鐘C