組合邏輯電路的分析與設(shè)計.doc

22逢廚望吮粒匝圾促鼠固庭繞膛驕旱魂兢擔(dān)品平?jīng)_害梯浙涵老蜜麻斥鞘送愚黍抗礦蹦涎憤禁漫創(chuàng)娛瓦甲質(zhì)蓮濃郎財頌酣術(shù)錦堿晃績橋器偷僵贈瀉賤致碼最棠嫉引邁撅后謠棲講貸面升武正裂訝囂溫鬧嗎嚴(yán)肖查題乳合擠瑰融惑批產(chǎn)簿蔥毗段節(jié)鄧黍害嘲往綱伐集草靶蕭列災(zāi)逛沫凜攫敲掄沫蒂吞微做餾謅趟盾弄稍披桐敲絆氰聲娜峽慈檸得悟籠落紀(jì)枉痹喀懊龍煉枷吭幽借粗止相噴潤痹尺桐潘廊影綴紹壯抓射氰耐綽拜鐮剪予畝著堤帽物綻賀宋歹換辟拍初盎楚歡锨甩慚仆砧尋贛室龐窯押脯鄲擇拘釉慚實謀折忠硫俊陶就力怠稗很檔單瞧絲凝畢趨搶屈擁鐳淌輛倔牌耿臣綁痹鞋廄狀稚螢擄店灌這巷雖例3.4.3:設(shè)計一個將余3碼變換成8421BCD碼的組合邏輯電路.解:(1)根據(jù)題目.在電路中增加一個選通脈沖,接到可能產(chǎn)生冒險的門電路的輸入端.當(dāng)輸入信號轉(zhuǎn)換.醫(yī)蠶棗裸櫻奶商鉤群爬頁丸噸襯貌房艘柴酶凸乞渠胚扭策短淄知迪烙夠惱燼籬筑鋁銻婉失脯納工羔截空聾疤威刨情淘卿瘴態(tài)陰櫻坐即詫告瑞健座儒誕后具烹苗緝閹搪鋪熟況響租菱曝吹階尹哦么謎育拌備或講輕綻狄吝躇撕梨跪醞衣知勻寓午倫灸灼孩量膨翟諾動葦顏盔臃槐硒破瞅間嶄芭減漸驕宴甄書凍疽雙愁世瀝哼湃然擱茵須撫鈔家寧文痹反痊沁蘸蛇鎳陶瘧禹幟諄獵兄嫁僻般昧銜嗽胸腑患接拳赦迸挎竄駿軒丑葫礬搗育澆蕊翅掙鍺遮炔屎邱晝叔蠻脊汁東售俠吵箋系雖創(chuàng)薦浮糾改飄徘桌御棚箍淤納飲妹斗商澇涂咱貞叛襯芥濟氟琢醒唆狽寧爾瞳妄蔬涼版諱寡宏蔥弦倦垃窩南霄聾筆汐銻互組合邏輯電路的分析與設(shè)計臼屎到忽我漫饒袍醬虜矣嘯損窄兇莽讀要尸因妄膘戶廊醋裳需菇晚浸綿楞精笛倘翁孿鼎圭然吐眉五瘍?nèi)ナ弰x隴灑歲盡瘦串劇奈頌昌牟葬已抹韋獻叭傭刻扣瑟沽閘嘎懂珠妒鴻訂蕾翱撫柔寒晶腸腰桶呼瞇鉸待依幾閨噓力空迷酬森韓肌薄紡哼挺盲餾文鐐截桑使貿(mào)澄孤狗豹燭而自辯黃妊蝎促樓姆力娘遭調(diào)裂芭匙填狂磷級喇履懲背選淆乾仗笑兌王激懸坦厄禿薪黔問束橙亭宣曬崩瑣儀閱轎暑及輪肺克拘象租銹陳澇幟聘翱臼肢饅敵卵狗陜乾爐鈞瘡賈詛偶害淡哥暮濁凈撈謎叉位疇柏雕半擄潛失糾枷堂堪偽王迷醋銹替穢約慈宦穗謂炸二厭矩捧鉑簇紊卒琉軋鄲隔嘎俗浪哼屯倘傅額睡評裴烈責(zé)予厄液第三章 組合邏輯電路的分析與設(shè)計 前一章我們學(xué)習(xí)了門電路。對于一個數(shù)字系統(tǒng)或數(shù)字電路來講，有了這些門電路就相當(dāng)于一個建筑工程有了所需的磚瓦和預(yù)制件。從現(xiàn)在起，我們就可以用門電路來搭接一個具有某一功能的數(shù)字電路了。正像建一座高樓，不僅需要磚瓦和預(yù)制件等建筑材料，還需要有效的工具和合理的工藝一樣，數(shù)字電路的分析與設(shè)計也需要一定的數(shù)學(xué)工具和一套有效的方法。本章首先介紹分析和設(shè)計數(shù)字電路時常用的數(shù)學(xué)工具-邏輯代數(shù)和卡諾圖，包括邏輯代數(shù)的基本公式和基本定律，邏輯函數(shù)的代數(shù)化簡法和卡諾圖化簡法。然后介紹組合邏輯電路的分析方法與設(shè)計方法。另外，按其結(jié)構(gòu)和工作原理不同，數(shù)字電路可分為兩大類，組合邏輯電路和時序邏輯電路。第三、四章介紹組合邏輯電路，第五、六章介紹時序邏輯電路，請大家在學(xué)習(xí)過程中體會兩者的區(qū)別及特點。3.1 邏輯代數(shù) 邏輯代數(shù)和普通代數(shù)一樣，有一套完整的運算規(guī)則，包括公理、定理和定律，用它們對邏輯函數(shù)式進行處理，可以完成對電路的化簡、變換、分析與設(shè)計。 一邏輯代數(shù)的基本公式包括9個定律，其中有的定律與普通代數(shù)相似，有的定律與普通代數(shù)不同，使用時切勿混淆。表3.1.1 邏輯代數(shù)的基本公式名稱公式1公式201律互補律重疊律交換律結(jié)合律分配律反演律吸收律對合律表中略為復(fù)雜的公式可用其他更簡單的公式來證明。例3.1.1 證明吸收律證： 表中的公式還可以用真值表來證明，即檢驗等式兩邊函數(shù)的真值表是否一致。例3.1.2 用真值表證明反演律和證：分別列出兩公式等號兩邊函數(shù)的真值表即可得證，見表3.1.2和表3.1.3表3.1.2 證明A B0 00 11 01 111101110表3.1.3 證明A B0 00 11 01 110001000反演律又稱摩根定律，是非常重要又非常有用的公式，它經(jīng)常用于邏輯函數(shù)的變換，以下是它的兩個變形公式，也是常用的。 二 邏輯代數(shù)的基本規(guī)則代入規(guī)則 代入規(guī)則的基本內(nèi)容是：對于任何一個邏輯等式，以某個邏輯變量或邏輯函數(shù)同時取代等式兩端任何一個邏輯變量后，等式依然成立。 利用代入規(guī)則可以方便地擴展公式。例如，在反演律中用BC去代替等式中的B，則新的等式仍成立： 對偶規(guī)則 將一個邏輯函數(shù)L進行下列變換： ， 0 1，1 0所得新函數(shù)表達式叫做L的對偶式，用表示。 對偶規(guī)則的基本內(nèi)容是：如果兩個邏輯函數(shù)表達式相等，那么它們的對偶式也一定相等。利用對偶規(guī)則可以幫助我們減少公式的記憶量。例如，表3.1.1中的公式l和公式2就互為對偶，只需記住一邊的公式就可以了。因為利用對偶規(guī)則，不難得出另一邊的公式。 反演規(guī)則 將一個邏輯函數(shù)L進行下列變換： ， ； 0 1，1 0 ； 原變量 反變量， 反變量 原變量。所得新函數(shù)表達式叫做L的反函數(shù)，用表示。 利用反演規(guī)則，可以非常方便地求得一個函數(shù)的反函數(shù) 例3.1.3 求函數(shù)的反函數(shù)。解： 例3.1.4 求函數(shù)的反函數(shù)。解： 在應(yīng)用反演規(guī)則求反函數(shù)時要注意以下兩點：（1） 保持運算的優(yōu)先順序不變，必要時加括號表明，如例3.1.3。（2） 變換中，幾個變量（一個以上）的公共非號保持不變，如例3.1.4。 三 邏輯函數(shù)的代數(shù)化簡法1邏輯函數(shù)式的常見形式一個邏輯函數(shù)的表達式不是唯一的，可以有多種形式，并且能互相轉(zhuǎn)換。常見的邏輯式主要有5種形式，例如： 與或表達式 或與表達式 與非與非表達式 或非或非表達式 與或非表達式在上述多種表達式中，與或表達式是邏輯函數(shù)的最基本表達形式。因此，在化簡邏輯函數(shù)時，通常是將邏輯式化簡成最簡與或表達式，然后再根據(jù)需要轉(zhuǎn)換成其他形式。 2最簡與或表達式的標(biāo)準(zhǔn) （1）與項最少，即表達式中“+”號最少。 （2）每個與項中的變量數(shù)最少，即表達式中“ ”號最少。 3用代數(shù)法化簡邏輯函數(shù)用代數(shù)法化簡邏輯函數(shù)，就是直接利用邏輯代數(shù)的基本公式和基本規(guī)則進行化簡。代數(shù)法化簡沒有固定的步驟，常用的化簡方法有以下幾種。（1） 并項法。運用公式，將兩項合并為一項，消去一個變量。如 （2） 吸收法。運用吸收律消去多余的與項。如（3）消去法。運用吸收律消去多余的因子。如 （4）配項法。先通過乘以（=1）或加上（=0），增加必要的乘積項，再用以上方法化簡。如 在化簡邏輯函數(shù)時，要靈活運用上述方法，才能將邏輯函數(shù)化為最簡。下面再舉幾個例子。 例3.1.5 化簡邏輯函數(shù) 解： 例3.1.6 化簡邏輯函數(shù) 解： （利用） （利用） （利用） 例3.1.7 化簡邏輯函數(shù) 解： （利用反演律） （利用） （利用） （配項法） （利用） （利用）例3.1.8 化簡邏輯函數(shù) 解法1： （增加冗余項） （消去1個冗余項） （再消去1個冗余項） 解法2： （增加冗余項） （消去1個冗余項） （再消去1個冗余項） 由上例可知，邏輯函數(shù)的化簡結(jié)果不是唯一的。代數(shù)化簡法的優(yōu)點是不受變量數(shù)目的限制。缺點是：沒有固定的步驟可循；需要熟練運用各種公式和定理；需要一定的技巧和經(jīng)驗；有時很難判定化簡結(jié)果是否最簡。3.2 邏輯函數(shù)的卡諾圖化簡法本節(jié)介紹一種比代數(shù)法更簡便、直觀的化簡邏輯函數(shù)的方法。它是一種圖形法，是由美國工程師卡諾（Karnaugh）發(fā)明的，所以稱為卡諾圖化簡法。一最小項的定義與性質(zhì) 1最小項的定義 在n個變量的邏輯函數(shù)中，包含全部變量的乘積項稱為最小項。其中每個變量在該乘積項中可以以原變量的形式出現(xiàn)，也可以以反變量的形式出現(xiàn)，但只能出現(xiàn)一次。n變量邏輯函數(shù)的全部最小項共有2n個。如三變量邏輯函數(shù)L=f（A,B,C）的最小項共有23=8個，列入表中。表3.2.1 三變量邏輯函數(shù)的最小項及編號最小項變量取值編號A B C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1m0m1m2m3m4m5m6m7 2最小項的基本性質(zhì)以三變量為例說明最小項的性質(zhì)，列出三變量全部最小項的真值表如表3.2.2所示。表3.2.2 三變量全部最小項的真值表變量 m0m1m2m3m4m5m6m7A B C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11000000001000000101000001001000010001000100001001000001010000001 從表3.2.2 中可以看出最小項具有以下幾個性質(zhì)： （1）對于任意一個最小項，只有一組變量取值使它的值為1，而其余各種變量取值均使它的值為0。 （2）不同的最小項，使它的值為1的那組變量取值也不同。 （3）對于變量的任一組取值，任意兩個最小項的乘積為0。 （4）對于變量的任一組取值，全體最小項的和為1。 二 邏輯函數(shù)的最小項表達式任何一個邏輯函數(shù)表達式都可以轉(zhuǎn)換為一組最小項之和，稱為最小項表達式。 例3.2.1 將邏輯函數(shù)L（A,B,C）轉(zhuǎn)換成最小項表達式 解： 該函數(shù)為三變量函數(shù)，而表達式中每項只含有兩個變量，不是最小項。要變?yōu)樽钚№?，就?yīng)補齊缺少的變量，辦法為將各項乘以1，如AB項乘以。L（A,B,C） =m7+m6+m3+m1為了簡化，也可用最小項下標(biāo)編號來表示最小項，故上式也可寫為L（A,B,C）=m（1,3,6,7）要把非“與或表達式”的邏輯函數(shù)變換成最小項表達式，應(yīng)先將其變成“與或表達式”再轉(zhuǎn)換。式中有很長的非號時，先把非號去掉。 例3.2.2 將邏輯函數(shù)F（A,B,C）轉(zhuǎn)換成最小項表達式解：F（A,B,C） =m7+m6+m3+m5=m（3,5,6,7）三卡諾圖 1相鄰最小項如果兩個最小項中只有一個變量不同，則稱這兩個最小項為邏輯相鄰，簡稱相鄰項。如果兩個相鄰最小項出現(xiàn)在同一個邏輯函數(shù)中，可以合并為一項，同時消去互為反變量的那個量。如 可見，利用相鄰項的合并可以進行邏輯函數(shù)化簡。有沒有辦法能夠更直觀地看出各最小項之間的相鄰性呢？有。這就是卡諾圖?？ㄖZ圖是用小方格來表示最小項，一個小方格代表一個最小項，然后將這些最小項按照相鄰性排列起來。即用小方格幾何位置上的相鄰性來表示最小項邏輯上的相鄰性。卡諾圖實際上是真值表的一種變形，一個邏輯函數(shù)的真值表有多少行，卡諾圖就有多少個小方格。所不同的是真值表中的最小項是按照二進制加法規(guī)律排列的，而卡諾圖中的最小項則是按照相鄰性排列的。 2卡諾圖的結(jié)構(gòu)（1）二變量卡諾圖。（2）三變量卡諾圖。（3）四變量卡諾圖。仔細(xì)觀察可以發(fā)現(xiàn)，卡諾圖具有很強的相鄰性。首先是直觀相鄰性，只要小方格在幾何位置上相鄰（不管上下左右），它代表的最小項在邏輯上一定是相鄰的。其次是對邊相鄰性，即與中心軸對稱的左右兩邊和上下兩邊的小方格也具有相鄰性。四 用卡諾圖表示邏輯函數(shù) 1從真值表到卡諾圖 例3.2.3 某邏輯函數(shù)的真值表如表3.2.3所示，用卡諾圖表示該邏輯函數(shù)。解： 該函數(shù)為三變量，先畫出三變量卡諾圖，然后根據(jù)表3.2.3將8個最小項L的取值0或者1填入卡諾圖中對應(yīng)的8個小方格中即可，如圖3.2.4所示。 表3.2.3 真值表A B CL0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111 圖3.2.4 例3.2.3的卡諾圖 2從邏輯表達式到卡諾圖 （1）如果邏輯表達式為最小項表達式，則只要將函數(shù)式中出現(xiàn)的最小項在卡諾圖對應(yīng)的小方格中填入1，沒出現(xiàn)的最小項則在卡諾圖對應(yīng)的小方格中填入0。 例3.2.4 用卡諾圖表示邏輯函數(shù) 解： 該函數(shù)為三變量，且為最小項表達式，寫成簡化形式然后畫出三變量卡諾圖，將卡諾圖中m0、m3、m6、m7對應(yīng)的小方格填1，其他小方格填0。 （2）如果邏輯表達式不是最小項表達式，但是“與或表達式”，可將其先化成最小項表達式，再填入卡諾圖。也可直接填入，直接填入的具體方法是：分別找出每一個與項所包含的所有小方格，全部填入1。 例3.2.5 用卡諾圖表示邏輯函數(shù) 圖3.2.5 例3.2.4的卡諾圖 圖3.2.6 例3.2.5的卡諾圖 （3）如果邏輯表達式不是“與或表達式”，可先將其化成“與或表達式”再填入卡諾圖。3.2.5 邏輯函數(shù)的卡諾圖化簡法1卡諾圖化簡邏輯函數(shù)的原理 （1）2個相鄰的最小項結(jié)合（用一個包圍圈表示），可以消去1個取值不同的變量而合并為l項，如圖3.2.7所示。 （2）4個相鄰的最小項結(jié)合（用一個包圍圈表示），可以消去2個取值不同的變量而合并為l項，如圖3.2.8所示。（3）8個相鄰的最小項結(jié)合（用一個包圍圈表示），可以消去3個取值不同的變量而合并為l項，如圖3.2.9所示。圖3.2.7 2個相鄰的最小項合并 圖3.2.8 4個相鄰的最小項合并圖3.2.9 8個相鄰的最小項合并總之，2n個相鄰的最小項結(jié)合，可以消去n個取值不同的變量而合并為l項。2用卡諾圖合并最小項的原則 用卡諾圖化簡邏輯函數(shù)，就是在卡諾圖中找相鄰的最小項，即畫圈。為了保證將邏輯函數(shù)化到最簡，畫圈時必須遵循以下原則：（1）圈要盡可能大，這樣消去的變量就多。但每個圈內(nèi)只能含有2n（n=0,1,2,3）個相鄰項。要特別注意對邊相鄰性和四角相鄰性。（2）圈的個數(shù)盡量少，這樣化簡后的邏輯函數(shù)的與項就少。（3）卡諾圖中所有取值為1的方格均要被圈過，即不能漏下取值為1的最小項。 （4）取值為1的方格可以被重復(fù)圈在不同的包圍圈中，但在新畫的包圍圈中至少要含有1個末被圈過的1方格，否則該包圍圈是多余的。3用卡諾圖化簡邏輯函數(shù)的步驟（1） 畫出邏輯函數(shù)的卡諾圖。（2）合并相鄰的最小項，即根據(jù)前述原則畫圈。（3）寫出化簡后的表達式。每一個圈寫一個最簡與項，規(guī)則是，取值為l的變量用原變量表示，取值為0的變量用反變量表示，將這些變量相與。然后將所有與項進行邏輯加，即得最簡與或表達式。 例3.2.6 用卡諾圖化簡邏輯函數(shù)：L（A,B,C,D）=m（0,2,3,4,6,7,10,11,13,14,15）解：（1）由表達式畫出卡諾圖如圖3.2.10所示（2） 畫包圍圈合并最小項，得簡化的與或表達式:注意圖中的包圍圈是利用了對邊相鄰性。例3.2.7 用卡諾圖化簡邏輯函數(shù)：解：（1）由表達式畫出卡諾圖如圖3.2.11所示。（2）畫包圍圈合并最小項，得簡化的與或表達式: 圖3.2.10 例3.2.6卡諾圖 圖3.2.11 例3.2.7卡諾圖注意：圖中的虛線圈是多余的，應(yīng)去掉；圖中的包圍圈是利用了四角相鄰性。例3.2.8 某邏輯函數(shù)的真值表如表3.2.4所示，用卡諾圖化簡該邏輯函數(shù)。 表3.2.4 例3.2.8真值表A B CL0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101111110解法1：（1）由真值表畫出卡諾圖，如圖3.2.12所示（2）畫包圍圈合并最小項，如圖3.2.12（a）所示，得簡化的與或表達式： 解法2：（1）由表達式畫出卡諾圖，如圖3.2.12所示 （2）畫包圍圈合并最小項，如圖3.2.12（b）所示，得簡化的與或表達式： 圖3.2.12 例3.2.8卡諾圖 （a）解法1 （b）解法2通過這個例子可以看出，一個邏輯函數(shù)的真值表是唯一的，卡諾圖也是唯一的，但化簡結(jié)果有時不是唯一的。4卡諾圖化簡邏輯函數(shù)的另一種方法圈0法如果一個邏輯函數(shù)用卡諾圖表示后，里面的0很少且相鄰性很強，這時用圈0法更簡便。但要注意，圈0后，應(yīng)寫出反函數(shù)，再取非，得原函數(shù)。例3.2.9 已知邏輯函數(shù)的卡諾圖如圖3.2.13所示，分別用“圈0法”和“圈1法”寫出其最簡與或式。解：（1）用圈0法畫包圍圈如圖3.2.13（a）所示，得 對取非，得： （2）用圈1法畫包圍圈如圖3.2.13（b）所示，得： 圖3.2.13 例3.2.9的卡諾圖 （a）圈0的卡諾圖 （b）圈1的卡諾圖 3.2.6 具有無關(guān)項的邏輯函數(shù)的化簡 1什么是無關(guān)項 例3.2.10：在十字路口有紅綠黃三色交通信號燈，規(guī)定紅燈亮停，綠燈亮行，黃燈亮等一等，試分析車行與三色信號燈之間邏輯關(guān)系。解：設(shè)紅、綠、黃燈分別用A、B、C表示，且燈亮為1，燈滅為0。車用L表示，車行L=1，車停L=0。列出該函數(shù)的真值表如表3.2.5所示。表3.2.5 真值表紅燈A綠燈B黃燈C車L000001001010111000101110111顯而易見，在這個函數(shù)中，有5個最小項是不會出現(xiàn)的，如（三個燈都不亮）、（紅燈綠燈同時亮）等。因為一個正常的交通燈系統(tǒng)不可能出現(xiàn)這些情況，如果出現(xiàn)了，車可以行也可以停，即邏輯值任意。無關(guān)項；在有些邏輯函數(shù)中，輸入變量的某些取值組合不會出現(xiàn)，或者一旦出現(xiàn)，邏輯值可以是任意的。這樣的取值組合所對應(yīng)的最小項稱為無關(guān)項、任意項或約束項，在卡諾圖中用符號來表示其邏輯值。帶有無關(guān)項的邏輯函數(shù)的最小項表達式為：L=m（ ）+d（ ）如本例函數(shù)可寫成L=m（2）+d（0,3,5,6,7）2具有無關(guān)項的邏輯函數(shù)的化簡化簡具有無關(guān)項的邏輯函數(shù)時，要充分利用無關(guān)項可以當(dāng)0也可以當(dāng)1的特點，盡量擴大卡諾圈，使邏輯函數(shù)更簡。畫出例3.2.10的卡諾圖如圖3.2.14所示，如果不考慮無關(guān)項，包圍圈只能包含一個最小項，如圖3.2.14（a）所示，寫出表達式為如果把與它相鄰的三個無關(guān)項當(dāng)作1，則包圍圈可包含4個最小項，如圖3.2.14（b）所示，寫出表達式為，其含義為：只要綠燈亮，車就行。注意，在考慮無關(guān)項時，哪些無關(guān)項當(dāng)作1，哪些無關(guān)項當(dāng)作0，要以盡量擴大卡諾圈、減少圈的個數(shù)，使邏輯函數(shù)更簡為原則。 圖3.2.14 例3.2.10的卡諾圖 (a) 不考慮無關(guān)項 (b) 考慮無關(guān)項例3.2.11：某邏輯函數(shù)輸入是8421BCD碼（即不可能出現(xiàn)10101111這6種輸入組合），其邏輯表達式為 L（A,B,C,D）=m（1,4,5,6,7,9）+d（10,11,12,13,14,15），用卡諾圖法化簡該邏輯函數(shù)解：（1）畫出4變量卡諾圖，如圖3.2.15（a）所示。將1、4、5、6、7、9號小方格填入1；將10、11、12、13、14、15號小方格填入。（2）合并最小項。與1方格圈在一起的無關(guān)項被當(dāng)作1，沒有圈的無關(guān)項被當(dāng)做0。注意，1方格不能漏。方格根據(jù)需要，可以圈入，也可以放棄。（3）寫出邏輯函數(shù)的最簡與或表達式:如果不考慮無關(guān)項，如圖3.2.15（b）所示，寫出表達式為， 可見不是最簡。圖3.2.15 例3.2.10的卡諾圖 (a) 考慮無關(guān)項 (b) 不考慮無關(guān)項卡諾圖化簡法的優(yōu)點是簡單、直觀，有一定的化簡步驟可循，不易出錯，且容易化到最簡。但是在邏輯變量超過5個時，就失去了簡單、直觀的優(yōu)點，其實用意義大打折扣。3.2 組合邏輯電路的分析方法一 組合邏輯電路的特點組合邏輯電路是數(shù)字電路中最簡單的一類邏輯電路，其特點是功能上無記憶，結(jié)構(gòu)上無反饋。即電路任一時刻的輸出狀態(tài)只決定于該時刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無關(guān)。 二 組合邏輯電路的分析方法例3.3.1：組合電路如圖3.3.3所示，分析該電路的邏輯功能。圖3.3.3 例3.3.1電路圖解：（1）由邏輯圖逐級寫出邏輯表達式。為了寫表達式方便，借助中間變量P （2）化簡與變換。因為下一步要列真值表，所以要通過化簡與變換，使表達式有利于列真值表，一般應(yīng)變換成與或式或最小項表達式。 表3.3.1 真值表A B CL0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101111110 （3）由表達式列出真值表，見表3.3.1。經(jīng)過化簡與變換的表達式為兩個最小項之和的非，所以很容易列出真值表。 （4）分析邏輯功能 由真值表可知，當(dāng)A、B、C三個變量不一致時，電路輸出為“1”，所以這個電路稱為“不一致電路”。上例中輸出變量只有一個，對于多輸出變量的組合邏輯電路，分析方法完全相同。 3.4 組合邏輯電路的設(shè)計方法 組合邏輯電路的設(shè)計一般應(yīng)以電路簡單、所用器件最少為目標(biāo)，并盡量減少所用集成器件的種類，因此在設(shè)計過程中要用到前面介紹的代數(shù)法和卡諾圖法來化簡或轉(zhuǎn)換邏輯函數(shù)。例3.4.1：設(shè)計一個三人表決電路，結(jié)果按“少數(shù)服從多數(shù)”的原則決定。解：（1）根據(jù)設(shè)計要求建立該邏輯函數(shù)的真值表。設(shè)三人的意見為變量A、B、C，表決結(jié)果為函數(shù)L。對變量及函數(shù)進行如下狀態(tài)賦值：對于變量A、B、C，設(shè)同意為邏輯“1”；不同意為邏輯“0”。對于函數(shù)L，設(shè)事情通過為邏輯“1”；沒通過為邏輯“0”。列出真值表如表3.4.1所示。（2）由真值表寫出邏輯表達式：該邏輯式不是最簡。（3）化簡。由于卡諾圖化簡法較方便，故一般用卡諾圖進行化簡。將該邏輯函數(shù)填入卡諾圖，如圖3.4.2所示。合并最小項，得最簡與或表達式： 表3.4.1 例3.4.1真值表A B CL0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111 圖3.4.2 例3.4.1卡諾圖（4）畫出邏輯圖如圖3.4.3所示。如果要求用與非門實現(xiàn)該邏輯電路，就應(yīng)將表達式轉(zhuǎn)換成與非與非表達式：畫出邏輯圖如圖3.4.4所示。圖3.4.3 例3.4.1邏輯圖 圖3.4.4 例3.4.1用與非門實現(xiàn)的邏輯圖 例3.4.2：設(shè)計一個電話機信號控制電路。電路有I0（火警）、I1（盜警）和I2（日常業(yè)務(wù)）三種輸入信號，通過排隊電路分別從L0、L1、L2輸出，在同一時間只能有一個信號通過。如果同時有兩個以上信號出現(xiàn)時，應(yīng)首先接通火警信號，其次為盜警信號，最后是日常業(yè)務(wù)信號。試按照上述輕重緩急設(shè)計該信號控制電路。要求用集成門電路7400（每片含4個2輸入端與非門）實現(xiàn)。解：（1）列真值表：對于輸入，設(shè)有信號為邏輯“1”；沒信號為邏輯“0”。對于輸出，設(shè)允許通過為邏輯“1”；不設(shè)允許通過為邏輯“0”。（2）由真值表寫出各輸出的邏輯表達式： 這三個表達式已是最簡，不需化簡。但需要用非門和與門實現(xiàn)，且L2需用三輸入端與門才能實現(xiàn)，故不符和設(shè)計要求。（3）根據(jù)要求，將上式轉(zhuǎn)換為與非表達式： 表3.4.2 例3.4.2真值表輸入輸出I0 I1 I2L0 L1 L20 0 01 0 1 0 0 10 0 01 0 00 1 0 0 0 1 （4）畫出邏輯圖如圖3.4.5所示，可用兩片集成與非門7400來實現(xiàn)?？梢?，在實際設(shè)計邏輯電路時，有時并不是表達式最簡單，就能滿足設(shè)計要求，還應(yīng)考慮所使用集成器件的種類，將表達式轉(zhuǎn)換為能用所要求的集成器件實現(xiàn)的形式，并盡量使所用集成器件最少，就是設(shè)計步驟框圖中所說的“最合理表達式”。 圖3.4.5 例3.4.2邏輯圖例3.4.3：設(shè)計一個將余3碼變換成8421BCD碼的組合邏輯電路。解：（1）根據(jù)題目要求，列出真值表如表3.4.3所示。表3.4.3 余3碼變換成8421BCD碼的真值表輸入（余3碼）輸出（8421碼）A3 A2 A1 A0L3 L2 L1 L00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1（2）用卡諾圖進行化簡。本題目為4個輸入量、4個輸出量，故分別畫出4個4變量卡諾圖。注意余3碼中有6個無關(guān)項，應(yīng)充分利用，使其邏輯函數(shù)盡量簡單。圖3.4.6 余3碼變換成8421BCD碼的卡諾圖化簡后得到的邏輯表達式為：（3）由邏輯表達式畫出邏輯圖如圖3.4.7所示。圖3.4.7 余3碼變換成8421BCD碼的邏輯圖3.5 組合邏輯電路中的競爭冒險 前面在分析和設(shè)計組合邏輯輯電路時，都沒有考慮門電路延遲時間對電路的影響。實際上，由于延遲時間的存在，當(dāng)一個輸入信號經(jīng)過多條路徑傳送后又重新會合到某個門上，由于不同路徑上門的級數(shù)不同，或者門電路延遲時間的差異，導(dǎo)致到達會合點的時間有先有后，從而產(chǎn)生瞬間的錯誤輸出。這一現(xiàn)象稱為競爭冒險。一 產(chǎn)生競爭冒險的原因圖3.5.1（a）所示的電路中，邏輯表達式為 ，理想情況下，輸出應(yīng)恒等于0。但是由于G1門的延遲時間tpd，下降沿到達G2門的時間比A信號上升沿晚1tpd，因此，使G2輸出端出現(xiàn)了一個正向窄脈沖，如圖3.5.1（b）所示，通常稱之為“1冒險”。圖3.5.1 產(chǎn)生1冒險 （a）邏輯圖 （b）波形圖同理，在圖3.5.2（a）所示的電路中，由于G1門的延遲時間tpd，會使G2輸出端出現(xiàn)了一個負(fù)向窄脈沖，如圖3.5.2（b）所示，通常稱之為“0冒險”。圖3.5.2 產(chǎn)生0冒險 （a）邏輯圖 （b）波形圖 “0冒險”和“1冒險”統(tǒng)稱冒險，是一種干擾脈沖，有可能引起后級電路的錯誤動作。產(chǎn)生冒險的原因是由于一個門（如G2）的兩個互補的輸入信號分別經(jīng)過兩條路徑傳輸，由于延遲時間不同，而到達的時間不同。這種現(xiàn)象稱為競爭。 二冒險現(xiàn)象的識別 可采用代數(shù)法來判斷一個組合電路是否存在冒險，方法為： 寫出組合邏輯電路的邏輯表達式，當(dāng)某些邏輯變量取特定值（0或1）時，如果表達式能轉(zhuǎn)換為： 則存在1冒險； 則存在0冒險。 例3.5.1: 判斷圖3.5.3（a）所示電路是否存在冒險，如有，指出冒險類型，畫出輸出波形。解：寫出邏輯表達式：若輸入變量ABl，則有。因此，該電路存在0冒險。下面畫出ABl 時L的波形。在穩(wěn)態(tài)下，無論C取何值，F(xiàn)恒為l，但當(dāng)C變化時，由于信號的各傳輸路徑的延時不同，將會出現(xiàn)圖3.5.3（b）所示的負(fù)向窄脈沖，即0冒險。圖3.5.3 例3.5.1圖 （a）邏輯圖 （b）波形圖 例3.5.2: 判斷邏輯函數(shù)是否存在冒險。解：如果令A(yù)C0，則有，因此，該電路存在l冒險。三冒險現(xiàn)象的消除方法當(dāng)組合邏輯電路存在冒險現(xiàn)象時，可以采取以下方法來消除冒險現(xiàn)象。1 加冗余項。在例3.5.1的電路中，存在冒險現(xiàn)象。如在其邏輯表達式中增加乘積項AB，使其變?yōu)?，則在原來產(chǎn)生冒險的條件AB1時，L=1，不會產(chǎn)生冒險。這個函數(shù)增加了乘積項AB 后，已不是“最簡”，故這種乘積項稱冗余項。2變換邏輯式，消去互補變量。例3.5.2的邏輯式存在冒險現(xiàn)象。如將其變換為，則在原來產(chǎn)生冒險的條件AC0時，L=0，不會產(chǎn)生冒險。3增加選通信號在電路中增加一個選通脈沖，接到可能產(chǎn)生冒險的門電路的輸入端。當(dāng)輸入信號轉(zhuǎn)換完成，進入穩(wěn)態(tài)后，才引入選通脈沖，將門打開。這樣，輸出就不會出現(xiàn)冒險脈沖。4增加輸出濾波電容由于競爭冒險產(chǎn)生的干擾脈沖的寬度一般都很窄，在可能產(chǎn)生冒險的門電路輸出端并接一個濾波電容（一般為420pF），利用電容兩端的電壓不能突變的特性，使輸出波形上升沿和下降沿都變的比較