第2章_門電路.ppt

第2章 邏輯門電路,本章主要內(nèi)容： 2.1 基本邏輯門電路 2.2 cmos邏輯門電路 2.3 ttl邏輯門電路 2.4 ecl電路 2.5 cmos電路與ttl電路的接口,2.1 基本邏輯門電路,2.1.1二極管門電路 1.二極管與門電路 用二極管實現(xiàn)的與門電路如圖2-1所示，a、b為兩個輸入邏輯變量，f為輸出邏輯函數(shù)。,分離元件門電路,二極管與門,2.二極管或門電路 用二極管實現(xiàn)的或門電路如圖2-3所示，a、b為兩個輸入邏輯變量，f為輸出邏輯函數(shù)。,二極管或門,2.1.2晶體管非門電路 用npn型晶體管實現(xiàn)的非門電路如圖2-5所示，a為輸入邏輯變量，f為輸出邏輯函數(shù)。,例2-1 在圖2-5(a)所示的電路中，若+vcc=+5v，-vbb=-5v，rc=1k，r1=4.7k，r2=10k，晶體管的電流放大系數(shù)=20，飽和壓降vces =0.1v，輸入的高、低電平分別為vih=5v，vil=0v，試計算輸入為高電平和低電平時對應(yīng)的輸出電平。,解：首先由圖2-5(a)示電路求出b、e兩端斷開時b點電位vb。當(dāng)三極管的b、e兩端斷開時，電阻r1 與r2串聯(lián)，故b點電位vb為,當(dāng)vi=vil=0v時，由式（2-1）得到,這時，將晶體管的b、e兩端接入電路，由于加在b、e上的是反向電壓，故晶體管截止，ic=0，輸出電壓vo=+vcc=+5v，所以輸出為高電平。,當(dāng)vi=vih=5v時，由式（2-1）得到,這時將晶體管的b、e兩端接入電路， 則加在b、e上的是正向電壓，晶體管導(dǎo)通， b、e上的電壓為0.7v，則b點電位vb=0.7v。 此時基極電流ib為,而晶體管深度飽和時的基極電流ibs為,因為ibibs，故晶體管處于深度飽和狀態(tài)，輸出電壓vo=vces=0.1v0v，輸出為低電平。,場效應(yīng)晶體管的分類,場效應(yīng)晶體管(field effect transistor)與雙極性晶體管不同，導(dǎo)電過程中只有一種載流子參與，所以又稱為單極型晶體管。,場效應(yīng)晶體管(fet)按結(jié)構(gòu)分為兩類，,eft,結(jié)型(jfet),絕緣柵型(jgfet),金屬氧化物 場效應(yīng)管 (mosfet),按導(dǎo)電載流子類型分為,n溝道,n溝道,p溝道,p溝道,對于mosfet按溝道的變化，還分為增強型和耗盡型兩種。,耗盡型,增強型,耗盡型,增強型,2.2 cmos邏輯門電路,2.2.1 mos管及其開關(guān)模型 1. mos管,（2）工作原理,ugs=0時，id=0,g,d,s,b,nmos電路符號,繼續(xù)增大ugs,ugs越大，反型層中的自由電子濃度越大，溝道越寬，導(dǎo)電能力越強。將開始形成反型層所需的ugs值稱為開啟電壓ugs(th)，其值約為210v之間。,在漏源之間加上正向電壓uds便會產(chǎn)生漏極電流id,id的大小受ugs控制。利用n型溝道（p型襯底）導(dǎo)電，其導(dǎo)電能力依靠柵極正偏電壓來增強，故稱n溝道增強型絕緣柵場效應(yīng)管,p溝道m(xù)os管和n溝道m(xù)os管的主要區(qū)別在于作為襯底的材料不同，pmos管的反型層為p型，相應(yīng)的溝道為p溝道。,p溝道m(xù)os場效應(yīng)晶體管,對耗盡型pmos 管，在二氧化硅絕緣層中摻入的是負(fù)離子。,使用時，ugs，uds的極性與nmos管相反，增強型pmos管 的開啟電壓為負(fù)值，而耗盡型的pmos管的夾斷電壓為正值。,圖2-6 mos管的表示符號 （a）n溝道增強型mos管表示符號 （b）p溝道增強型mos管表示符號 （c）nmos管簡化表示符號 （d）pmos管簡化表示符號,2. mos管的開關(guān)模型,2.2.2 cmos反相器 1. cmos反相器的電路結(jié)構(gòu) nmos管和pmos管以互補的方式共用就形成cmos邏輯。,2.cmos反相器的工作原理 由上述分析可見，輸入電壓為0v時，輸出電壓為5v；輸入電壓為5v時，輸出電壓為0v，該電路具有反相器的功能。 還可用開關(guān)模型來說明cmos反相器的工作原理。當(dāng)輸入端為低電平時，各開關(guān)為正常狀態(tài)，如圖2-9(a)所示，故輸出端為高電平（vdd=5.0v）；當(dāng)輸入端為高電平時，各開關(guān)轉(zhuǎn)變?yōu)槠涑B(tài)的相反狀態(tài)，如圖2-9(b)所示，故輸出端為低電平（0v）。,2.2.3 cmos與非門 1. cmos與非門的電路結(jié)構(gòu) cmos與非門如圖2-10所示。兩個nmos管t1和t3串聯(lián)作為工作管，兩個pmos管t2和t4并聯(lián)作為負(fù)載管。,2.cmos與非門的工作原理,同樣可用開關(guān)模型來說明cmos與非門的工作原理，如圖2-11所示。,要得到多輸入端cmos與非門電路， 只要增加圖2-10示電路中串、并聯(lián)mos管 的數(shù)目便可得到。一個3輸入cmos與非門，如圖2-12所示。,在理論上，cmos與非門可以有很多個輸入端，k個輸入端cmos與非門要使用k個串聯(lián)的nmos管和k個并聯(lián)的pmos管。 但實際上串聯(lián)的mos管“導(dǎo)通”電阻的可加性限制了cmos門的輸入端數(shù)目，一般來說，最多可有6個輸入端。多輸入端的cmos與非門把幾個少輸入的門電路級聯(lián)而構(gòu)成。例如，一個8輸入cmos與非門的邏輯結(jié)構(gòu)如圖2-13所示。4輸入與非門、2輸入或非門以及反相器的總延遲時間，仍比單級的8輸入與非門的延遲時間短。,2.2.4 cmos或非門 即,要得到一個多輸入端的cmos或非門 電路，只要在圖2-14示2輸入cmos或非門的基礎(chǔ)上，適當(dāng)增加串并聯(lián)mos管的數(shù)量即可。例如k個輸入端cmos或非門，用k個并聯(lián)的nmos管和k個串聯(lián)的pmos管組成。 在理論上，cmos或非門可以有很多個輸入端，但實際上串聯(lián)mos管“導(dǎo)通”電阻的可加性限制了cmos門的輸入端個數(shù)，一般或非門最多可有4個輸入端。,cmos,2.2.5 其他類型的cmos門電路 1.cmos傳輸門 cmos傳輸門是利用結(jié)構(gòu)上完全對稱的pmos管和nmos管按閉環(huán)互補形式接成的，如圖2-16 (a) 所示。cmos傳輸門同cmos反相器一樣，也是構(gòu)成各種邏輯電路的一種基本單元電路。,由上述分析可知，傳輸門的導(dǎo)通條件是互補控制端c為高電平、 為低電平。 由于t1、t2管的結(jié)構(gòu)形式是對稱的，即漏極和源極可互易使用，因而cmos傳輸門屬于雙向器件，它的輸入端和輸出端可以互換。,傳輸門的一個重要用途是作模擬開關(guān)， 用來傳輸連續(xù)變化的模擬電壓信號。這是一般的邏輯門不能實現(xiàn)的。模擬開關(guān)的基本電路是由cmos傳輸門和cmos反相器組成的，如圖2-18所示。和cmos傳輸門一樣，它也是雙向器件。當(dāng)控制端c為高電平時，模擬開關(guān)導(dǎo)通，ba；當(dāng)c為低電平時，模擬開關(guān)截止，輸出和輸入之間斷開。,圖2-18 模擬開關(guān),2.cmos三態(tài)輸出門 三態(tài)輸出門(three-state logic，ts）是由普通門電路加上控制電路構(gòu)成的。cmos三態(tài)門的電路結(jié)構(gòu)大體上有以下三種形式。 （1）電路結(jié)構(gòu)是在cmos反相器上增加一個nmos（t1）、一個pmos（t4）和一個非門，如圖2-19（a）所示。,當(dāng)控制端 =0時， t1和t4同時導(dǎo)通，電路的工作狀態(tài)和普通的反相器沒有區(qū)別，f= 而當(dāng)控制端 =1時，t1和t4同時截止，所以輸出呈高阻態(tài)。這樣輸出端就有三種可能出現(xiàn)的狀態(tài)：高電平、低電平和高阻態(tài)，故將這種門電路叫做三態(tài)輸出門。因為該電路在 =0時為正常的工作狀態(tài)，所以稱控制端為低電平有效。,（2）在cmos反相器上增加一 個控制管（t3）和一個或非門，如圖 2-20（a）所示?；蛘咴赾mos反相器上增加一個控制管（t3）和一個與非門，如圖2-20（b）所示。,（3）在cmos反相 器的輸出端串入一個cmos模擬開關(guān)， 作為輸出狀態(tài)的控制開關(guān)，如圖2-21所示。,圖2-21 cmos三態(tài)門電路,3.漏極開路的cmos與非門 漏極開路（open drain output，od）門是在cmos與非門電路的基礎(chǔ)上省去了有源負(fù)載（兩個pmos管和電源）， 如圖2-22（a）所示。,od門的工作原理 od門電路工作時需要外接負(fù)載電阻rl和電源ed，如圖2-23所示。,圖2-23漏極開路cmos門的工作電路,圖2-24 cmos門電路輸出端并聯(lián)的電路,漏極開路輸出門（od門）彌補了普通的cmos門電路的不足，可以實現(xiàn)線與邏輯、驅(qū)動發(fā)光二極管和其他器件、實現(xiàn)電平轉(zhuǎn)換等。,實現(xiàn)線與邏輯 多個od門的輸出端接在一起，實現(xiàn)與邏輯，故稱線與。 將幾個od與非門的輸出端直接連在一起，再通過負(fù)載電阻rl接到電源上，如圖2-25所示。當(dāng)所有的od門的輸出為高電平時，連線輸出為高電平。而任何一個od門的輸出為低電平時，連線輸出都為低電平。 因為 ， 所以,實現(xiàn)電平轉(zhuǎn)換 在數(shù)字系統(tǒng)的接口（與外部設(shè)備相聯(lián)系的電路）需要有電平轉(zhuǎn)換的時候，常用od門實現(xiàn)，如圖2-26所示。,驅(qū)動發(fā)光二極管 od門可驅(qū)動發(fā)光二極管，如圖2-27所示。當(dāng)輸入端a、b有一個為低電平或都為低電平時，與非門的輸出端為高電平，發(fā)光二極管截止。當(dāng)輸入端a、b都為高電平時，與非門的輸出端為低電平，發(fā)光二極管導(dǎo)通。要使發(fā)光二極管正常發(fā)光，必須選擇合適的限流電阻r。,負(fù)載電阻rl的選擇 例如，將m個od門的輸出端并聯(lián)，驅(qū)動n個cmos門，如圖2-28所示。外接負(fù)載電阻rl一定要合適。,負(fù)載電阻rl最小值的計算 od門的負(fù)載電阻的最小值由漏極開路輸出的 最大吸收電流iol（max）決定。當(dāng)輸出端為低電平時, 如圖2-28(a)所示。此時，流過負(fù)載電阻rl的電流加上所驅(qū)動門的輸入電流之和，不能超過輸出低電平的驅(qū)動能力iol（max），即ir+niisiol（max）。由于流過負(fù)載電阻rl的最大值ir（max）為： ir（max）=iol（max）-niis 假設(shè)od門的輸出端的低電平vol為0v，則rl的最小值應(yīng)為： rlmin= =,負(fù)載電阻rl最大值的計算 當(dāng)輸出端為高電平時，如圖2-28(b)所示。 此時，輸出端的低電平不能低于voh（min），即 。vr由線輸出的高電平輸出漏電流和所驅(qū)動門的高電平輸入電流決定，即vr=(mioh(max)+piih)r。因此，rl的最大值應(yīng)為： 最后根據(jù)rlmin和rlmax來選擇負(fù)載電阻rl值，即： rlminrlrlmax,(a) od門輸出端為低電平 (b) od門輸出端為高電平 圖2-28 m個od門驅(qū)動n個cmos門,2.2.6 高速cmos門電路,高速cmos門電路主要有54系列軍用產(chǎn)品和74系列民用產(chǎn)品。54系列和74系列的環(huán)境溫度不同，74系列的工作溫度是-4085，54系列的工作溫度是-55125。54系列的制造方法與74系列相同，只是檢測、篩選和標(biāo)號不同，還有許多額外的說明資料，當(dāng)然價格也高些。使用時可以根據(jù)不同的條件和要求選擇不同類型的產(chǎn)品。,2.2.7 低電壓cmos門電路 隨著ic工業(yè)的發(fā)展，cmos門電路向低電 壓方向發(fā)展，一方面晶體管的規(guī)模越來越小， mos管的柵極和源極、漏極之間的絕緣氧化層變得更薄，不能隔離高達(dá)5v的電壓差，使得cmos門向低電源電壓方向發(fā)展；另一方面cmos門的動態(tài)功耗（pc=clfv2dd），為了減小動態(tài)功耗，也使得cmos門向低電源電壓方向發(fā)展。因此，jedec（joint electron device engineering councile，聯(lián)合電子器件工程委員會）選擇3.3v0.3v、2.5v0.2v、1.8v0.15v作為今后cmos門電路的標(biāo)準(zhǔn)邏輯電源電壓。jedec標(biāo)準(zhǔn)還指定了工作于這些電源電壓的器件輸入輸出邏輯電壓，如圖2-31所示。,（a）3.3v cmos （b）2.5v cmos （c）1.8v cmos 圖2-31邏輯電平的比較,2.2.8 cmos門電路的技術(shù)參數(shù) 1.cmos穩(wěn)態(tài)電氣特性 （1）邏輯電平和噪聲容限 cmos反相器的輸入-輸出電壓傳輸特性如圖2-32所示。圖中x軸上的輸入電壓從0至5v變化， y軸上標(biāo)出的是相應(yīng)的輸出電壓,圖2-32 cmos反相器的電壓傳輸特性,圖2-32所示的傳輸特性只是一個實例。隨著電源電壓、溫度和輸出負(fù)載的變化，傳輸特性曲線將隨之變化。 工程實踐表明，cmos門電路的低電平和高電平值與電源電壓vdd與“地”有關(guān)，其中voh（min）=vdd-0.1v，vih（min）=0.7vdd，vil（max）=0.3vdd，vol(max)=“地”+0.1v，如圖2-33所示。,圖2-33 hc系列cmos器件的邏輯電平,圖2-34給出了噪聲容限定義的示意圖。在將許多門電路互相連接組成系統(tǒng)時，前一級門電路的輸出就是后一級門電路的輸入。對后一級門電路而言，輸入為高電平時的噪聲容限vnh是前一級門電路的最小輸出高電平與后一級門電路的最小輸入高電平之差，即 vnh=voh（min）-vih（min） 同理，輸入為低電平時的噪聲容限vnl是后一級門電路的最大輸入低電平與前一級門電路的最大輸出低電平之差，即 vnl=vil（max）-vol(max),圖2-34 輸入噪聲容限示意圖,（2）cmos反相器的輸出特性 輸出為低電平時的輸出特性 當(dāng)反相器輸人為高電平時，其輸出為低電平。 nmos管為導(dǎo)通狀態(tài),如圖2-35(a)所示 ，輸出特性如圖2-35(b)所示。,(a) cmos反相器的工作狀態(tài) （b）輸出特性 圖2-35 cmos反相器低電平時的輸出特性,輸出為高電平時的輸出特性 當(dāng)反相器輸入端為低電平時，其輸出端為高電平。cmos反相器中pmos管處于導(dǎo)通狀態(tài)，nmos管為截止?fàn)顟B(tài),如圖2-36(a)所示，輸出特性如圖2-36(b)所示。,(a) cmos反相器的工作狀態(tài) （b）輸出特性 圖2-36 cmos反相器輸出高電平時的輸出特性,cmos反相器的帶負(fù)載能力 cmos反相器的輸出端接上負(fù)載后，有灌電流負(fù)載和拉電流負(fù)載。帶負(fù)載能力是指帶負(fù)載電流大小的能力。有時用扇出系數(shù)no來表示。no為帶同類門的最大數(shù)目。扇出系數(shù)不僅取決于輸出端的特性，還取決于它驅(qū)動的門電路輸入端的特性。扇出系數(shù)的計算必須考慮輸出的兩種可能狀態(tài)：高電平狀態(tài)和低電平狀態(tài)。,例2-3 在圖2-37示電路中，試計算門g1最多可以驅(qū)動多少個同樣的門電路負(fù)載。這些門的參數(shù)見表2-5。要求g1門輸出的高、低電平滿足voh4.4v，vol0.1v。,圖2-37例2-3圖,解（1）計算保證vol0.1v時可以驅(qū)動的門的個數(shù)nol。 由表2-5查到，vol=0.1v時的最大負(fù)載電流iol=20a，輸入低電平時最大輸入電流iil=1a。此時，g1的負(fù)載電流是所有負(fù)載門的輸入電流之和圖2-37 iol=noliil nol20 即可以驅(qū)動20個門。,（2）計算保證voh4.4v時可以驅(qū)動的門的個數(shù)noh。 由表2-5查得，voh=4.4v時的最大負(fù)載電流ioh = 20a， 輸入高電平時最大輸入電流iih=1a。此時，g1的負(fù)載電流是所有負(fù)載門的輸入電流之和 ioh=nohiih noh20 故g1最多可以驅(qū)動20個同樣的門電路負(fù)載。,2.3 ttl邏輯門電路,2.3.1 ttl與非門 最常用的ttl與非門的典型電路如圖2-42所示，它包括輸入級、中間級和輸出級。輸入級由多發(fā)射極晶體管t1和電阻r1組成，實現(xiàn)與邏輯功能。中間級由電阻r2、r3和晶體管t2組成，它的主要作用是從t2的集電極c和發(fā)射極e同時輸出兩個相位相反的信號，分別驅(qū)動晶體管t3和t5。輸出級由電阻r4、r5和晶體管t3、t4、t5組成，t5是反相器，t3、t4組成復(fù)合管構(gòu)成射隨器，它作為t5的有源負(fù)載，又與t5構(gòu)成推拉式電路。減少輸出電阻，提高ttl與非門的帶負(fù)載能力。,2- 42 ttl與非門的典型電路,2.3 ttl邏輯門電路,2.3.1 ttl與非門,只要輸入有一個及一個以上為低電平，輸出就為高電平；只有輸入都為高電平時，輸出才為低電平。所以該電路實現(xiàn)與非邏輯，即。,2.3.2 ttl與非門的電壓傳輸特性及噪聲容限,1.ttl與非門的電壓傳輸特性 電壓傳輸特性是描述輸出電壓vo與輸入電壓vi之間對應(yīng)關(guān)系的曲線，如圖2-43所示。,圖2-43 ttl與非門的電壓傳輸特性,直流噪聲容限 從電壓傳輸特性上看，當(dāng)輸入信號偏離正常的低電平而升高時，輸出的高電平并不立刻下降；輸入信號偏離正常的高電平而降低時，輸出的低電平也不會馬上升高。因此，允許輸入的高、低電平信號也各有一個波動范圍。與cmos門電路類似，直流噪聲容限的定義見3.2.7節(jié)。 74系列ttl門電路的標(biāo)準(zhǔn)參數(shù)為：voh（min）=2.7v，vol（max）=0.5v，vih（min）=2.0v，vil（max）=0.8v。因此，輸入為高電平時的噪聲容限為 vnh=voh(min)-vih(min)= 2.7-2.0=0.7v 同理可得，輸入為低電平時的噪聲容限為 vnl=vil（max）-vol（max）=0.8-0.5=0.3v,2.3.3 ttl與非門的靜態(tài)輸入特性、輸出特性,ttl與非門的輸入特性 ttl與非門輸入特性是描述輸入電流隨輸入電壓變化的曲線，如圖2-44（b）所示。規(guī)定輸入電流流入輸入端為正，而從輸入端流出為負(fù)。,（a）電路原理 （b）ttl與非門輸入特性曲線 圖 2-44 ttl與非門輸入特性,2.ttl與非門的輸入負(fù)載特性 在實際應(yīng)用中，與非門的輸入端有時要經(jīng)電阻ri接地，如圖2-45（a）所示。此時就有電流ii流過ri，并在其上產(chǎn)生電壓降vi。vi和ri之間的關(guān)系曲線叫做輸入端負(fù)載特性，如圖2-45（b）所示。,關(guān)門電阻和開門電阻： 關(guān)門電阻roff：保證ttl與非門關(guān)閉，輸出為標(biāo)準(zhǔn)高電平時，所允許的ri最大值。當(dāng)riroff時，與非門輸出高電平，一般roff=0.8k。 開門電阻ron：保證ttl與非門開通，輸出為標(biāo)準(zhǔn)低電平時，所允許的ri最小值。當(dāng)riron時，與非門輸出低電平。一般ron=2k。,例2-5,對于圖2-46示ttl門電路，設(shè)電源電壓vcc=5v，vih=3.6v，vil=0.3v，vih（min）=1.8v，vil（max）=0.8v，ron=2k，roff=0.8k。試寫出各門電路的輸出函數(shù)的表達(dá)式。,（a） （b） 圖2-46 例2-5圖,解：（1）對于圖2-46（a），因為ttl門的輸入端外接電阻100小于 roff=0.8k,相當(dāng)于輸入端接低電平，所以f1= 。 （2）對于圖2-46（b），因為ttl門的輸入端外接電阻20k、200k均大于ron=2k，相當(dāng)于輸入端接高電平，所以f2= 。,ttl與非門的輸出特性,ttl與非門實際工作時，輸出端總要接負(fù)載電阻，此時，負(fù)載電阻中電流（簡稱負(fù)載電流）將影響輸出電平的高低，輸出電平與負(fù)載電流的關(guān)系曲線，稱為輸出特性曲線（簡稱輸出特性）。輸出端有高電平、低電平兩種狀態(tài)，所以有兩種輸出特性。 低電平輸出特性 當(dāng)與非門輸入全為高電平時，輸出為低電平。輸出特性曲線如圖2-47(b)所示。,ttl與非門的輸出特性,高電平輸出特性,當(dāng)與非門輸入端有一個及一個以上為低電平時，輸出為高電平。輸出特性曲線如圖2-48(b)所示。,帶負(fù)載能力,ttl與非門的輸出端所接負(fù)載有灌電流負(fù)載和拉電流負(fù)載兩種。圖2-47和圖2-48分別表示灌電流負(fù)載和拉電流負(fù)載，拉電流負(fù)載增加會使與非門的輸出高電平下降；灌電流負(fù)載增加會使與非門的輸出低電平上升。對于門電路，無論輸出高電平還是低電平，總有一定的輸出電阻，所以輸出的高、低電平總是隨負(fù)載電流變化而變化，變化越小，說明門電路帶負(fù)載的能力越強。,5.扇出系數(shù),扇出系數(shù)no是單個門輸出端驅(qū)動同類門的情況下，驅(qū)動同類門的最大數(shù)目，如ttl與非門驅(qū)動ttl與非門。扇出系數(shù)的計算必須考慮輸出高電平和低電平兩種可能狀態(tài)。,例2-6 ttl與非門有如下特性： 輸出低電平不高于0.4v，并允許灌入10ma電流； 輸出高電平不低于2.4v，并允許拉出1ma電流； 輸入短路電流為1ma，輸入高電平電流為100a； 輸入低電平不高于0.8v，輸入高電平不低于1.8v。 問：該ttl門的扇出系數(shù)no為多少？輸入為高電平時的噪聲容限vnh和輸入為低電平時的噪聲容限vnl各為多少？,解：求扇出系數(shù)no 因為輸入短路電流iis=1ma，最大輸出灌電流iol=10ma，則扇出系數(shù)nol nol= 又因為輸入高電平電流iih=100a，最大輸出拉電流ioh=1ma，則扇出系數(shù)noh noh= 故扇出系數(shù)no為10。,輸入為高電平時的噪聲容限vnh 由式（2-2）得： vnh= voh（min）vil（min） =2.41.8 =0.6v,輸入為低電平時的噪聲容限vnl 由式（2-3）得： vnl= vil（max）vol（max） =0.80.4 =0.4v,6.ttl門多余輸入端的處理,當(dāng)輸入信號的個數(shù)少于ttl門輸入端個數(shù)時，就出現(xiàn)了多余的輸入端。在實際使用時，多余的輸入端可以使用類似cmos門的處理方法。將多余的輸入端與使用的輸入端連在一起，或者在不影響邏輯功能的情況下將其接高電平或低電平。 ttl門電路的上拉或下拉電阻的選擇比cmos門更嚴(yán)格，因為ttl輸入端要吸收較多的電流，尤其在低電平時，若電阻太大，電阻上的壓降可能使門輸入電平低于正常的低電平。,2.3.4 ttl與非門的動態(tài)特性,傳輸延遲時間 由二極管和三極管構(gòu)成的ttl電路的狀態(tài)轉(zhuǎn)換需要一定的時間，即輸出不能立即響應(yīng)輸入信號的變化，而有一定的延遲。而電阻、二極管、三極管等元器件寄生電容的存在，還會使輸出電壓波形的上升沿和下降沿變壞，如圖2-50所示。,2. 電源的動態(tài)尖峰電流,當(dāng)輸出電平由高電平變成低電平時，也會出現(xiàn)t4、t5同時導(dǎo)通的情況，也將出現(xiàn)動態(tài)尖峰電流icc，如圖2-51所示。,2.3.5 ttl與非門的主要性能參數(shù),要正確使用門電路，除掌握其邏輯功能和特點之外，還必須了解它的性能參數(shù)。表2-6中列出了ttl與非門的主要性能參數(shù)，供參考。,表2-6 ttl與非門74l