[優(yōu)秀畢業(yè)設(shè)計(jì)精品] 基于SpecctraQucst的仿真模型的建立及仿真分析.doc

本科畢業(yè)設(shè)計(jì)論文1【摘要】隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的不斷發(fā)展，信號(hào)完整性分析的應(yīng)用已經(jīng)成為解決高速系統(tǒng)設(shè)計(jì)的唯一有效途徑。借助功能強(qiáng)大的Cadence公司SpecctraQuest仿真軟件，利用IBIS模型，對(duì)高速信號(hào)線進(jìn)行布局布線前信號(hào)完整性仿真分析是一種簡(jiǎn)單可行行的分析方法，可以發(fā)現(xiàn)信號(hào)完整性問(wèn)題，根據(jù)仿真結(jié)果在信號(hào)完整性相關(guān)問(wèn)題上做出優(yōu)化的設(shè)計(jì)，從而縮短設(shè)計(jì)周期。本文概要地介紹了信號(hào)完整性(SI)的相關(guān)問(wèn)題，基于信號(hào)完整性分析的PCB設(shè)計(jì)方法，傳輸線基本理論，詳盡的闡述了影響信號(hào)完整性的兩大重要因素反射和串?dāng)_的相關(guān)理論并提出了減小反射和串?dāng)_得有效辦法。討論了基于SpecctraQucst的仿真模型的建立并對(duì)仿真結(jié)果進(jìn)行了分析。研究結(jié)果表明在高速電路設(shè)計(jì)中采用基于信號(hào)完整性的仿真設(shè)計(jì)是可行的,也是必要的。【關(guān)鍵字】高速PCB、信號(hào)完整性、傳輸線、反射、串?dāng)_、仿真本科畢業(yè)設(shè)計(jì)論文2AbstractWiththedevelopmentofmicro-electronicstechnologyandcomputertechnology，applicationofsignalintegrityanalysisistheonlywaytosolvehigh-speedsystemdesign.BydintofSpecctraQuestwhichisapowerfulsimulationsoftware,itsasimpleanddoableanalyticalmethodtomakeuseofIBISmodeltoanalyzesignalintegrityonhigh-speedsignallinesbeforecomponentplacementandrouting.Thismethodcanfindoutsignalintegrityproblemandmakeoptimizationdesignoninterrelatedproblemofsignalintegrity.Thenthedesignperiodisshortened.Inthispaper，interrelatedproblemofsignalintegrity,PCBdesignbasedonsignalintegrity,transmissionlinesbasalprincipleareintroducedsummarilyTheinterrelatedproblemofreflectionandcrosstalkwhicharethetwoimportantfactorsthatinfluencesignalintegrityisexpounded.Itgiveseffectivemethodstoreducereflectionandcrosstalk.TheestablishmentofemulationalmodelbasedonSpecctraQucstisdiscussedandtheresultofsimulationisanalysed.Theresearchfulfruitindicatesitsdoableandnecessarytoadoptemulationaldesignbasedonsignalintegrityinhigh-speedelectrocircuitdesign.KeyWordsHigh-speedPCB、Signalintegrity、Transmissionlines、reflect、crosstalk、simulation本科畢業(yè)設(shè)計(jì)論文3目錄第一章緒論5第二章CandenceAllegroPCB簡(jiǎn)介.62.1高速PCB的設(shè)計(jì)方法.62.2SpecctraQuestInterconnectDesigner在高速信號(hào)印刷板設(shè)計(jì)中的應(yīng)用.72.3PCB板的SI仿真分析8第三章信號(hào)完整性分析概論123.1信號(hào)完整性（SignalIntegrity）概念123.2信號(hào)完整性的引發(fā)因素.123.3信號(hào)完整性的解決方案.14第四章傳輸線原理.154.1傳輸線模型.154.2傳輸線的特性阻抗.16第五章反射的理論分析和仿真.195.1反射形成機(jī)理.195.2反射引起的振鈴效應(yīng).205.3端接電阻匹配方式.235.4多負(fù)載的端接.285.5反射的影響因素.29第六章串?dāng)_的理論分析和仿真346.1容性耦合電流.346.2感性耦合電流.356.3近端串?dāng)_.366.4遠(yuǎn)端串?dāng)_.386.5串?dāng)_的影響因素.41第七章結(jié)束語(yǔ)46參考文獻(xiàn)47致謝47附錄：A/D、D/A采樣測(cè)試板原理圖和PCB板圖.61本科畢業(yè)設(shè)計(jì)論文4第一章緒論隨著信息寬帶化和高速化的發(fā)展，以前的低速PCB已完全不能滿足日益增長(zhǎng)信息化發(fā)展的需要，人們對(duì)通信需求的不斷提高，要求信號(hào)的傳輸和處理的速度越來(lái)越快，相應(yīng)的高速PCB的應(yīng)用也越來(lái)越廣，設(shè)計(jì)也越來(lái)越復(fù)雜。高速電路有兩個(gè)方面的含義，一是頻率高，通常認(rèn)為數(shù)字電路的頻率達(dá)到或是超過(guò)45MHZ至50MHZ，而且工作在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)系統(tǒng)的三分之一，就稱為高速電路；二是從信號(hào)的上升與下降時(shí)間考慮，當(dāng)信號(hào)的上升時(shí)小于6倍信號(hào)傳輸延時(shí)時(shí)即認(rèn)為信號(hào)是高速信號(hào)，此時(shí)考慮的與信號(hào)的具體頻率無(wú)關(guān)高速PCB的出現(xiàn)將對(duì)硬件人員提出更高的要求，僅僅依靠自己的經(jīng)驗(yàn)去布線，會(huì)顧此失彼，造成研發(fā)周期過(guò)長(zhǎng)，浪費(fèi)財(cái)力物力，生產(chǎn)出來(lái)的產(chǎn)品不穩(wěn)定。高速電路設(shè)計(jì)在現(xiàn)代電路設(shè)計(jì)中所占的比例越來(lái)越大，設(shè)計(jì)難度也越來(lái)越高，它的解決不僅需要高速器件，更需要設(shè)計(jì)者的智慧和仔細(xì)的工作，必須認(rèn)真研究分析具體情況，解決存在的高速電路問(wèn)題一般說(shuō)來(lái)主要包括三方面的設(shè)計(jì)：信號(hào)完整性設(shè)計(jì)、電磁兼容設(shè)計(jì)、電源完整性設(shè)計(jì)在電子系統(tǒng)與電路全面進(jìn)入1GHz以上的高速高頻設(shè)計(jì)領(lǐng)域的今天，在實(shí)現(xiàn)VLSI芯片、PCB和系統(tǒng)設(shè)計(jì)功能的前提下具有性能屬性的信號(hào)完整性問(wèn)題已經(jīng)成為電子設(shè)計(jì)的一個(gè)瓶頸。從廣義上講，信號(hào)完整性指的是在高速產(chǎn)品中有互連線引起的所有問(wèn)題，它主要研究互連線與數(shù)字信號(hào)的電壓電流波形相互作用時(shí)其電氣特性參數(shù)如何影響產(chǎn)品的性能。傳統(tǒng)的設(shè)計(jì)方法在制作的過(guò)程中沒(méi)有仿真軟件來(lái)考慮信號(hào)完整性問(wèn)題，產(chǎn)品首次成功是很難的，降低了生產(chǎn)效率。只有在設(shè)計(jì)過(guò)程中融入信號(hào)完整性分析，才能做到產(chǎn)品在上市時(shí)間和性能方面占優(yōu)勢(shì)。對(duì)于高速PCB設(shè)計(jì)者來(lái)說(shuō)，熟悉信號(hào)完整性問(wèn)題機(jī)理理論知識(shí)、熟練掌握信號(hào)完整性分析方法、靈活設(shè)計(jì)信號(hào)完整性問(wèn)題的解決方案是很重要的，因?yàn)橹挥羞@樣才能成為