簡易數控直流電源設計報告

1、信 息 科 學 與 技 術 學 院電子綜合設計報告項目名稱： 簡易數控直流電源 指導老師：組號： 6 成員： 班級： 簡易數控直流電源【摘要】：本課程設計主要使用集成555定時器、CPLD器件isp1016E、運算放大器LM324、穩(wěn)壓器等器件，運用數?；旌想娐芳翱删幊唐骷谱鬏敵鲭妷悍秶鸀?9.9V、步進0.1V的兩位數碼管顯示的可控數字直流電源。本設計包括以下四部分：1 時鐘部分：為CPLD部分的可逆計數器提供時鐘脈沖。2 電源部分：為設計中各個芯片等電路中各個部分提供電源。3 CPLD部分：包括核心控制部分、BCD轉二進制和BCD轉7段譯碼顯示三部分，分別實現“”、“”、“置數”控制，0

2、99的二進制輸出，譯碼顯示功能（針對共陰極數碼管）。4 D/A轉換及擴流部分：將數字信號轉換為模擬信號，然后經過擴流電路實現所需要的電壓及電流的輸出（輸出電壓范圍09.9V,步進 0.1V，電流500mA）。以上各個功能均在仿真及實際作品制作中予以實現。 【關鍵詞】： 數?；旌?、 數控電源、 PLD、 ABLE語言、 D/A轉換【正文】：一 、 方案設計要求1設計任務設計并制作有一定輸出電壓范圍和功能的數控電源。要求實現對輸出電壓的比較精確（步進0.1V）的控制。2設計要求（1）基本要求1）輸出電壓范圍：09.9V， 步進0.1V，紋波不大于10mV。2）輸出電流：500mA。3）輸出電壓用數

3、碼管顯示。4）由“+”、“-”鍵分別控制輸出電壓步進增或減。5）為實現上述工作，自制一穩(wěn)壓直流電源。（2）提高部分1）輸出電壓可預置在09.9V之間任意值。2）輸出電壓可自動增加或減少（步進不變）。3）增加保護電路：輸出電壓不能發(fā)生從0.09.9（或9.90.0）跳變。二 、 方案設計及思路根據設計要求及方案圖所顯示的結構及功能，此次設計我們主要使用555定時器、CPLD器件isp1016E、運算放大器、簡易變壓器、穩(wěn)壓器等器件，運用數?；旌想娐分谱鬏敵鲭妷悍秶鸀?9.9V、步進0.1V的兩位數碼管顯示的可控數字直流電源。 下圖所示為本設計總體方案的結構框圖： 本次設計中我們將總體方案分以下幾

4、個部分分別實現： 1時鐘部分 時鐘部分主要功能是為CPLD部分的可逆計數器提供時鐘脈沖。產生周期性時鐘的方法有以下幾種：1）555構成多諧振蕩電路；2）晶振產生信號，然后用分頻器分頻產生；3）直接由計數器產生；4）可以用施密特觸發(fā)器構成振蕩電路產生等。若是要求時鐘特別精確可以通過晶振產生信號，然后用分頻器分頻產生所需的時鐘。由于本設計中對時鐘的要求不是很高，所以可以用555構成多諧振蕩電路產生所需的周期性時鐘。 2 電源部分電源部分的主要功能是為設計中運放、ISP1016E、DAC0832、555以及電路中某些部分提供電源。主要運用各個穩(wěn)壓器加以實現的各個不同電壓的輸出。3 CPLD部分CPL

5、D部分的主要功能是實現電源電壓輸出的控制及驅動數碼管顯示所調節(jié)的電壓（調節(jié)范圍09.9V,步進 0.1V）。該部分也是最核心的部分，要求由按鍵來實現“+”、“-”的控制功能，并且還考慮到開關防抖的問題，也實現了提高部分的“置數”、防止0.09.9（或9.90.0）跳變等功能。4 D/A轉換及擴流部分：運用DAC0832及穩(wěn)壓器7805實現了數字信號轉換為模擬信號，然后經過擴流電路實現所需要的電壓及電流的輸出的功能。此部分電路的輸出即為我們的數控直流電源所要求實現的電壓及電流輸出。 電路整體思路是將上述四部分合理整合，由時鐘部分為CPLD控制部分提供時鐘脈沖，而控制部分與D/A轉換及擴流部分緊密

6、聯系，兩個部分實現了數碼管兩位顯示CPLD部分控制的電壓輸出控制和置數。而各個電路中不同芯片器件正常工作所需要的電壓則有我們的電源部分實現。通過以上整合操作，最終實現了預期要求的數控直流電源。 另外提高部分功能我們也都通過CPLD部分加以實現。具體分析在下面部分將予以給出。三 、 各部分電路具體分析及調試1 時鐘部分： 電路圖如下： 電路分析： 根據上圖所示電路不難看出電路主要由555定時器構成，基本原理是運用555出發(fā)特性和電容充電放電實現觸發(fā)器置位翻轉。 電源接通之后，電容C1充電，Vc上升，達到2/3Vcc時，觸發(fā)器被復位，此時輸出Vo為低電平，電容C1通過R2放電，當電壓下降到1/3V

7、cc時，觸發(fā)器被置位，Vo翻轉為高電平。電容充電及放電時間分別為：Tpl0.7R2C1，Tph0.7（R1R2）C2；可知其產生的方波周期頻率為f1/( Tpl+ Tph)=1.43/(R1+2R2)C1根據本次設計需要時鐘周期為100Hz 我們選擇了如圖所示大小的電阻及電容。電路調試： 運用第二部分的電源，通電后，接入電路，能夠正常產生100Hz時鐘，（通過CPLD部分正常工作可以得知）為PLD部分提供符合要求的時鐘。不過由于芯片較小，而接口多，導致焊接時出現了一次焊接幾乎短路，導致時鐘輸出不穩(wěn)定，經過檢查后問題順利解決。2 電源部分：結構圖如下：變壓器整流濾波穩(wěn)壓+12V-12V+5V供電

8、 具體電路圖如下： 電路分析： （1） 整流濾波電路： 如圖所示，電路左側是運用了四個二極管組成類似橋式整流電容濾波電路。接入了50Hz220V電源，經過變壓器作用轉換為有效值15.56V（仿真結果）交流電壓輸出，再經過二極管電橋（將交流電壓轉換成直流電壓輸出）和兩個濾波電容（將前面得到的直流電壓的紋波加以濾除）得到了能夠使電路中各個穩(wěn)壓器正常工作的直流電壓。橋式整流電容濾波電路功能實現原理如下所示：1） 橋式整流電路利用二極管的單向導電特性，將交流電壓變換為單向脈動直流電的電路，稱為整流電路。如下圖所示。圖中，Tr為電源變壓器，它將電網交流電壓V1變成整流所需的交流電壓V2。接成電橋形式的二

9、極管D1D4為整流元件，也可用整流橋堆代替，原理相同。RL為整流電路的負載電阻，其兩端的電壓Vo為整流輸出電壓。由原理可知，V2的正，負半周都有整流電流流過負載。因此，該電路常又稱作全波橋式整流電路。 2） 濾波電路一般較常采用的是電容濾波電路，電路如下圖所示，輸出電壓波形圖反映的是電路穩(wěn)態(tài)時的結果。 從波形圖上可以看出，要保持一定的輸出電壓，或輸出紋波較小，其放電時間常數應足夠大，要滿足關系式： 式中T和f為電網電壓的周期和頻率，頻率通常為50Hz。輸出電壓與輸入電壓之間一般可取 Vo1.2V2 （2）穩(wěn)壓電路： 電路右側是運用各個三端集成穩(wěn)壓器構成的為我們電路提供所需要的+5V、+12V、

10、-12V直流電壓。如下圖所示： 上圖所示為集成三端穩(wěn)壓器（7800系列(輸出正電壓)和7900系列（輸出負電壓）基本應用電路。具體型號應根據輸出電壓大小和極性選擇。VI和Vo間的壓差，即|VI-Vo|35V。圖中C1用于抑制芯片自激，應盡量靠近穩(wěn)壓器管腳；C2用于限制芯片高頻帶寬，減小高頻噪聲。 我們在電路設計中就是運用了如上圖所示的基本原理圖，同時在所有穩(wěn)壓器兩端加有適當的電解電容來起到濾波作用。最終得到的了設計所需要的各個電壓。同時由于各個穩(wěn)壓器在工作時工作電流即工作功率較高，為了防止其過載而損壞、同時保證它們能夠長時間穩(wěn)定正常工作，我們在每個電位器上都加了散熱片利用空氣對流使之更高效散熱

11、。其中7805為CPLD部分、時鐘及電源輸出部分提供電源，工作功率較大，故用大散熱片；7812只為運放提供電壓，7912為運放供電和提供基準電壓，功率較小，故僅需要較小的散熱片。 電路調試： 電路仿真過程，運行得到了5.002V、12.301、-12.602V的直流電壓輸出，而在實際電路通電電路中，也順利為運方、555、IspLSI1016E提供了其所需要的電壓而使之正常工作。其中在電路測試數據時發(fā)現7812發(fā)熱過大，經過檢查發(fā)下是運方LM324出現問題，更換新片后功能順利實現。同時一個濾波電容焊接時沒有考慮給穩(wěn)壓器散熱片足夠空間連接，導致散熱片無法正常連接，不得不重新焊接此濾波電容。體會到以

12、后硬件焊接布線等問題，一定要考慮全面。3 CPLD部分：該部分我們將其分為三部分來描述其功能，然后用ispDesignEXPERT軟件中電路原理圖/ABLE-HDL混合輸入的方法把各個部分的功能連接起來。 程序原理圖如下：“-”=1?“-”=1?“-”=1?“+”=1?N=3?N=60?V=0?V=0?V=999?V=99?DL=0?N=0N=N+1V=V-1V=V+1DL=DL+1V=V+1V=V-1NNNNNNNNNNNStart（1）核心控制部分（其中V為兩位BCD輸出電壓值，N為防抖延遲計數和快進連續(xù)計數延遲判斷變量，DL為減速變量，時鐘100Hz）如流程圖所示，我們使用的時鐘為100

13、HZ，也就是說每10ms來一次時鐘。為了消除開關的機械抖動，增加了開關防抖延遲計數變量N，當N3時，V才開始變化（“+”、“-”、置數）,也就是說當某個按鍵按下至少30ms時，V才開始相應的變化。這樣就消除了因機械抖動而改變輸出的電壓。另外N還有一個功能就是快進連續(xù)計數延遲判斷變量，當某一個按鍵長時間按下時，達到N60時，即是某按鍵按下0.6s時，當減速變量DL0時，計數器加一，這樣就不至于數碼管顯示過快，無法判別。同時，此部分實現了提高部分所要求的三個內容：可預置電壓值；顯示值和輸出可連續(xù)增減；禁止9.9V0V和0V9.9V跳變根據上面的分析，使用ispDesignEXPERT軟件中ABLE

14、-HDL來描述以上功能，主要運用WHEN.THENELSE語句實現。（2）BCD轉二進制上面的程序輸出的是099的BCD碼，而實際中需要將099的二進制碼輸入DAC0832，所以還應將BCD碼轉換為二進制輸出。我們直接采用真值表來實現以上功能。（3）BCD轉7段譯碼顯示核心控制模塊中輸出的兩位BCD碼要通過數碼管顯示，所以還應增加此模塊將當前計數器的數值顯示出來。由于實際中數碼管是共陰極的，所以用真值表描述上面的功能時應特別注意到這一點。 在以上三個部分功能都分別實現后，建立一頂層原理圖將三個部分聯系起來。這樣就很容易實現了以上功能。 程序調試： 在調試核心控制部分時，遇到了一些小問題，但是經

15、過仔細分析很快就得到了想要的結果。完成三部分的仿真之后，將各部分連接在一起就出現問題了。雖然所有的功能都已經實現了，但是在用IspLSI1016E適配的時候，出現了萬能邏輯塊GLB（Generic Logic Block）不夠的情況，也就是程序超過了IspLSI1016E的可用內部資源。而當使用IspLSI1032E時，就能夠通過器件適配，并且生成.jed文件。所以必須簡化程序，消除程序中浪費掉的資源。 經過分析，刪除了一些多余或者重復的語句后，仍然超出了IspLSI1016E內部的可用資源。最后查資料了解到：每個GLB由與陣列（AND Array），乘積項共享陣列（PTSA），輸出邏輯宏單元

16、（OLMC）和控制邏輯（Control）組成。其中乘積項共享陣列（PTSA）允許GLB的4個輸入共享來自與陣列的20個乘積項。共享陣列使GLB能夠實現具有7個以上乘積項的邏輯函數。乘積項共享陣列可以靈活配置，以滿足不同需要。其主要配置形式有標準配置，高速直通配置，異或配置，單乘積項配置，多模式配置。所以GLB是pLSI/ispLSI芯片中最關鍵的部件。程序的問題就是使用了17個GLB而IspLSI1016E內部只有16個GLB，所以還應想辦法減少浪費的資源。經過仔細分析，我們發(fā)現N3和N=60的語句放在前面幾乎每次都要進行判斷，而N3和N=60出現的次數遠比N!3和N!=60次數少，所以將其放

17、在后面，就減少了程序的執(zhí)行次數。 經過以上的分析及修改，在器件適配時就正確了，而且生成了.jed文件。寫入芯片以后，經過測試一切功能都正常。（具體原程序代碼詳見附錄部分）4、 D/A轉換及擴流部分： 電路圖如下：電路分析：電路主要由DAC0832、運放LM324、7805組成。其中DAC0832主要是把isp1016E輸出的數字信號轉化為模擬信號，然后經過運放把輸出的模擬信號放大，再經過7805擴流及反饋，以得到要求的09.9V的步進電壓輸出。由于7805輸出端比GND端始終高5V，所以只要添加適當的反饋電阻在7805和LM324的負反向端，使LM324的輸出端的電壓在-5V4.9V變化，那么

18、經過7805后就可以輸出09.9V的電壓。但是應注意的是7805的輸入端應用20.4V供電，而不應該用+12供電，因為7805輸入和輸出間的壓差即|VI-Vo|35V才能使穩(wěn)壓管正常工作。要想輸出9.9V的電壓，應該接的電壓至少為12.9V，所以我們使用整流濾波后的電壓+20.4V為7805供電。上面的原理圖也就是采用的這種方法。 值得注意的是，要想輸出的電壓紋波?。ń涣鞒煞中。┚鸵驞AC0832的基準電壓Vref中的交流含量特別少。如果不滿足這一點，交流成分經運放放大以后，輸出的直流電壓中包含的交流分量也被放大，所以紋波相對就變得特別的大。所以，基準電壓Vref中的交流含量應特別少。電路調

19、試： 首先我們用Multisim軟件對以上電路進行仿真，仿真結果非常準確。然后我們通過實際電路的連接，測量的結果顯示輸出的也符合要求。 本次設計方案電路總圖如下：四 、 測試數據及實驗結果電路空載及接入功率電阻（作為負載）后所測得電源電壓輸出及紋波大小如下表所示：(表格中輸出紋波是用毫伏表測量的其有效值，同時輸出電壓的測量值是用示波器測量的)序號空載20歐姆功率電阻顯示電壓/V測量電壓/V輸出紋波/mV顯示電壓/V測量電壓/V輸出紋波/mV19.99.903.09.99.9012.529.09.002.89.09.0011.038.08.002.68.08.009.247.27.202.37.

20、07.008.056.06.002.26.56.507.665.35.302.25.05.005.774.04.002.04.24.204.882.22.201.72.52.503.490.70.701.61.01.002.0100.00.001.20.00.001.2根據上面數據可以知道，我們的設計作品輸出電壓穩(wěn)定，范圍為09.9V，輸出紋波基本符合小于10mV的要求。且在實際操作中，作品可以實現以0.1步進通過開關實現電壓的加減，且電壓加減在數碼管中清楚的顯示，同時輸出電流可以達到500mA。同時試驗結果表明，我們的作品也滿足了所有提高部分的要求，可以實現電壓從9.90V之間任何一個電壓值

21、的預置；同時顯示值和輸出可以0.1V為步進連續(xù)增減；同時由CPLD程序功能也實現了禁止9.9V0V和0V9.9V的跳變?？偨Y對本次設計所得作品的試驗結果，可知我們設計作品基本實現了包括提高部分的所有要求，唯一缺憾之處是當負載接入20歐姆功率電阻時，紋波稍微偏大（最大為12.5mV），當電壓降到8V左右時紋波方降到了10mV以下。五、 設計總結及改進方案總結： 本次設計的目標是設計并制作有一定輸出電壓范圍和功能的數控電源。本次主要設計及作品制作的過程主要包括下面三個方面：1 硬件電路設計部分，即整個作品設計的電路圖，包括時鐘、電源、CPLD部分的芯片連接、以及最終的D/A轉換和擴流輸出部分。2

22、CPLD部分的程序設計。本設計作品使用的是ABLE語言實現了電源控制的各個功能及提高部分所提出的所有要求。3 硬件即電路焊接調試部分。這是在前面兩個部分已經經過仿真調試通過之后再進行的。耗用了較大的時間和精力。 在此次課程設計中，我們提高了自己的實際動手能力及解決問題的能力，如電路調試中出現諸多問題，我們都一一給與解決。除了第三部分分部電路調試過程中我們指出的問題之外，在電路掉試過程中出現的主要問題有：1）空載輸出紋波過大，加一濾波電容予以解決。2）置數開關失靈，判斷電壓加減正常，即CPLD正常，發(fā)現接線松動。3）輸出有問題，原因DAC0832出現問題，將其更換后問題解決。 另外本次設計還有一

23、個問題沒有完全解決（十分遺憾）。即在上面測試數據和試驗結果部分所提到的問題：當負載接入20歐姆功率電阻時，紋波稍微偏大（最大為12.5mV），當電壓降到8V左右時紋波方降到了10mV以下。我們花費了幾天時間來解決此問題，嘗試方法包括：1） 對接地線的改良加粗、強化其星形連接；2） 改變輸出地端的接口；3） 對各個輸出端加以并聯各個濾波電容；4） 測試各個穩(wěn)壓器及變壓器輸出同時設法穩(wěn)定其工作；5） 對于變壓器電壓下降問題，排查了電路中可能存在的漏電，供電工作功率過大問題；6） 對整流電路電橋和濾波電容的測試和修復；7） 對D/A基準電壓的檢驗和濾波控制；8） 通過示波器測量輸出紋波頻率是否與電橋

24、濾波匹配；9） 改變反饋電阻的接口和阻值；10) 對所有可能出現短路虛焊及不穩(wěn)定的焊點進行排查；11）對運放LM324，DAC0832及555時鐘部分各個輸出輸入端紋波頻率進行測試和檢驗更換。 還有包括改變變壓器，各個運用芯片方法，但最終還是沒有很好的解決這個問題，這是我們此次設計中最遺憾的地方。同時此次課程設計，我們再次復習了定時器和運方的知識，提高了HDL的編程能力；同時學會了更好的團隊合作，團隊合作與合理明確分工對于作品的順利完成有著舉足輕重的作用，合理分工也是我們作品很早完成的原因之一（雖然有些小問題們有徹底解決）。 嚴謹全面思考的好習慣在此次課程設計中也顯得尤為重要，比如仿真與實際電

25、路之間的區(qū)別，電路焊接時布線要考慮全面，充分利用電路板資源等等。改進方案：本設計作品可以通過以下各個方面來進行改進和完善：（由于時間和器材等原因我們并沒有實現這些改進功能）1 對輸出紋波的改進，來減小輸出紋波，提高電源工作效率和穩(wěn)定性。2 提高輸出電路的電流最大值來增加電壓可實現的最大工作功率。3 改變精度，比如驅動3到4個數碼管顯示，步進改為0.01V等來提高作品的輸出精度（這個需要對CPLD部分的芯片加以要求改進，因為現在使用的芯片資源和功能不夠“強大”）4 可以考慮改變變壓器輸入和提高擴流效果以及提高電路耐壓從而實現輸出電壓范圍的擴大。 最后，我們終于在團隊協力合作下完成了本次項目的設計

26、和作品的制作，這對我們以后更好的實現團隊合作，嚴謹設計，努力改進方案產生了明顯的積極作用，積累了寶貴經驗。 六 、作品使用說明簡易數控直流電源說明該產品為一個簡易數控直流電源。電源能輸出電壓范圍為09.9V，步進為0.1V，紋波小于10mV,在20歐姆負載下最大輸出電流為500mA的直流電壓。該數控電源擁有開關防抖功能、預置電壓功能、電壓顯示功能、電壓調整功能。 開關防抖功能： 在CPLD內部，使用了一個開關防抖延遲計數器來消除因機械抖動對控制按鍵的影響，穩(wěn)定性高。 預置電壓功能： 該電源兩個撥碼開關和一個預置電壓開關。通過調節(jié)兩個撥碼開關可以改變預置電壓的值，兩個撥碼開關分別代表個位和小數位

27、，調節(jié)撥碼開關完畢按下預置電壓鍵后即輸出預置的電壓。 電壓顯示功能： 該電源擁有兩個分別表示個位和小數位的數碼管實時顯示輸出電壓。 電壓調節(jié)功能： 按下“+”(“-”)鍵可以0.1V升高（降低）電壓，按住“+”（“-”）0.6S后會以每0.08S升高（降低）0.1V電壓。便于用戶調節(jié)和使用。也實現了防止9.9V0V和0V9.9V的電壓跳變附：PLD部分源程序1、頂層原理圖： 2、核心控制部分MODULE maincontrolTITLE maincontrol/INPUTS 輸入：CP為時鐘，UP為+控制；DOWN為-控制,SET為置數控制。I0.I7為置數的BCD碼輸入值，IG為高位，ID為

28、低位。CP PIN;UP,DOWN,SET PIN;I0.I7 PIN;/OUTPUTS 輸出：Q為99進制BCD碼輸出，其中QG為高位，QD為低位。Q0.Q7 PIN ISTYPEREG;DL0.DL2 NODE ISTYPEREG;N0.N5 NODE ISTYPEREG;QG=Q0.Q3;QD=Q4.Q7;IG=I0.I3;ID=I4.I7;DL=DL0.DL2; /DL為減速變量，當長時間按下UP或DOWN鍵時，減慢二位BCD顯示的速度，以便用戶調節(jié)。N=N0.N5; /N為開關防抖延遲計數和快進連續(xù)計數延遲判斷變量。C,X=.C.,.X.;EQUATIONSDL.CLK=CP;N.C

29、LK=CP;QG.CLK=CP;QD.CLK=CP; WHEN SET#UP#DOWN THEN WHEN (N!=3)&(N!=60) THEN N:=N+1;QG:=QG;QD:=QD; /當N既不為3也不為60時，BCD碼輸出保持不變，N自加1。ELSE WHEN N=3 THEN /N=3時，判斷+、-、或者置數，并防止0到9.9和9.9到0跳變。 WHEN UP=1 THEN WHEN QD!=9 THEN QD:=QD+1;QG:=QG; ELSE WHEN QG!=9 THENQD:=0; QG:=QG+1; ELSE QG:=QG;QD:=QD; ELSE WHEN DOWN=

30、1 THEN WHEN QD!=0 THEN QD:=QD-1;QG:=QG; ELSE WHEN QG!=0 THENQD:=9; QG:=QG-1; ELSE QG:=QG;QD:=QD; ELSE QG:=IG;QD:=ID; N:=N+1; ELSE /N=60時，判斷+或-，并產生延遲信號，延遲輸出。 DL:=DL+1;N:=N; WHEN DL!=0 THEN QG:=QG;QD:=QD; ELSE WHEN UP=1 THEN WHEN QD!=9 THEN QD:=QD+1;QG:=QG; ELSE WHEN QG!=9 THENQD:=0; QG:=QG+1; ELSE QG

31、:=QG;QD:=QD; ELSE WHEN QD!=0 THEN QD:=QD-1;QG:=QG; ELSE WHEN QG!=0 THENQD:=9; QG:=QG-1; ELSE QG:=QG;QD:=QD; ELSE N:=0;QG:=QG;QD:=QD; /無按鍵按下時，輸出電壓保持，N=0。 TEST_VECTORS /測試向量。 (CP,SET,IG,ID,DOWN,UP-QG,QD) REPEAT 2C,0,0,0,0,0-X,X; REPEAT 6C,0,0,0,0,1-X,X; REPEAT 2C,0,0,0,0,0-X,X; REPEAT 4C,0,0,0,0,1-X,X

32、; REPEAT 2C,0,0,0,0,0-X,X; REPEAT 6C,1,2,6,0,0-X,X; REPEAT 2C,0,0,0,0,0-X,X; REPEAT 400C,0,0,0,0,1-X,X; REPEAT 2C,0,0,0,0,0-X,X; REPEAT 6C,0,0,0,0,1-X,X; REPEAT 2C,0,0,0,0,0-X,X; REPEAT 4C,0,0,0,0,1-X,X; REPEAT 900C,0,0,0,0,1-X,X; REPEAT 2C,0,0,0,0,0-X,X; REPEAT 4C,0,0,0,1,0-X,X; REPEAT 4C,0,0,0,0,0

33、-X,X; REPEAT 100C,0,0,0,1,0-X,X; REPEAT 4C,0,0,0,0,0-X,X; REPEAT 6C,0,0,0,1,0-X,X; REPEAT 4C,0,0,0,0,0-X,X; REPEAT 6C,0,0,0,1,0-X,X; REPEAT 4C,0,0,0,0,0-X,X; REPEAT 950C,0,0,0,1,0-X,X; REPEAT 2C,0,0,0,0,0-X,X;END2、BCD轉二進制MODULE BCD_BINARYTITLE BCD_BINARYD0.D7 PIN ISTYPECOM; /兩位BCD碼輸入，DG為高位，DD為低位。Q0.

34、Q6 PIN ISTYPECOM; /7位二進制輸出。DG=D0.D3;DD=D4.D7;A=0,0,D0,D4,D5,D6,D7;B=D0,D1,D2,D3,D2,D3,0;E=0,0,0,D1,0,0,0;Q=Q0.Q6;X,C=.X.,.C.;EQUATIONSQ=A+B+E; /BCD轉二進制邏輯表達式。TEST_VECTORS /測試向量。(DG,DD-Q)0,0-X;0,1-X;0,2-X;0,3-X;0,4-X;0,5-X;0,6-X;0,7-X;0,8-X;0,9-X;1,0-X;1,1-X;1,2-X;1,3-X;1,4-X;1,5-X;1,6-X;1,7-X;1,8-X;1

35、,9-X;2,0-X;2,1-X;2,2-X;2,3-X;2,4-X;2,5-X;2,6-X;2,7-X;2,8-X;2,9-X;3,0-X;3,1-X;3,2-X;3,3-X;3,4-X;3,5-X;3,6-X;3,7-X;3,8-X;3,9-X;4,0-X;4,1-X;4,2-X;4,3-X;4,4-X;4,5-X;4,6-X;4,7-X;4,8-X;4,9-X;5,0-X;5,1-X;5,2-X;5,3-X;5,4-X;5,5-X;5,6-X;5,7-X;5,8-X;5,9-X;6,0-X;6,1-X;6,2-X;6,3-X;6,4-X;6,5-X;6,6-X;6,7-X;6,8-X;6

36、,9-X;7,0-X;7,1-X;7,2-X;7,3-X;7,4-X;7,5-X;7,6-X;7,7-X;7,8-X;7,9-X;8,0-X;8,1-X;8,2-X;8,3-X;8,4-X;8,5-X;8,6-X;8,7-X;8,8-X;8,9-X;9,0-X;9,1-X;9,2-X;9,3-X;9,4-X;9,5-X;9,6-X;9,7-X;9,8-X;9,9-X;END4、BCD轉7段譯碼顯示MODULE BCD_DISPLAYTITLE BCD_DISPLAYQ0.Q3 PIN istypecom ;A,B,C,D,E,F,G PIN istypecom;Q=Q0.Q3; /Q為十六進制

37、計數器。DIS=A,B,C,D,E,F,G; /將Q用共陰極數碼管顯示，不包含小數點H。X=.X.;truth_table /真值表。(Q0,Q1,Q2,Q3-A,B,C,D,E,F,G)0,0,0,0-1,1,1,1,1,1,0;0,0,0,1-0,1,1,0,0,0,0;0,0,1,0-1,1,0,1,1,0,1;0,0,1,1-1,1,1,1,0,0,1;0,1,0,0-0,1,1,0,0,1,1;0,1,0,1-1,0,1,1,0,1,1;0,1,1,0-0,0,1,1,1,1,1;0,1,1,1-1,1,1,0,0,0,0;1,0,0,0-1,1,1,1,1,1,1;1,0,0,1-

38、1,1,1,0,0,1,1;1,0,1,0-0,0,0,1,1,0,1;1,0,1,1-0,1,1,0,0,0,1;1,1,0,0-0,1,0,0,0,1,1;1,1,0,1-1,0,0,1,0,1,1;1,1,1,0-0,0,0,1,1,1,1;1,1,1,1-0,0,0,0,0,0,0;TEST_VECTORS /測試向量。(DG,DD-Q)0,0-X;0,1-X;0,2-X;0,3-X;0,4-X;0,5-X;0,6-X;0,7-X;0,8-X;0,9-X;1,0-X;1,1-X;1,2-X;1,3-X;1,4-X;1,5-X;1,6-X;1,7-X;1,8-X;1,9-X;2,0-X;2,1-X;2,2-X;2,3-X;2,4-X;2,5-X;2,6-X;2,7-X;2,8-X;2,9-X;3,0-X;3,1-X;3,2-X;3,3-X;3,4-X;3,5-X;3,6-X;3,7-X;3,8-X;3,9-X;4,0-X;4,1-X;4,2-X;4,3-X;4,4-X;