哈爾濱工業(yè)大學(xué)CMOS模擬集成電路設(shè)計(jì)_ch.ppt

1、CMOS模擬集成電路設(shè)計(jì),單級放大器,提綱,2020/8/6,2,提綱,1、共源級放大器 2、共漏級放大器（源跟隨器） 3、共柵級放大器 4、共源共柵級放大器,2020/8/6,3,共源級放大器,2020/8/6,4,1、共源級放大器,1.1 電阻做負(fù)載的共源級放大器 大信號分析,MOS管工作在飽和區(qū)時(shí),共源級放大器,2020/8/6,5,小信號分析,考慮溝道長度調(diào)制時(shí)，,共源級放大器,2020/8/6,6,討論 增益對信號電平的依賴關(guān)系導(dǎo)致了非線性,增大W/L、或增大VRD、或減小ID，都可以提高Av。 但是， 較大的器件尺寸，導(dǎo)致較大的器件電容。 較高的VRD會限制最大電壓擺幅。 若VRD

2、保持常數(shù)，減小ID，則必須增大RD，導(dǎo)致更大的輸出節(jié)點(diǎn)時(shí)間常數(shù)。,共源級放大器,2020/8/6,7,1.2 MOS二極管連接做負(fù)載的共源級 MOS二極管連接,二極管連接的阻抗為,二極管連接的阻抗為,考慮體效應(yīng)時(shí),共源級放大器,2020/8/6,8,增益 NMOS二極管連接做負(fù)載,其中,沒有體效應(yīng),PMOS二極管連接做負(fù)載,共源級放大器,2020/8/6,9,討論 增益與輸入信號無關(guān)，是器件尺寸的弱函數(shù)。 高增益要求會造成集體管的尺寸不均衡。,例：為了達(dá)到10倍增益， ，則(W/L)1=50(W/L)2,在這個(gè)例子中，M2的過驅(qū)動電壓應(yīng)該是M1的過驅(qū)動電壓的10倍。 若VGS1-VTH1=20

3、0mV，|VTH2|=0.7V，|VGS2|=2.7V，嚴(yán)重制約輸出電壓擺幅。,允許的輸出電壓擺幅減小。,共源級放大器,2020/8/6,10,1.3 電流源負(fù)載的共源級放大器 討論 獲得更大的增益 M2的輸出阻抗與所要求的M2的最小|VDS|之間聯(lián)系較弱，因此對輸出擺幅的限制較小。 長溝器件可以產(chǎn)生高的電壓增益。 同時(shí)增加W、L將引入更大的節(jié)點(diǎn)電容。 ID AV ,考慮溝道長度調(diào)制，,共源級放大器,2020/8/6,11,1.4 帶源級負(fù)反饋的共源級放大器 小信號直接分析方法,這里，沒有考慮體效應(yīng)和溝道長度調(diào)制效應(yīng),討論 增加源級負(fù)反饋電阻，使增益是gm的弱函數(shù)，實(shí)現(xiàn)線性的提高。 線性化的獲

4、得是以犧牲增益為代價(jià)的。,共源級放大器,2020/8/6,12,考慮溝道長度調(diào)制及體效應(yīng)時(shí)，電路的交流小信號模型為,共源級放大器,2020/8/6,13,小信號等效分析,輔助定理：在線性電路中，電壓增益等于-GmRout，其中Gm表示輸出與地短接時(shí)電路的跨導(dǎo)；Rout表示當(dāng)輸入電壓為零時(shí)電路的輸出電阻。,線性電路的輸出端口可用諾頓定理來等效，輸出電壓為-IoutRout，定義Gm=Iout/Vin，可得Vout=-GmVinRout。,Gm? Rout?,共源級放大器,2020/8/6,14,計(jì)算Gm,（考慮溝道長度調(diào)制及體效應(yīng)),由于 ，所以,因此，,共源級放大器,2020/8/6,15,計(jì)

5、算Rout,流經(jīng)ro的電流：,得到,所以，,共源級放大器,2020/8/6,16,計(jì)算Av,Av=-Gm(Rout|RD),共漏級放大器,2020/8/6,17,2、共漏級放大器（源跟隨器）,大信號分析 當(dāng)VinVTH時(shí)，M1處于截止?fàn)顟B(tài)，Vout等于零；,Vin增大并超過VTH，M1導(dǎo)通進(jìn)入飽和區(qū)；,Vin進(jìn)一步增大， Vout跟隨Vin的變化，且兩者之差為VGS。,共漏級放大器,2020/8/6,18,小信號分析,考慮體效應(yīng),討論 增益1； 當(dāng)VinVTH時(shí)，增益從零開始單調(diào)增大； 隨gm變大，Av接近gm/(gm+gmb)=1/(1+)， 隨Vout增大而減小，所以Av趨近1。,共漏級放

6、大器,2020/8/6,19,采用電流源的源跟隨器,戴維南等效,小信號分析,共漏級放大器,2020/8/6,20,考慮M1、M2的溝道長度效應(yīng)，并驅(qū)動電阻負(fù)載，,共漏級放大器,2020/8/6,21,討論 即使源跟隨器采用理想電流來偏置，輸入輸出特性仍呈現(xiàn)一些非線性。 將襯底和源連接在一起，就可以消除由體效應(yīng)帶來的非線性。對于N阱工藝，可采用PMOS來實(shí)現(xiàn)。 源跟隨器使信號直流電平產(chǎn)生VGS的移動，會消耗電壓余度。,共柵級放大器,2020/8/6,22,3、共柵級放大器,大信號分析 （Vin從某一個(gè)大值開始減少） 當(dāng)VinVbVTH時(shí)， M1處于關(guān)斷狀態(tài)，VoutVDD,當(dāng)Vin較小時(shí)，且M1

7、處于飽和區(qū)，,當(dāng)Vin即一步減小，Vout也逐步減小， 最終M1進(jìn)入線性區(qū)，此時(shí)，,共柵級放大器,2020/8/6,23,由大信號分析得到小信號增益 當(dāng)M1處于飽和區(qū)時(shí),討論：增益是正值； 體效應(yīng)使共柵極的等效跨導(dǎo)變大了； 共柵極放大器的輸入阻抗較小。,因此，,而,得到，,共柵級放大器,2020/8/6,24,小信號分析 （考慮晶體管的輸出電阻及信號的阻抗） 增益,共柵級放大器,2020/8/6,25,輸入阻抗,有，,因?yàn)?若,則，,共柵級放大器,2020/8/6,26,輸出阻抗 與計(jì)算帶負(fù)反饋的共源級放大器的輸出電阻情況一致。,因此，輸出電阻，,共源共柵級放大器,2020/8/6,27,4、

8、共源共柵級放大器,偏置條件 使M1，M2都處于飽和區(qū)，,大信號分析,VinVTH1，M1，M2處于截止?fàn)顟B(tài)， Vout=VDD，且VxVbVTH2（忽略亞閾值導(dǎo)通）,VinVTH1，開始出現(xiàn)電流，Vout下降， Vx下降。,如果Vin足夠大，M1或M2將進(jìn)入線性區(qū)。 （與器件尺寸、RD及Vb有關(guān)）,共源共柵級放大器,2020/8/6,28,小信號分析 增益,兩個(gè)集體管均工作在飽和區(qū)； 若0，由于輸入管產(chǎn)生的漏電流必定流過整個(gè)共源共柵極電路，所以，,Av=Vout/Vin=-gm1V1RD/Vin,當(dāng)忽略溝道長度調(diào)制效應(yīng)時(shí)，共源共柵級放大器的電壓增益與共源級放大器的電壓增益相同。,Av=Vout

9、/Vin=-gm1RD,而V1=Vin，所以,共源共柵級放大器,2020/8/6,29,輸出阻抗,（考慮兩管的溝道長度調(diào)制效應(yīng)）,電路可以看成帶負(fù)反饋rO1的共源級， 因此，,共源共柵級放大器,2020/8/6,30,討論,精確電壓增益計(jì)算見教材例3.15，留給同學(xué)自學(xué)。,Rout（gm2gmb2）rO1rO2，可見M2將M1的輸出電阻提高了（gm2gmb2）rO2倍。,具有屏蔽特性。屏蔽輸入器件，不受輸出結(jié)點(diǎn)影響。,根據(jù)線性電路電壓增益等于-GmRout，增大Rout可以提高增益。,例子： 粗略計(jì)算， ，,得到,共源共柵級放大器,2020/8/6,31,討論（續(xù)） 可用來構(gòu)成恒定電流源。 高的輸出阻抗提供一個(gè)接近理想的電流源。 采用PMOS的共源共柵結(jié)構(gòu)，電流源的 表現(xiàn)的輸出阻抗為,因此，,而Gmgm1，所以，電壓增益近似等于,消耗較大的電壓余度，采用共源共柵電流源的共源共柵放大器的最大輸出擺幅,共源共柵級放大器,2020/8/6,32,折疊式共源共柵放大器 所謂“折疊”針對小信號電流。小信號分析與共源共柵放大器一致。 為了獲得相當(dāng)?shù)男阅?，折疊式共源共柵放大器的總偏置電流應(yīng)該比共源共柵放大器的大。,共源共柵級放大器,2020/8/6,33,大信號分析,如果VinVDD-|VTH1|，M1截止，電流I1全部通過M2，有Vout=VDD-I1RD,如果